DE10006505B4 - Power semiconductor module of a plurality of parallel IGBT chips - Google Patents

Power semiconductor module of a plurality of parallel IGBT chips Download PDF

Info

Publication number
DE10006505B4
DE10006505B4 DE10006505A DE10006505A DE10006505B4 DE 10006505 B4 DE10006505 B4 DE 10006505B4 DE 10006505 A DE10006505 A DE 10006505A DE 10006505 A DE10006505 A DE 10006505A DE 10006505 B4 DE10006505 B4 DE 10006505B4
Authority
DE
Germany
Prior art keywords
power semiconductor
semiconductor module
collector
emitter
slots
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Revoked
Application number
DE10006505A
Other languages
German (de)
Other versions
DE10006505A1 (en
Inventor
Oliver Dr. Schilling
Walter Zimmermann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
EUPEC GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=7630856&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE10006505(B4) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Infineon Technologies AG, EUPEC GmbH filed Critical Infineon Technologies AG
Priority to DE10006505A priority Critical patent/DE10006505B4/en
Publication of DE10006505A1 publication Critical patent/DE10006505A1/en
Application granted granted Critical
Publication of DE10006505B4 publication Critical patent/DE10006505B4/en
Anticipated expiration legal-status Critical
Revoked legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Power Conversion In General (AREA)

Abstract

Leistungshalbleiter-Modul aus einer Vielzahl von parallel zueinander geschalteten IGBT-Chips (2, 3), die jeweils eine Emitter-Leiterbahn (4), eine Basis-Leiterbahn (5) und eine Kollektor-Leiterbahn (1) wenigstens teilweise gemeinsam miteinander haben, wobei in mindestens eine der Leiterbahnen (4, 5, 1) ein Schlitz (12) eingebracht ist, dadurch gekennzeichnet, dass der Schlitz (12) verzweigt ist.Power semiconductor module from a multiplicity of IGBT chips connected in parallel (2, 3), each having an emitter trace (4), a base trace (5) and a collector conductor (1) at least partially in common with each other, wherein in at least one of the conductor tracks (4, 5, 1) a slot (12) is introduced, characterized that the slot (12) is branched.

Figure 00000001
Figure 00000001

Description

Die vorliegende Erfindung betrifft einen Leistungshalbleiter-Modul aus einer Vielzahl von parallel zueinander geschalteten IGBT-Chips, die jeweils eine Emitter-Leiterbahn, eine Basis-Leiterbahn und eine Kollektor-Leiterbahn wenigstens teilweise gemeinsam miteinander haben, wobei in mindestens eine der Leiterbahnen ein Schlitz eingebracht ist.The The present invention relates to a power semiconductor module of a plurality of parallel IGBT chips, each one Emitter trace, a base trace and a collector trace at least partially in common with each other have, wherein introduced into at least one of the conductor tracks a slot is.

In leistungselektronischen Modulen wird häufig eine Parallelschaltung einer Vielzahl von Bauelementen, wie beispielsweise IGBTs (IGBT = Bipolartransistor mit isoliertem Gate) vorgenommen, um so die Stromtragfähigkeit der Module insgesamt zu erhöhen. Beispielsweise kann die Nennstrombelastbarkeit von IGBT-Hochstrommodulen durch solche Parallelschaltung einer Vielzahl von IGBTs auf weit über 1000 A angehoben werden.In power electronic modules often becomes a parallel connection a variety of devices, such as IGBTs (IGBT = Bipolar transistor with insulated gate), so the ampacity to increase the total number of modules. For example, the rated current carrying capacity of IGBT high current modules by such a parallel connection of a plurality of IGBTs to well over 1000 A raised.

Bei IGBTs wird bekanntlich der Kollektorstrom von einem einen MOS-Kanal steuernden Gatespannungssignal beeinflusst, was es ermöglicht, einen Laststrom nicht nur einzuschalten, sondern diesen auch abzuschalten. Bei derartigen Vorgängen entstehen aber Schaltflanken, bei denen insbesondere beim Abschalten die Stromänderung -di/dt extrem hohe Werte im Bereich von 10 kA/μs annehmen kann.at IGBTs are known to be the collector current from a MOS channel controlling gate voltage signal influences what makes it possible not only turn on a load current, but also turn it off. In such operations arise but switching edges, where in particular when switching off the current change -di / dt can assume extremely high values in the range of 10 kA / μs.

Versuche haben gezeigt, dass bei der Parallelschaltung von IGBTs während des Abschaltvorganges hochfrequente Schwingungen auftreten können. Eine besondere Art dieser Schwingungen ist beispielsweise in DE 195 49 011 C2 beschrieben. Bei diesen Schwingungen handelt es sich um sogenannte "Tail" Schwingungen, die erst nach Umladen des Gatespannungssignales auf etwa –15 V und damit praktisch nach Abschalten des Laststromes auftreten.Experiments have shown that the parallel connection of IGBTs during the shutdown high-frequency oscillations can occur. A special kind of these vibrations is for example in DE 195 49 011 C2 described. These oscillations are so-called "tail" oscillations, which occur only after the gate voltage signal has been recharged to approximately -15 V and thus virtually after the load current has been switched off.

Besonders störend sind bei der Parallelschaltung einer Vielzahl von IGBTs aber Schwingungen, die während des Abschaltvorganges selbst am Ende des sogenannten Miller-Plateaus auftreten können. Das Miller-Plateau bildet sich bekanntlich bei allen Abschaltvorgängen im Verlauf der Gate-Emitterspannung VGE in Abhängigkeit von der Zeit t aus. Es entsteht durch die Rückkopplung der Kollektorspannung über die Kollektor-Gate-Kapazität CCG auf das Gate.Especially disturbing are in the parallel connection of a plurality of IGBTs but vibrations, the while the shutdown itself at the end of the so-called Miller plateau may occur. The Miller Plateau is known to be at all shutdowns in the History of the gate-emitter voltage VGE as a function of time t off. It is created by the feedback the collector voltage over the collector gate capacitance CCG the gate.

6 zeigt ein Beispiel für das Auftreten dieser auch als "Plateau"-Schwingung bezeichneten Oszillation. Die Oszillation ist dabei vor allem im Verlauf der Gate-Emitter-Spannung VGE zu erkennen und wirkt sich aber auch als säge-zahnförmige Störung des Kollektorpotentialverlaufs VCE aus. Ganz allgemein ist das Phänomen von Plateau-Schwingungen am Ende des Miller-Plateaus aus verschiedenen Gründen unerwünscht: Als Folge der Plateau-Schwingungen kann eine inhomogene Stromverteilung über die parallel geschalteten IGBT-Chips im Inneren des Modules auftreten, was zu einer Überbelastung einzelner IGBT-Chips führen kann. Weiterhin erzeugen diehochfrequenten Schwingungen elektromagnetische Störsignale, die Fehler bei der Ansteuerung der IGBTs verursachen können, so dass deren EMV-Verträglichkeit gefährdet ist. 6 shows an example of the occurrence of this also called "plateau" oscillation oscillation. The oscillation is to be recognized in particular in the course of the gate-emitter voltage VGE and also has a sawtooth-shaped disturbance of the collector potential profile VCE. In general, the phenomenon of plateau oscillations at the end of the Miller plateau is undesirable for several reasons: As a consequence of the plateau oscillations, an inhomogeneous current distribution can occur via the parallel-connected IGBT chips inside the module, which leads to overloading of individual IGBTs. Can lead chips. Furthermore, the high-frequency vibrations generate electromagnetic interference signals that can cause errors in the control of the IGBTs, so that their EMC compatibility is compromised.

7 zeigt schematisch einen Leistungshalbleiter-Modul, bei dem zwei IGBT-Chips 2, 3 – im folgenden auch kurz IGBTs genannt – parallel geschaltet sind. Die IGBTs 2, 3 sind dabei auf einem Substrat 10 aus einem keramischen Material, auf dem sich metallische Leiterbahnen eines Kollektorbereiches 1, eines Emitterbereiches 4 und eines Basisbereiches 5 befinden, angeordnet. Gegebenenfalls können auf dem Substrat 10 noch weitere Leiterbahnen vorhanden sein. Die IGBTs 2, 3 sind mit ihren Kollektorflächen auf den Kollektorbereich 1 aufgelötet. Über Bonddrähte 6 sind die Emitter der IGBTs 2, 3 mit der Leiterbahn des Emitterbereiches 4 verbunden. Weiterhin führen separate Gate-Bonddrähte 7 zu dem Basisbereich 5. Gegebenen falls können hier außerdem Gatevorwiderstände 11 vorgesehen werden. Diese Gatevorwiderstände 11 können aber auch im Chip der IGBTs 2 bzw. 3 integriert sein. Am Rand der Leiterbahnen für den Kollektorbereich 1 und den Emitterbereich 4 befinden sich noch Fußpunkte 8 bzw. 9 für die Lötung weiterer Anschlüsse zur Kontaktierung der Parallelschaltung der beiden IGBTs 2, 3 mit Außenanschlüssen des gehäusten Moduls oder zur Parallelschaltung mehrerer Substrate 10. 7 schematically shows a power semiconductor module, in which two IGBT chips 2 . 3 - also called IGBTs for short - are connected in parallel. The IGBTs 2 . 3 are on a substrate 10 made of a ceramic material on which metallic conductor tracks of a collector region 1 , an emitter area 4 and a base area 5 are located. Optionally, on the substrate 10 still more tracks to be present. The IGBTs 2 . 3 are with their collector surfaces on the collector area 1 soldered. About bonding wires 6 are the emitters of the IGBTs 2 . 3 with the trace of the emitter area 4 connected. Furthermore, lead separate gate bonding wires 7 to the base area 5 , Given if possible can also gate resistors here 11 be provided. These gate resistors 11 but also in the chip of the IGBTs 2 respectively. 3 be integrated. At the edge of the tracks for the collector area 1 and the emitter area 4 there are still foot points 8th respectively. 9 for soldering further connections for contacting the parallel connection of the two IGBTs 2 . 3 with external connections of the housed module or for parallel connection of several substrates 10 ,

Eingehende Untersuchungen der Erfinder an einer Vielzahl von Leistungshalbleiter-Modulen der in 7 gezeigten Art haben ergeben, dass Resonanzen im Schaltkreis, der sich vom Gate des einen IGBTs 2 über die Strecke aus Gate-Bonddrähten 7, Gatevorwiderständen 11 und Gatebereich 5 zum anderen IGBT 3 bildet, nicht ursächlich für das Erscheinen der Plateau-Schwingungen am Ende des Miller-Plateaus (vgl. 6) sind. Vielmehr sind die Plateau-Schwingungen auf Vorgänge im Volumen der IGBT-Chips zurückzuführen.In-depth investigations of the inventors on a variety of power semiconductor modules of in 7 shown type have resonances in the circuit extending from the gate of an IGBT 2 over the stretch of gate bonding wires 7 , Gate Vorwiderständen 11 and gate area 5 to the other IGBT 3 is not the cause of the appearance of plateau oscillations at the end of the Miller Plateau (cf. 6 ) are. Rather, the plateau oscillations are due to processes in the volume of IGBT chips.

Es hat sich gezeigt, dass der entscheidende Mechanismus für die Ausbildung der Plateau-Schwingungen in der Rückkopplung des Kollektorpotentials VCE über die Kollektor-Gate-Kapazität CCG auf die Gatespannung VGE besteht. Der langsame Anstieg des Kollektorpotentials VCE während des Miller-Plateaus bewirkt über diese Rückkopplung einen positiven Verschiebungsstrom auf das Gate des IGBTs, der zunächst stabilisierend wirkt und zur Ausbildung der konstanten Spannung während des Miller-Plateaus führt. Die für die Stärke der Rückkopplung maßgebliche Kollektor-Gate-Kapazität CCG ist dabei allerdings vom Stromfluss durch die einzelnen IGBT-Chips abhängig, da sie sich aus der Summe einer Oxid-Kapazität und einer stromabhängigen Sperrschichtkapazität zusammensetzt: je höher der Stromfluss ist, desto größer wird die Kollektor-Gate-Kapazität CCG, aufgrund der sich verengenden Raumladungszone, die die Sperrschichtkapazität bildet. Ein erhöhter Stromfluss führt so zur Zunahme des positiven Verschiebungsstromes und damit zur Aufsteuerung des Gates des betroffenen IGBTs. Hier aus resultiert ein Mitkopplungseffekt, der in einer Parallelschaltung von mehreren IGBT-Chips Schwingungen erzeugen kann. Um diesen Mechanismus zu ermöglichen, ist es also erforderlich, dass der konstante Gesamtlaststrom des Moduls sich inhomogen auf parallel geschaltete IGBT-Chips verteilen und während der Oszillation zumindest partiell von einem IGBT-Chip zum anderen IGBT-Chip kommutieren kann.It has been found that the decisive mechanism for the formation of the plateau oscillations consists in the feedback of the collector potential VCE via the collector-gate capacitance CCG to the gate voltage VGE. The slow rise of the collector potential VCE during the Miller plateau causes via this feedback a positive displacement current to the gate of the IGBT, which initially acts as a stabilizer and leads to the formation of the constant voltage during the Miller plateau. The for the strength of the return However, CCG is dependent on the current flow through the individual IGBT chips, since it is composed of the sum of an oxide capacitance and a current-dependent junction capacitance: the higher the current flow, the larger the collector gate becomes CCG capacity, due to the narrowing space charge zone that forms the junction capacitance. An increased current flow thus leads to an increase of the positive displacement current and thus to the control of the gate of the affected IGBT. This results in a positive feedback effect, which can generate vibrations in a parallel connection of several IGBT chips. Thus, to enable this mechanism, it is necessary for the constant total load current of the module to be inhomogeneous with parallel IGBT chips and at least partially commutated from one IGBT chip to the other IGBT chip during oscillation.

Die obigen theoretischen Überlegungen werden durch die folgende experimentell gewonnene Erkenntnis gestützt: Wenn unterschiedlich gestaltete Varianten von IGBT-Chips direkt miteinander verglichen werden, so tritt eine Neigung zu Plateau-Schwingungen bei Vorhandensein einer großen Kollektor-Gate-Kapazität CCG auf. Dies ist beispielsweise dann der Fall, wenn ein großer Zellabstand zwischen den einzelnen IGBTs vorliegt oder bei einem konstanten Zellabstand die Kanallänge der IGBTs reduziert wird. Beide Maßnahmen führen nämlich zu der Ausbildung einer relativ großen n–-leitenden Zone unterhalb des Gateoxids, welche für die Bildung der Kollektor-Gate-Kapazität CCG maßgeblich ist.The above theoretical considerations are supported by the following experimentally obtained finding: When differently designed variants of IGBT chips are directly compared with each other, there is a tendency for plateau oscillations in the presence of a large collector gate capacitance CCG. This is the case, for example, when there is a large cell spacing between the individual IGBTs or the channel length of the IGBTs is reduced at a constant cell spacing. Namely, both measures lead to the formation of a relatively large n - -conducting zone below the gate oxide, which is decisive for the formation of the collector-gate capacitance CCG.

In der DE 298 23 619 U ist eine Leistungshalbleiter-Schaltungsanordnung der eingangs genannten Art beschrieben, bei der IGBT-Leistungsschalter parallel zueinander auf einem Kollektorfeld liegen und mit einem Emitter-Kupferfeld und einem Gate-Kupferfeld verbunden sind. Das Emitter-Kupferfeld und das Kollektorfeld können zur Vergrößerung der Induktivität mit einer "wegverlängernden Zergliederung" bzw. einer 'Aufgliederung" versehen sein. Die Zergliederung bzw. Aufgliederung ist dabei jeweils als Schlitz dargestellt. Durch diese Zergliederung bzw. Aufgliederung soll eine Leistungshalbleiter-Schaltungsanordnung mit parallel geschalteten Leistungsschaltern vorgestellt werden, welche keine Schwingungen beim Abschalten der Leistungsschalter in der Tailstromphase aufweisen.In the DE 298 23 619 U a power semiconductor circuit arrangement of the type mentioned is described, lie in the IGBT power switch parallel to each other on a collector array and are connected to an emitter copper field and a gate copper field. The emitter-copper field and the collector field may be provided with a "path-lengthening decomposition" or a "breakdown" to increase the inductance, the breakdown being respectively shown as a slit be presented with parallel circuit breakers, which have no vibrations when switching off the circuit breaker in the tail current phase.

Ausgehend von einem derartigen Stand der Technik ist es nun Aufgabe der vorliegenden Erfindung, einen Leistungshalblei ter-Modul aus einer Vielzahl von parallel zueinander geschalteten IGBT-Chips zu schaffen, bei dem ein partielles Hin- und Herkommutieren des Laststromes zwischen parallel-geschalteten IGBT-Chips vermieden wird, um so den Mechanismus der Mitkopplung zu unterdrücken, eine Gefährdung einzelner IGBT-Chips wegen Überbelastung zu vermeiden und EMV-Verträglichkeit des Moduls zu gewährleisten.outgoing From such a prior art, it is now the object of the present Invention, a Leistungshalblei ter module of a variety of parallel to each other to create IGBT chips, in which a partial back and forth commutation of the load current between parallel-connected IGBT chips is avoided, so the mechanism to suppress the positive feedback, one endangering individual IGBT chips due to overload to avoid and EMC compatibility of the module.

Diese Aufgabe wird bei einem Leistungshalbleiter-Modul der eingangs genannten Art erfindungsgemäß dadurch gelöst, dass der Schlitz verzweigt ist.These Task is in a power semiconductor module of the aforementioned Type according to the invention thereby solved, that the slot is branched.

Die Erfindung ermöglicht so eine überraschend einfache Lösung der eingangs erläuterten Probleme: durch eine ohne weiteres zu realisierende Designregel für die Auslegung der Leiterbahnen von Emitter und/oder Basis und/oder Kollektor auf dem Substrat können Plateau-Schwingungen am Ende des Miller-Plateaus beim Abschalten des Moduls zuverlässig verhindert werden, ohne sonstige weitere Änderungen an dem Modul vornehmen zu müssen, die unter Umständen andere Nachteile nach sich ziehen könnten.The Invention allows such a surprise simple solution the problems explained at the outset: by a design rule that can be readily implemented for the design the tracks of emitter and / or base and / or collector on the substrate can Plateau vibrations at the end of the Miller plateau when the module is switched off reliable be prevented without making any other changes to the module to have that in certain circumstances could cause other disadvantages.

Bekanntlich findet die Oszillation (vgl. 6) im Frequenzbereich über 100 MHz statt, wobei das Schwingen des Laststromes zwischen den benachbarten IGBT-Chips 2, 3 hohe di/dt-Steilheiten in den Leiterbahnen liefert, die Kollektor mit Kollektor bzw. Emitter mit Emitter der parallel geschalteten IGBTs verbinden. Um nun diesen di/dt-Steilheiten und damit den Plateau-Schwingungen entgegenzuwirken, wird bei dem erfindungsgemäßen Leistungshalbleiter-Modul eine zusätzliche Streuinduktivität in die betroffene Leiterbahn eingebaut. Diese Streuinduktivität wirkt dabei nur von Kollektor zu Kollektor bzw. von Emitter zu Emitter der jeweiligen IGBTs. Die Streuinduktivität von Kollektor zu Emitter des Gesamtaufbaues des Moduls darf aber nicht maßgeblich beeinflusst werden, da dies andere Nachteile, wie beispielsweise eine Gefährdung durch höhere Überspannungen beim Schalten, nach sich ziehen würde.As is known, the oscillation (cf. 6 ) in the frequency range above 100 MHz, wherein the swinging of the load current between the adjacent IGBT chips 2 . 3 provides high di / dt slopes in the tracks connecting collector to emitter of the parallel connected IGBTs. In order to counteract these di / dt slopes and thus the plateau oscillations, in the power semiconductor module according to the invention, an additional stray inductance is incorporated into the affected track. This leakage inductance acts only from collector to collector or emitter to emitter of the respective IGBTs. However, the leakage inductance from collector to emitter of the overall structure of the module must not be significantly influenced, since this would entail other disadvantages, such as a risk of higher overvoltages during switching.

Die Streuinduktivitäten werden technisch auf einfache Weise durch die Einbringung der verzweigten Schlitze in die betroffenen Leiterbahnen erzeugt. So können diese Schlitze ohne weiteres in die Emitter-Leiterbahn oder in die Kollektor-Leiterbahn bei deren Strukturierung eingebracht werden. Selbst-verständlich sind auch Kombinationen der einzelnen Maßnahmen miteinander, also Schlitze in der Kollektor-Leiterbahn und der Emitter-Leiterbahn möglich. Gegebenenfalls können auch Schlitze in der Basis-Leiterbahn vorgesehen werden.The stray inductances be technically simple by introducing the branched Slots generated in the affected tracks. So can these Slots readily in the emitter track or in the collector track at their Structuring be introduced. Self-explanatory are also combinations the individual measures with each other, ie slots in the collector track and the emitter track possible. Possibly can Also slots are provided in the base trace.

Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:following The invention will be explained in more detail with reference to the drawings. Show it:

1 eine schematische Draufsicht auf einen ersten Leistungshalbleiter-Modul, der für das Verständnis der Erfindung nützlich ist, 1 a schematic plan view of a first power semiconductor module, which is useful for understanding the invention,

2 eine schematische Draufsicht auf einen zweiten Leistungshalbleiter-Modul, der für das Verständnis der Erfindung nützlich ist, 2 a schematic plan view of a second power semiconductor module, which is useful for understanding the invention,

3 eine Draufsicht auf ein konkretes Ausführungsbeispiel der erfindungsgemäßen Leistungshalbleiter-Moduls mit Schlitzen in einer Emitter-Leiterbahn, 3 a plan view of a concrete embodiment of the power semiconductor module according to the invention with slots in an emitter track,

4 und 5 den Verlauf der Gatespannung VGE bzw. des Kollektorpotentials VCE in Abhängigkeit von der Zeit für den Leistungshalbleiter-Modul von 3 ohne Schlitze (vgl. 4) und mit Schlitzen (vgl. 5) in der Emitter-Leiterbahn, 4 and 5 the course of the gate voltage VGE and the collector potential VCE as a function of time for the power semiconductor module of 3 without slots (cf. 4 ) and with slots (cf. 5 ) in the emitter track,

6 eine Plateau-Schwingung am Ende des Miller-Plateaus im Verlauf der Gate-Spannung VGE bzw. des Kollektorpotentials VCE und 6 a plateau oscillation at the end of the Miller plateau in the course of the gate voltage VGE and the collector potential VCE and

7 eine schematische Draufsicht auf einen bestehenden Leistungshalbleiter-Modul. 7 a schematic plan view of an existing power semiconductor module.

Die 6 und 7 sind bereits eingangs erläutert worden. In den Figuren werden für einander entsprechende Bauteile die gleichen Bezugszeichen verwendet.The 6 and 7 have already been explained at the beginning. In the figures, the same reference numerals are used for corresponding components.

1 zeigt eine Draufsicht auf einen ersten Leistungshalbleiter-Modul, der sich von dem Leistungshalbleiter-Modul von 7 dadurch unterscheidet, dass ein Schlitz 12 in die Leiterbahn des Emitterbereiches 4 eingebracht ist. Durch diesen Schlitz 12 wird eine Streuinduktivität in der Leiterbahn des Emitterbereiches 4 hervorgerufen. Diese Streuinduktivität wirkt einer hohen di/dt-Steilheit in der Leiterbahn entgegen und trägt damit zur Unterdrückung der Plateau-Schwingung bei. 1 shows a plan view of a first power semiconductor module, which is different from the power semiconductor module of 7 this distinguishes that a slot 12 in the trace of the emitter area 4 is introduced. Through this slot 12 becomes a stray inductance in the trace of the emitter region 4 caused. This stray inductance counteracts a high di / dt slope in the conductor track and thus contributes to the suppression of the plateau oscillation.

Ein solcher Schlitz 12 kann, wie in 2 gezeigt ist, auch in die Leiterbahn des Kollektorbereiches 1 eingebracht werden.Such a slot 12 can, as in 2 is shown, also in the track of the collector area 1 be introduced.

Selbstverständlich sind Leistungshalbleiter-Module möglich, bei denen sich solche Schlitze 12 sowohl in der Leiterbahn für den Kollektorbereich 1 als auch in der Leiterbahn für den Emitterbereich 4 befinden. Gegebenenfalls kann auch die Leiterbahn für den Basisbereich 5 mit solchen Schlitzen versehen werden.Of course, power semiconductor modules are possible in which such slots 12 both in the track for the collector area 1 as well as in the track for the emitter area 4 are located. Optionally, also the trace for the base area 5 be provided with such slots.

Die Schlitze selbst sind nun erfindungsgemäß verzweigt. 3 zeigt eine Draufsicht auf einen solchen Leistungshalbleiter-Modul mit einer Leiterbahn für einen Emitterbereich 4, in welcher sich verzweigte Schlitze 12 befinden.The slots themselves are now branched according to the invention. 3 shows a plan view of such a power semiconductor module with a track for an emitter region 4 in which are branched slots 12 are located.

Die 4 und 5 zeigen Messergebnisse, die mit dem Leistungshalbleiter-Modul von 3 ohne die Schlitze 12 (vgl. 4) und mit den Schlitzen 12 (vgl. 5) gewonnen sind. Deutlich ist zu erkennen, dass ohne die Schlitze 12 Plateau-Schwingungen am Ende des Miller-Plateaus auftreten, während solche Plateau-Schwingungen bei dem Leistungshalbleiter-Modul mit den Schlitzen 12 nicht vorhanden sind.The 4 and 5 show measurement results with the power semiconductor module of 3 without the slots 12 (see. 4 ) and with the slots 12 (see. 5 ) are won. It can be clearly seen that without the slots 12 Plateau oscillations occur at the end of the Miller plateau, while such plateau oscillations occur at the power semiconductor module with the slots 12 are not available.

Der erfindungsgemäße Leistungshalbleiter-Modul zeichnet sich so durch einen äußerst einfachen Aufbau aus, der gegenüber bestehenden Leistungshalbleiter-Modulen nur eine an sich geringfügige Abwandlung erfordert: durch Einbringen von verzweigten Schlitzen in die Leiterbahn für den Emitterbereich und/oder den Kollektorbereich wird eine Streuinduktivität eingebaut, die den Plateau-Schwingungen am Ende des Miller-Plateaus entgegenwirkt und diese praktisch unterdrückt.Of the Power semiconductor module according to the invention characterized by a very simple Building out, facing existing power semiconductor modules only a minor modification requires: by introducing branched slots in the track for the Emitter region and / or the collector region, a leakage inductance is installed, which counteracts the plateau oscillations at the end of the Miller Plateau and this practically suppressed.

Die Erfindung ermöglicht so mit geringem Aufwand erhebliche und für das Schaltverhalten des IGBT-Moduls ganz entscheidende Vorteile.The Invention allows so with little effort and significant for the switching behavior of the IGBT module very decisive advantages.

Die Schlitze 12 können ohne weiteres mit der Strukturierung der Leiterbahnen 4, 5 bzw. 1 beispielsweise durch Ätzen erzeugt werden und erfordern so keinen zusätzlichen Aufwand. Auch können die Schlitze mehrfach verzweigt sein (vgl. 3). Schließlich können in einer Leiterbahn auch mehrere Schlitze untergebracht werden.The slots 12 can readily with the structuring of the tracks 4 . 5 respectively. 1 be produced for example by etching and thus require no additional effort. Also, the slots can be multi-branched (see. 3 ). Finally, several slots can be accommodated in one printed circuit.

Die Breite der Schlitze ist keinen besonderen Einschränkungen unterworfen. Sie sollten lediglich wesentlich länger als breit sein, wie dies beispielsweise aus der 3 für die Schlitze 12 zu ersehen ist.The width of the slots is not subject to any particular restrictions. They should only be much longer than they are wide, as for example from the 3 for the slots 12 can be seen.

Claims (6)

Leistungshalbleiter-Modul aus einer Vielzahl von parallel zueinander geschalteten IGBT-Chips (2, 3), die jeweils eine Emitter-Leiterbahn (4), eine Basis-Leiterbahn (5) und eine Kollektor-Leiterbahn (1) wenigstens teilweise gemeinsam miteinander haben, wobei in mindestens eine der Leiterbahnen (4, 5, 1) ein Schlitz (12) eingebracht ist, dadurch gekennzeichnet, dass der Schlitz (12) verzweigt ist.Power semiconductor module comprising a plurality of parallel IGBT chips ( 2 . 3 ), each having an emitter track ( 4 ), a base trace ( 5 ) and a collector track ( 1 ) at least partially in common with each other, wherein in at least one of the tracks ( 4 . 5 . 1 ) a slot ( 12 ), characterized in that the slot ( 12 ) is branched. Leistungshalbleiter-Modul nach Anspruch 1, dadurch gekennzeichnet, dass der Schlitz (12) in die Emitter-Leiterbahn (4) und/oder in die Kollektor-Leiterbahn (1) eingebracht ist.Power semiconductor module according to claim 1, characterized in that the slot ( 12 ) in the emitter track ( 4 ) and / or in the collector track ( 1 ) is introduced. Leistungshalbleiter-Modul nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Emitter-Leiterbahn (4), die Basis-Leiterbahn (5) und die Kollektor-Leiterbahn (1) auf einem keramischen Substrat (1) aufgebracht sind.Power semiconductor module according to claim 1 or 2, characterized in that the emitter conductor track ( 4 ), the basic trace ( 5 ) and the collector track ( 1 ) on a ceramic substrate ( 1 ) are applied. Leistungshalbleiter-Modul nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass in wenigstens einer der Leiterbahnen (4, 5, 1) mehrere Schlitze (12) vorgesehen sind.Power semiconductor module according to one of claims 1 to 3, characterized in that in at least one of the conductor tracks ( 4 . 5 . 1 ) several slots ( 12 ) are provided. Leistungshalbleiter-Modul nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Schlitze (12) gemeinsam mit der Strukturierung der Leiterbahnen (4, 5, 1) erzeugt sind.Power semiconductor module according to one of Claims 1 to 4, characterized in that the slots ( 12 ) together with the structuring of the printed conductors ( 4 . 5 . 1 ) are generated. Leistungshalbleiter-Modul nach Anspruch 5, dadurch gekennzeichnet, dass die Schlitze (12) durch Ätzen erzeugt sind.Power semiconductor module according to claim 5, characterized in that the slots ( 12 ) are produced by etching.
DE10006505A 2000-02-15 2000-02-15 Power semiconductor module of a plurality of parallel IGBT chips Revoked DE10006505B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10006505A DE10006505B4 (en) 2000-02-15 2000-02-15 Power semiconductor module of a plurality of parallel IGBT chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10006505A DE10006505B4 (en) 2000-02-15 2000-02-15 Power semiconductor module of a plurality of parallel IGBT chips

Publications (2)

Publication Number Publication Date
DE10006505A1 DE10006505A1 (en) 2001-08-23
DE10006505B4 true DE10006505B4 (en) 2005-02-24

Family

ID=7630856

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10006505A Revoked DE10006505B4 (en) 2000-02-15 2000-02-15 Power semiconductor module of a plurality of parallel IGBT chips

Country Status (1)

Country Link
DE (1) DE10006505B4 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10162637C1 (en) * 2001-12-20 2003-08-21 Eupec Gmbh & Co Kg Circuit arrangement with electronic components on an insulating carrier substrate
JP6470196B2 (en) * 2016-02-05 2019-02-13 株式会社日立製作所 Power converter

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE29823619U1 (en) * 1998-08-21 1999-09-30 Semikron Elektronik GmbH, 90431 Nürnberg Power semiconductor circuit arrangement with vibration-damped parallel connection

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE29823619U1 (en) * 1998-08-21 1999-09-30 Semikron Elektronik GmbH, 90431 Nürnberg Power semiconductor circuit arrangement with vibration-damped parallel connection
DE19938302A1 (en) * 1998-08-21 2000-03-02 Semikron Elektronik Gmbh Power semiconductor circuit with oscillation damped parallel circuit of IGBT power switches

Also Published As

Publication number Publication date
DE10006505A1 (en) 2001-08-23

Similar Documents

Publication Publication Date Title
DE102015115271B4 (en) ELECTRONICS ASSEMBLY WITH SUPPRESSION CAPACITORS AND METHOD FOR OPERATING THE ELECTRONICS ASSEMBLY
EP3351071B1 (en) Power line assembly
DE112018004893T5 (en) Semiconductor module and power converter device
DE102015101086B4 (en) SEMICONDUCTOR POWER MODULE ARRANGEMENT
EP0282981A2 (en) Digital push-pull driver circuit
DE102013207507B3 (en) Power module, power converter and drive arrangement with a power module
DE112013007243B4 (en) Semiconductor device
EP0738008B1 (en) Semiconductor power module
DE102021110214A1 (en) Semiconductor device
DE69127494T2 (en) Semiconductor device
DE69017322T2 (en) Module type semiconductor device of high power capacity.
EP0381849A1 (en) Fast power semiconductor circuit
DE102019112934A1 (en) Semiconductor module
EP0185181A1 (en) Gate turn-off power thyristor having an anode-cathode circuitry with a low inductance
DE102013215588A1 (en) Circuit board assembly, controller for a radiator fan module and method
DE19806817C1 (en) EMC optimised power switch especially MOS power transistor
DE3034902A1 (en) PULSE CANCEL
WO2012045602A2 (en) Rectifier circuit
DE10006505B4 (en) Power semiconductor module of a plurality of parallel IGBT chips
DE112016007467T5 (en) Semiconductor module
DE3626151A1 (en) Voltage supply for an integrated semiconductor circuit
DE3609629A1 (en) INTEGRATED ELECTRONIC CIRCUIT FOR CONTROLLING INDUCTIVE LOADS
DE10055177B4 (en) Electronic component with a semiconductor, in particular a power semiconductor, with partitions between the pins
DE102016212360B4 (en) semiconductor device
DE102014104013A1 (en) Power semiconductor device

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8363 Opposition against the patent
8363 Opposition against the patent
8327 Change in the person/name/address of the patent owner

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8331 Complete revocation