DE10000503A1 - Datenverarbeitungseinrichtung und Verfahren zu dessen Betrieb - Google Patents

Datenverarbeitungseinrichtung und Verfahren zu dessen Betrieb

Info

Publication number
DE10000503A1
DE10000503A1 DE10000503A DE10000503A DE10000503A1 DE 10000503 A1 DE10000503 A1 DE 10000503A1 DE 10000503 A DE10000503 A DE 10000503A DE 10000503 A DE10000503 A DE 10000503A DE 10000503 A1 DE10000503 A1 DE 10000503A1
Authority
DE
Germany
Prior art keywords
processors
operations
cpu
cryptographic operation
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10000503A
Other languages
English (en)
Inventor
Thomas Wille
Wolfgang Has
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Philips Intellectual Property and Standards GmbH
Original Assignee
Philips Corporate Intellectual Property GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Corporate Intellectual Property GmbH filed Critical Philips Corporate Intellectual Property GmbH
Priority to DE10000503A priority Critical patent/DE10000503A1/de
Priority to EP00204705A priority patent/EP1115094A3/de
Priority to US09/749,142 priority patent/US7500112B1/en
Priority to CNB011012455A priority patent/CN1248155C/zh
Priority to JP2001000583A priority patent/JP2001230771A/ja
Priority to KR1020010000485A priority patent/KR100743804B1/ko
Publication of DE10000503A1 publication Critical patent/DE10000503A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/77—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in smart cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/0806—Details of the card
    • G07F7/0813—Specific details related to card security
    • G07F7/082—Features insuring the integrity of the data on or in the card
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0625—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation with splitting of the data block into left and right halves, e.g. Feistel based algorithms, DES, FEAL, IDEA or KASUMI
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219—Countermeasures against side channel or fault attacks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/08—Randomization, e.g. dummy operations or using noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry
    • H04L2209/125—Parallelization or pipelining, e.g. for accelerating processing of cryptographic operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Business, Economics & Management (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Accounting & Taxation (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Storage Device Security (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

Die vorliegende Erfindung betrifft eine Datenverarbeitungseinrichtung, insbesondere Chipkarte oder Smart Card, sowie ein Verfahren zu dessen Betrieb, mit einer integrierten Schaltung, welche eine Zentralrecheneinheit (CPU) (10) sowie einen oder mehrere Co-Prozessor (12) aufweist. Hierbei die integrierte Schaltung eine Steuereinheit (18, 30) auf, welche die Prozessoren, CPU (10) bzw. Co-Prozessoren (12), derart ansteuert, dass im Falle einer kryptographischen Operation wenigstens zwei der Prozessoren gleichzeitig und parallel eine kryptographische Operation ausführen.

Description

Technisches Gebiet
Die Erfindung betrifft ein Verfahren zum Betreiben einer Datenverarbeitungsein­ richtung, insbesondere einer Chipkarte oder Smart Card, mit einer integrierten Schaltung, welche eine Zentralrecheneinheit (CPU) sowie einen oder mehrere Co-Prozessoren aufweist, wobei von der integrierten Schaltung kryptographi­ sche Operationen ausgeführt werden, gemäß dem Oberbegriff des Anspruchs 1. Die Erfindung betrifft ferner eine Datenverarbeitungseinrichtung, insbesonde­ re Chipkarte oder Smart Card, mit einer integrierten Schaltung, welche eine Zentralrecheneinheit (CPU) sowie einen oder mehrere Co-Prozessor aufweist, gemäß dem Oberbegriff des Anspruchs 10.
Stand der Technik
In vielen Datenverarbeitungsgeräten mit integrierter Schaltung dienen bei­ spielsweise kryptographische Operationen zum Schutz des Betriebes dieser Geräte bzw. zum Schutz von in dem Gerät gespeicherten Daten. Die hierfür notwendigen Rechenoperationen werden dabei sowohl von Standard- Rechenwerken (CPU) als auch von dedizierten Crypto-Rechenwerken (Co- Prozessor) durchgeführt. Ein typisches Beispiel für letzteres sind Chipkarten bzw. IC-Karten, wie beispielsweise eine sogen. Smart Card. Bei in diesem Zu­ sammenhang verwendeten Daten bzw. Zwischenergebnissen handelt es sich üblicherweise um sicherheitsrelevante Informationen, wie beispielsweise kryp­ tographische Schlüssel oder Operanden.
Bei von der integrierten Schaltung durchgeführten Rechenoperationen, bei­ spielsweise zur Berechnung von kryptographischen Algorithmen, werden logi­ sche Verknüpfungen zwischen Operanden bzw. Zwischenergebnissen durch­ geführt. In Abhängigkeit von der verwendeten Technologie führen diese Operationen, insbesondere das Laden von leeren oder zuvor gelöschten Speicherbe­ reichen bzw. Register mit Daten, zu einem erhöhten Stromverbrauch der Da­ tenverarbeitungsgeräte. Bei komplementärer Logik, wie beispielsweise der CMOS-Technik, tritt ein erhöhter Stromverbrauch dann auf, wenn der Wert ei­ ner Bit-Speicherzelle geändert wird, d. h. sein Wert sich von "0" auf "1" ändert. Der erhöhte Verbrauch hängt dabei von der Anzahl der im Speicher bzw. Regi­ ster geänderten Bitstellen ab. Mit anderen Worten lässt das Laden eines zuvor gelöschten Registers einen Stromverbrauch proportional zum Hamminggewicht des in das leere Register geschriebenen Operanden (= Anzahl der Bits mit dem Wert "1") ansteigen. Durch eine entsprechende Analyse dieser Stromänderung könnte es möglich sein, Informationen über die berechneten Operationen zu extrahieren, so dass eine erfolgreiche Kryptoanalyse von geheimen Operan­ den, wie beispielsweise kryptographischen Schlüsseln, möglich ist. Mittels Durchführung mehrerer Strommessungen am Datenverarbeitungsgerät könnte beispielsweise bei sehr kleinen Signaländerungen eine hinreichende Extraktion der Informationen ermöglicht werden. Andererseits könnten mehrere Strom­ messungen eine ggf. erforderliche Differenzbildung ermöglichen. Diese Art der Kryptoanalyse wird auch als "Differential Power Analysis" bezeichnet, mittels derer ein Außenstehender durch reine Beobachtung von Änderungen des Stromverbrauches des Datenverarbeitungsgerätes eine ggf. unberechtigte Kryptoanalyse der kryptographischen Operationen, Operanden bzw. Daten er­ folgreich ausführen kann. Die "Differential Power Analysis" ermöglicht somit über eine reine Funktionalität hinaus zusätzliche interne Informationen einer integrierten Schaltung gewinnen zu können.
Ein typisches Einsatzgebiet von den vorerwähnten Smart Cards sind beispiels­ weise Applikationen, bei denen die Smart Card als sicherer Informationsspei­ cher benutzt wird. Kryptographische Operationen sichern dabei den Zugang zu diesen Applikationen, indem die Smart Card selbständig Verschlüsselungsope­ rationen zum Zwecke der Authentikation ausführt. Dies ist nur möglich durch Verwendung eines speziellen Smart Card Controllers (Mikrocontrollers), der durch geeignete Software gesteuert wird. Der Kommunikationskanal zwischen Smart Card Controller und Smart Card Terminal ist direkt durch kryptographi­ sche Methoden gesichert, deren Sicherheitsniveau wesentlich vom verwende­ ten kryptographischen Algorithmus abhängt.
Um den Authentikationsvorgang einer Smart Card fälschen zu können, muss das Authentikationsprotokoll mittels eines Nachbaus emuliert werden können. Dies ist bei sicheren Protokollen nur dadurch möglich, indem der verwendete geheime kryptographische Schlüssel analysiert wird, der auf der Smart Card gespeichert ist.
Da Smart Card Controller reproduzierbar arbeitende Maschinen sind, könnten mittels der Analyse von indirekten Abstrahlungen einer Smart Card während der Operation, etwa durch Messen des zeitlichen Verlaufs des Stromver­ brauchs mit der o. g. "Differential Power Analysis", interne Vorgänge im Smart Card Controller bestimmt und letztendlich der geheime Schlüssel ermittelt wer­ den. Analysiert wird hierbei das reproduzierbare, deterministische Stromprofil für gleiche Programmsequenzen einer Smart Card Controllerschaltung.
Aus der US 4 813 024 ist eine integrierte Schaltung zum Speichern und Verar­ beiten geheimer Daten bekannt, wobei ein Speicher eine Simulationsspeicher­ zelle aufweist, welche einen identischen Stromverbrauch aufweist wie eine Speicherzelle, die bisher nicht programmiert wurde. Hierdurch werden Schwan­ kungen in Strom und Spannung nur für die Speicherzelle eliminiert, jedoch nicht für die Verarbeitung der Daten.
Darstellung der Erfindung, Aufgabe, Lösung, Vorteile
Es ist Aufgabe der vorliegenden Erfindung, ein verbessertes Verfahren sowie eine verbesserte Datenverarbeitungseinrichtung der obengenannten Art zur Verfügung zu stellen, welche die obengenannten Nachteile beseitigen und eine "Differential Power Analysis" so weit wie möglich erschweren.
Diese Aufgabe wird durch ein Verfahren der o. g. Art mit den in Anspruch 1 ge­ kennzeichneten Merkmalen und durch eine Datenverarbeitungseinrichtung der o. g. Art mit den in Anspruch 10 gekennzeichneten Merkmalen gelöst.
Dazu ist es bei einem Verfahren der o. g. Art erfindungsgemäß vorgesehen, dass bei Durchführung einer kryptographischen Operation in der integrierten Schaltung jeweils wenigstens zwei Prozessoren, CPU bzw. Co-Prozessoren, gleichzeitig und parallel eine kryptographische Operation ausführen.
Dies hat den Vorteil, dass sich im Betrieb während einer kryptographischen Operation ein Stromverbrauch der Datenverarbeitungseinrichtung aus den je­ weiligen Stromaufnahmen der wenigstens zwei parallel arbeitenden Prozesso­ ren aufsummiert, so dass die einzelnen Stromverläufe nicht mehr rekonstruier­ bar sind. Eine "Differential Power Analysis" ist somit nicht mehr erfolgreich durchführbar.
Vorzugsweise Weitergestaltungen des Verfahrens sind in den Ansprüchen 2 bis 9 beschrieben.
In einer bevorzugten Ausführungsform ist nur die kryptographische Operation eines Prozessors, CPU bzw. Co-Prozessoren, eine Nutzoperation und sind alle anderen kryptographischen Operationen Dummyoperationen, deren Ergebnis verworfen wird, wobei optional die Auswahl, welcher Prozessor, CPU oder Co- Prozessor, eine Nutzoperation ausführt, zufallsgesteuert wird.
In einer alternativen bevorzugten Ausführungsform ist die kryptographische Operation im Sinne des Stromverbrauchs aufgeteilt in zwei zueinander kom­ plementäre Operationen. Führen nun zwei identische Co-Prozessoren die je­ weils komplementäre kryptographische Operation zeitgleich aus, addieren sich die Stromverläufe ebenfalls komplementär, so dass eine DPA nicht mehr er­ folgreich durchgeführt werden kann bzw. im Aufwand erheblich gesteigert wer­ den muss.
Zum Erzielen einer besonders starken Verschleierung der von der "Differential Power Analysis" verwendeten Stromkurve und um etwaige Asymmetrien in den identisch konstruierten Co-Prozessoren auszugleichen, wird die kryptographi­ sche Operation in Teiloperationen zerlegt. Die Auswahl, welcher Co-Prozessor welche Operation komplementär oder nichtkomplementär ausführt wird dabei zufallsgesteuert.
In einer weiteren alternativen Ausführungsform wird eine kryptographische Operation in wenigstens zwei Teiloperationen aufgeteilt und werden die Teilo­ perationen gleichzeitig und parallel von den Prozessoren, CPU bzw. Co- Prozessoren, ausgeführt sowie anschließend entsprechende Teilergebnisse zu einem Gesamtergebnis der gesamten kryptographischen Operation zusam­ mengefügt. Optional wird die Aufteilung der kryptographischen Operation in Teiloperationen zufallsgesteuert. Beispielsweise sind die Teiloperationen Teile einer Verschlüsselung nach DES (Data Encryption Standard).
Ferner ist es bei einer Datenverarbeitungseinrichtung erfindungsgemäß vorge­ sehen, dass die integrierte Schaltung eine Steuereinheit aufweist, welche die Prozessoren, CPU bzw. Co-Prozessoren, derart ansteuert, dass im Falle einer kryptographischen Operation wenigstens zwei der Prozessoren gleichzeitig und parallel eine kryptographische Operation ausführen.
Dies hat den Vorteil, dass sich im Betrieb während einer kryptographischen Operation ein Stromverbrauch der Datenverarbeitungseinrichtung aus den je­ weiligen Stromaufnahmen der wenigstens zwei parallel arbeitenden Prozesso­ ren aufsummiert, so dass die einzelnen Stromverläufe nicht mehr rekonstruier­ bar sind. Eine "Differential Power Analysis" ist somit nicht mehr erfolgreich durchführbar.
Vorzugsweise Weiterbildungen der Datenverarbeitungseinrichtung sind in den Ansprüchen 11 bis 14 beschrieben.
In einer bevorzugten Ausführungsform weist die Steuereinheit einen Aufteiler auf, welcher eine kryptographische Operation in wenigstens zwei Teiloperatio­ nen aufteilt und zur gleichzeitigen Abarbeitung an zwei getrennte Prozessoren der integrierten Schaltung, CPU bzw. Co-Prozessoren, zuführt, wobei die Steu­ ereinheit bevorzugt ferner einen Rekombinierer aufweist, welcher jeweilige Teilergebnisse aus den von den Prozessoren gleichzeitig ausgeführten Teilope­ rationen wieder zusammenführt.
Zum Verhindern einer erfolgreichen Analyse einer Stromverbrauchskurve wäh­ rend der kryptographischen Operation ist der Aufteiler derart ausgebildet, dass wenigstens eine Teiloperation eine Dummyoperation ist, und dass der Rekombinierer derart ausgebildet ist, dass dieser das jeweilige Ergebnis aus einem Prozessor, welcher eine Dummyoperation ausgeführt hat, verwirft.
Eine besonders gute Verschleierung der Stromverbrauchskurve erzielt man dadurch, dass die integrierte Schaltung zusätzlich einen Zufallsgenerator auf­ weist, welcher derart mit dem Aufteiler verbunden ist, dass dieser zufallsge­ steuert arbeitet.
Kurze Beschreibung der Zeichnungen
Nachstehend wird die Erfindung anhand der beigefügten Zeichnung näher er­ läutert. Diese zeigt in der einzigen Figur ein schematisches Blockschaltbild eines Teils einer integrierten Schaltung einer erfindungsgemäßen Datenverarbei­ tungseinrichtung.
Bester Weg zur Ausführung der Erfindung
Die einzige Figur zeigt einen Teil einer integrierten Schaltung einer ansonsten nicht näher dargestellten Datenverarbeitungseinrichtung, welche beispielsweise eine Smart Card oder eine Chipkarte ist. Die integrierte Schaltung umfasst eine zentrale Recheneinheit (CPU) oder einen Co-Prozessor A 10, einen Co- Prozessor B 12, einen Dateneingang 14 und einen Datenausgang 16. Zwi­ schen dem Dateneingang 14 und der CPU oder einen Co-Prozessor A 10 bzw. dem Co-Prozessor B 12 ist ein Aufteiler 18 angeordnet, welcher im Falle einer von der integrierten Schaltung auszuführenden kryptographischen Operation diese in eine erste und zweite Teiloperation in Form eines ersten Datenteils 20 und eines zweiten Datenteils 22 aufteilt. Der erste Datenteil 20 wird der CPU oder dem Co-Prozessor A 10 und der zweite Datenteil 22 wird dem Co- Prozessor B 12 zum Abarbeiten mittels einer vorbestimmten kryptographischen Operation zugeführt. Der Aufteiler 18 weist ferner einen Zufallseingang 24 auf, mittels dem die Aufteilung in die Datenteile 20, 22 zufallsgesteuert ausgeführt wird.
Die CPU oder der Co-Prozessor A 10 und der Co-Prozessor B 12 führen eine jeweilige kryptographische Operation gleichzeitig und parallel aus. Hierdurch überlagern sich entsprechende Stromverbrauchskurven (Stromverbrauchsam­ plitude über Zeit), so dass die Einzelkurven der Einzelgeräte 10, 12 bzw. der jeweils in den Prozessoren 10, 12 getrennt ablaufenden Einzelprozesse nicht mehr analysiert werden können.
Aus der CPU oder dem Co-Prozessor A 10 kommt ein erstes Ergebnis 26 und aus dem Co-Prozessor B 12 kommt ein zweites Ergebnis 28, welche in einem Rekombinierer 30 wieder zu einem Gesamtergebnis zusammen gefasst und dem Datenausgang 16 zugeführt werden. Über eine Verbindung 32 informiert dabei der Aufteiler 18 den Rekombinierer 30 darüber, wie die jeweiligen Teiler­ gebnisse 26, 28 wieder zusammen zu fügen sind. Dies ist notwendig, da auf­ grund des Zufallseingangs 24 die Aufteilung durch den Aufteiler 18 immer in zufällig unterschiedlicher Weise erfolgt.
Ein Pfeil bzw. eine Zeitachse 34 veranschaulicht den Datenfluss durch die er­ findungsgemäße Vorrichtung über die Zeit. Die Daten gelangen am Datenein­ gang 14 in der Figur links in die Vorrichtung, gelangen über zwei parallele Da­ tenwege 20, 22 zu den Prozessoren 10, 12, werden in den Prozessoren 10, 12 weiterverarbeitet und gelangen über die Wege 26, 28 wieder zusammen und verlassen die Vorrichtung in der Figur rechts über den Datenausgang 16. Diese Daten umfassen beispielsweise an der Seite des Dateneingangs 14 einen kryptographischen Schlüssel oder Operanden, welcher zur Authentikation in den Prozessoren 10, 12 eine kryptographische Operation durchlaufen, wobei eine Authentikation nur dann als erfolgreich bzw. positiv angesehen wird, wenn am Datenausgang 16 ein vorbestimmtes Ergebnis ankommt.
Zur Verschleierung des sich aufgrund der kryptographischen Operation erge­ benden zeitlichen Schwankungen des Stromverbrauchs, welche in der sogen. "Differential Power Analysis" einen Rückschluss auf die kryptographische Ope­ ration bzw. den richtigen kryptographischen Schlüssel erlauben könnte, werden die Prozessoren von der aus Aufteiler 18 und Rekombinierer 30 gebildeten Steuereinheit derart angesteuert, dass die beiden Prozessoren 10, 12 gleich­ zeitig und parallel eine kryptographische Operation ausführen, so dass sich deren Stromverbrauchskurven überlagern und nicht mehr getrennt analysiert werden können. Mit anderen Worten ist ein Trennung des von außen messba­ ren zeitlichen Verlaufes des Gesamtstromes nicht mehr möglich.
Hierbei wird der Schlüssel beispielsweise in zwei Datenteile 20, 22 aufgeteilt, welche jeweils getrennt voneinander in den Prozessoren 10, 12 einer krypto­ graphischen Operation unterzogen und die Einzelergebnisse wieder zusammen geführt werden. Alternativ läuft in beiden Prozessoren 10, 12 exakt dieselbe kryptographische Operation ab, jedoch erhält nur ein Prozessor 10 oder 12, beispielsweise die CPU oder der Co-Prozessor A 10, den richtigen Schlüssel, während der jeweils andere Prozessor, beispielsweise der Co-Prozessor B 12, einen falschen Schlüssel erhält. Über die Verbindung 32 informiert der Aufteiler 18 den Rekombinierer 30, dass dieser das zweite Ergebnis 29 zu verwerfen hat und lediglich das erste Ergebnis 26 aus der CPU oder dem Co-Prozessor A 10 an den Datenausgang 16 übergibt. Ist hierbei der dem Co-Prozessor B 12 zu­ geführte falsche Schlüssel das Komplement des der CPU oder dem Co- Prozessor A 10 zugeführten echten Schlüssel, so ergeben sich bei der Ausfüh­ rung der kryptographischen Operation komplementäre Stromverbrauchswerte in den beiden Prozessoren 10, 12, welche eine "Differential Power Analysis" faktisch unmöglich machen.
Es erfolgt die Aufteilung der kryptographischen Operation auf die beiden Pro­ zessoren 10, 12 derart, dass niemals die typischen Stromverbrauchsverläufe der kryptographischen Operation eines einzelnen Schaltungsteiles 10, 12 ohne parallele Operation des jeweils anderen Schaltungsteils 10, 12, also CPU oder Co-Prozessor A 10 bzw. Co-Prozessor B 12, sichtbar werden.
Die Steuereinheit 18, 30 nimmt die Aufteilung in Teilaufgaben beispielsweise derart vor, dass durch Zufall gesteuert entschieden wird, welcher Schaltungsteil 10, 12 die relevante kryptographische Operation ausführt. Der zu dem Zeitpunkt nicht relevante Schaltungsteil 10, 12 führt parallel dazu eine geeignete krypto­ graphische Operation (Dummyoperation) aus, die sich im Stromverlauf völlig gleichwertig abbildet, aber für die Gesamtberechnung unerheblich ist.
Beispielsweise werden Teile einer DES (Data Encryption Standard) Verschlüs­ selung kontinuierlich oder auch nur teilweise die linke oder rechte Teilver­ schlüsselung auf beide Schaltungsteile 10, 12 in durch Zufall ausgewählten Runden ausgetauscht.
Alternativ werden bei der Berechnung eines Triple-DES (einer mehrstufigen Verschlüsselung) die jeweils relevanten DES-Operationen zufällig zwischen den beiden Schaltungsteilen 10 und 12 verteilt, so dass nie vorhersehbar ist, welcher Schaltungsteile 10 oder 12 gerade die relevante kryptographische Ope­ ration ausführt. Bei der Steuerung beider Schaltungsteile 10, 12 ist zu beach­ ten, dass deren typisches Frequenzspektrum zumindest in Teilen identisch ist, so dass sich Überlagerungen beider Stromverbrauchprofile auch nicht im Fre­ quenzraum mittels einer Fourier-Transformationen separieren lassen.
BEZUGSZEICHENLISTE
10
zentrale Recheneinheit (CPU)
12
Co-Prozessor
14
Dateneingang
16
Datenausgang
18
Aufteiler
20
erster Datenteil
22
zweiter Datenteil
24
Zufallseingang
26
erstes Ergebnis
28
zweites Ergebnis
30
Rekombinierer
32
Verbindung zw. Aufteiler und Rekombinierer
34
Zeitachse

Claims (14)

1. Verfahren zum Betreiben einer Datenverarbeitungseinrichtung, insbe­ sondere einer Chipkarte oder Smart Card, mit einer integrierten Schal­ tung, welche eine Zentralrecheneinheit (CPU) sowie einen oder mehrere Co-Prozessoren aufweist, wobei von der integrierten Schaltung krypto­ graphische Operationen ausgeführt werden, dadurch gekennzeichnet, dass bei Durchführung einer kryptographischen Operation in der integrierten Schaltung jeweils wenigstens zwei Prozessoren, CPU bzw. Co- Prozessoren, gleichzeitig und parallel eine kryptographische Operation ausführen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass nur die kryptographische Operation eines Prozessors, CPU bzw. Co- Prozessoren, eine Nutzoperation und alle anderen kryptographischen Operationen Dummyoperationen sind, deren Ergebnis verworfen wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Auswahl, welcher Prozessor, CPU oder Co-Prozessoren, eine Nut­ zoperation ausführt, zufallsgesteuert wird.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine kryptographische Operation in wenigstens zwei Teiloperationen zerlegt wird und wenigstens zwei Prozessoren diese Teiloperationen parallel zeitgleich ausführen.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass eine kryptographische Operation im Sinne des Stromverbrauchs in zwei zueinander komplementäre Operationen aufgeteilt wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die Auswahl, welcher Prozessor die Operation komplementär oder nicht­ komplementär ausführt zufallsgesteuert wird.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass eine kryptographische Operation in wenigstens zwei Teiloperationen aufgeteilt und die Teiloperationen gleichzeitig und parallel von den Pro­ zessoren, CPU bzw. Co-Prozessoren, ausgeführt werden sowie an­ schließend entsprechende Teilergebnisse zu einem Gesamtergebnis der gesamten kryptographischen Operation zusammengefügt werden.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die Aufteilung der kryptographischen Operation in Teiloperationen zu­ fallsgesteuert wird.
9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass die Teiloperationen Teile einer Verschlüsselung nach DES (Data En­ cryption Standard) sind.
10. Datenverarbeitungseinrichtung, insbesondere Chipkarte oder Smart Card, insbesondere zum Ausführen eines Verfahrens gemäß wenigstens einem der vorhergehenden Ansprüche, mit einer integrierten Schaltung, welche eine Zentralrecheneinheit (CPU) (10) sowie einen oder mehrere Co-Prozessoren (12) aufweist, dadurch gekennzeichnet, dass die integrierte Schaltung eine Steuereinheit (18, 30) aufweist, welche die Prozessoren, CPU (10) bzw. Co-Prozessoren (12), derart ansteuert, dass im Falle einer kryptographischen Operation wenigstens zwei der Prozessoren gleichzeitig und parallel eine kryptographische Operation ausführen.
11. Datenverarbeitungseinrichtung nach Anspruch 10, dadurch gekennzeichnet, dass die Steuereinheit einen Aufteiler (18) aufweist, welcher eine kryptogra­ phische Operation in wenigstens zwei Teiloperationen (20, 22) aufteilt und zur gleichzeitigen Abarbeitung an zwei getrennte Prozessoren der integrierten Schaltung, CPU (10) bzw. Co-Prozessoren (12), zuführt.
12. Datenverarbeitungseinrichtung nach Anspruch 11, dadurch gekennzeichnet, dass die Steuereinheit ferner einen Rekombinierer (30) aufweist, welcher je­ weilige Teilergebnisse (26, 28) aus den von den Prozessoren (10, 12) gleichzeitig ausgeführten Teiloperationen (20, 22) wieder zusammen­ führt.
13. Datenverarbeitungseinrichtung nach Anspruch 12, dadurch gekennzeichnet, dass der Aufteiler (18) derart ausgebildet ist, dass wenigstens eine Teilopera­ tion (20, 22) eine Dummyoperation ist, und dass der Rekombinierer (30) derart ausgebildet ist, dass dieser das jeweilige Ergebnis (26, 28) aus ei­ nem Prozessor (10, 12), welcher eine Dummyoperation ausgeführt hat, verwirft.
14. Datenverarbeitungseinrichtung nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, dass die integrierte Schaltung zusätzlich einen Zufallsgenerator (24) aufweist, welcher derart mit dem Aufteiler (18) verbunden ist, dass dieser zufalls­ gesteuert arbeitet.
DE10000503A 2000-01-08 2000-01-08 Datenverarbeitungseinrichtung und Verfahren zu dessen Betrieb Withdrawn DE10000503A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE10000503A DE10000503A1 (de) 2000-01-08 2000-01-08 Datenverarbeitungseinrichtung und Verfahren zu dessen Betrieb
EP00204705A EP1115094A3 (de) 2000-01-08 2000-12-22 Datenverarbeitungseinrichtung und Verfahren zu dessen Betrieb
US09/749,142 US7500112B1 (en) 2000-01-08 2000-12-27 Cryptographic device and methods for defeating physical analysis
CNB011012455A CN1248155C (zh) 2000-01-08 2001-01-04 数据处理设备以及操作所述设备的方法
JP2001000583A JP2001230771A (ja) 2000-01-08 2001-01-05 データ処理装置およびその操作方法
KR1020010000485A KR100743804B1 (ko) 2000-01-08 2001-01-05 데이터 처리 장치 및 그 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10000503A DE10000503A1 (de) 2000-01-08 2000-01-08 Datenverarbeitungseinrichtung und Verfahren zu dessen Betrieb

Publications (1)

Publication Number Publication Date
DE10000503A1 true DE10000503A1 (de) 2001-07-12

Family

ID=7626969

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10000503A Withdrawn DE10000503A1 (de) 2000-01-08 2000-01-08 Datenverarbeitungseinrichtung und Verfahren zu dessen Betrieb

Country Status (6)

Country Link
US (1) US7500112B1 (de)
EP (1) EP1115094A3 (de)
JP (1) JP2001230771A (de)
KR (1) KR100743804B1 (de)
CN (1) CN1248155C (de)
DE (1) DE10000503A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10129241A1 (de) * 2001-06-18 2003-01-02 Infineon Technologies Ag Multifunktionaler Rechner
DE10202726B4 (de) * 2002-01-24 2004-05-06 Infineon Technologies Ag Integrierte Schaltung und Verfahren zum Betrieb der integrierten Schaltung

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6419159B1 (en) * 1999-06-14 2002-07-16 Microsoft Corporation Integrated circuit device with power analysis protection circuitry
JP4651212B2 (ja) 2001-03-22 2011-03-16 大日本印刷株式会社 携帯可能情報記憶媒体およびその認証方法
DE10136335B4 (de) 2001-07-26 2007-03-22 Infineon Technologies Ag Prozessor mit mehreren Rechenwerken
KR100456599B1 (ko) * 2002-11-12 2004-11-09 삼성전자주식회사 병렬 디이에스 구조를 갖는 암호 장치
DE10304900A1 (de) * 2003-02-06 2004-09-09 Infineon Technologies Ag Schaltung mit Schutz vor manipulativen Angriffen und Verfahren
ATE441159T1 (de) * 2003-04-22 2009-09-15 Nxp Bv Elektronische schaltung für kryptographische anwendungen
JP2005056413A (ja) * 2003-08-01 2005-03-03 Stmicroelectronics Sa 複数の同じ計算の保護
KR100574945B1 (ko) * 2003-08-08 2006-04-28 삼성전자주식회사 겹침 연산 방식과 변동 클럭 방식을 이용한 암호화 방법
WO2005027403A1 (ja) * 2003-09-11 2005-03-24 Renesas Technology Corp. 情報処理装置
JP4072503B2 (ja) * 2004-02-04 2008-04-09 シャープ株式会社 補助演算用コプロセッサ内蔵型ｉｃカード及びその制御方法
CN101099327B (zh) * 2004-11-11 2011-08-24 塞尔蒂卡姆公司 用于通用密钥导出函数支持的安全接口
JP2008524901A (ja) * 2004-12-20 2008-07-10 エヌエックスピー ビー ヴィ データ処理装置及びその動作方法
US20060265583A1 (en) * 2005-05-20 2006-11-23 Tamar Eilam Method, system, and product for identifying provisioning operations via planning methods
DE602005010428D1 (de) * 2005-08-04 2008-11-27 Dibcom Verfahren, Vorrichtung und Computerprogramm zur Datenentschlüsselung
US20070288740A1 (en) * 2006-06-09 2007-12-13 Dale Jason N System and method for secure boot across a plurality of processors
US20070288738A1 (en) * 2006-06-09 2007-12-13 Dale Jason N System and method for selecting a random processor to boot on a multiprocessor system
US7774616B2 (en) * 2006-06-09 2010-08-10 International Business Machines Corporation Masking a boot sequence by providing a dummy processor
US7594104B2 (en) * 2006-06-09 2009-09-22 International Business Machines Corporation System and method for masking a hardware boot sequence
US20070288761A1 (en) * 2006-06-09 2007-12-13 Dale Jason N System and method for booting a multiprocessor device based on selection of encryption keys to be provided to processors
DE102006062649B4 (de) * 2006-12-22 2010-10-07 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Verschlüsselungseinheit
US8781111B2 (en) * 2007-07-05 2014-07-15 Broadcom Corporation System and methods for side-channel attack prevention
US8165286B2 (en) * 2008-04-02 2012-04-24 Apple Inc. Combination white box/black box cryptographic processes and apparatus
JP5146156B2 (ja) * 2008-06-30 2013-02-20 富士通株式会社 演算処理装置
JP5206866B2 (ja) 2009-03-30 2013-06-12 富士通株式会社 光伝送システム及び光伝送方法
KR101047103B1 (ko) 2009-10-06 2011-07-07 고려대학교 산학협력단 고속 차분 전력 분석 방법 및 그 기록 매체
US8583944B1 (en) * 2010-08-04 2013-11-12 Xilinx, Inc. Method and integrated circuit for secure encryption and decryption
US8413906B2 (en) 2011-05-22 2013-04-09 King Saud University Countermeasures to secure smart cards
US9773111B2 (en) * 2012-08-14 2017-09-26 Empire Technology Development Llc Software-based side-channel attack prevention
DE102012018924A1 (de) * 2012-09-25 2014-03-27 Giesecke & Devrient Gmbh Seitenkanalgeschützte Maskierung
DE102012219205A1 (de) * 2012-10-22 2014-05-08 Robert Bosch Gmbh Vorrichtung und Verfahren zur Ausführung eines kryptographischen Verfahrens
US9378063B2 (en) * 2013-10-15 2016-06-28 Qualcomm Incorporated Mobile coprocessor system and methods
TWI712915B (zh) 2014-06-12 2020-12-11 美商密碼研究公司 執行一密碼編譯操作之方法，以及電腦可讀非暫時性儲存媒體
US9871651B2 (en) * 2014-06-16 2018-01-16 Cisco Technology, Inc. Differential power analysis countermeasures
JP6365076B2 (ja) * 2014-07-31 2018-08-01 大日本印刷株式会社 データ変換装置
US9735953B2 (en) * 2015-03-06 2017-08-15 Qualcomm Incorporated Side channel analysis resistant architecture
US10615959B2 (en) 2015-07-22 2020-04-07 Megachips Corporation Memory device, host device, and memory system
CN205563549U (zh) * 2015-11-12 2016-09-07 意法半导体(鲁塞)公司 电路和安全系统
CN106919860B (zh) * 2015-12-25 2020-06-23 上海华虹集成电路有限责任公司 用于实现物理不可克隆函数的电路以及相应的运行方法
US10536441B2 (en) * 2016-08-23 2020-01-14 Texas Instruments Incorporated Thread ownership of keys for hardware-accelerated cryptography
FR3060809A1 (fr) * 2016-12-20 2018-06-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Methode de chiffrement par calcul massivement parallele
EP3419005A1 (de) * 2017-06-22 2018-12-26 Gemalto Sa Datenverarbeitungsvorrichtung zur verarbeitung erweiterter daten
US11863304B2 (en) * 2017-10-31 2024-01-02 Unm Rainforest Innovations System and methods directed to side-channel power resistance for encryption algorithms using dynamic partial reconfiguration
KR102628010B1 (ko) * 2018-10-05 2024-01-22 삼성전자주식회사 가상 암호화 연산을 수행하는 암호화 회로

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2600183B1 (fr) 1986-06-13 1990-10-12 Eurotechnique Sa Circuit integre pour la memorisation et le traitement d'informations de maniere confidentielle comportant un dispositif anti-fraude
DE3705736A1 (de) * 1987-02-23 1988-09-01 Nixdorf Computer Ag Verfahren zum sichern von programmen und zur integritaetskontrolle gesicherter programme
US5590199A (en) * 1993-10-12 1996-12-31 The Mitre Corporation Electronic information network user authentication and authorization system
US5930363A (en) * 1995-03-17 1999-07-27 Transmo Limited Card charging systems
FR2745924B1 (fr) * 1996-03-07 1998-12-11 Bull Cp8 Circuit integre perfectionne et procede d'utilisation d'un tel circuit integre
JPH1173375A (ja) * 1997-08-29 1999-03-16 Dainippon Printing Co Ltd Ｉｃカード
JPH11110504A (ja) * 1997-09-30 1999-04-23 Toppan Printing Co Ltd Ｉｃカード
FR2776410B1 (fr) * 1998-03-20 2002-11-15 Gemplus Card Int Dispositifs pour masquer les operations effectuees dans une carte a microprocesseur
EP1084543B1 (de) * 1998-06-03 2008-01-23 Cryptography Research Inc. Verwendung von unvorhersagbarer Information zur Leckminimierung von chipkarten und anderen Kryptosystemen
DE19837808A1 (de) * 1998-08-20 2000-02-24 Orga Kartensysteme Gmbh Verfahren zur Ausführung eines Verschlüsselungsprogramms zur Verschlüsselung von Daten in einem mikroprozessorgestützten, tragbaren Datenträger
UA65633C2 (uk) * 1998-09-22 2004-04-15 Інфінеон Текнолоджіс Аг Спосіб аутентифікації щонайменше одного абонента при обміні даними
US6490353B1 (en) * 1998-11-23 2002-12-03 Tan Daniel Tiong Hok Data encrypting and decrypting apparatus and method
JP2000165375A (ja) * 1998-11-30 2000-06-16 Hitachi Ltd 情報処理装置、ｉｃカード
FR2787900B1 (fr) * 1998-12-28 2001-02-09 Bull Cp8 Circuit integre intelligent
FR2789535B1 (fr) * 1999-02-04 2001-09-28 Bull Cp8 Procede de securisation d'un ensemble electronique de cryptographie a cle secrete contre les attaques par analyse physique
US6804782B1 (en) * 1999-06-11 2004-10-12 General Instrument Corporation Countermeasure to power attack and timing attack on cryptographic operations
US6419159B1 (en) * 1999-06-14 2002-07-16 Microsoft Corporation Integrated circuit device with power analysis protection circuitry

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10129241A1 (de) * 2001-06-18 2003-01-02 Infineon Technologies Ag Multifunktionaler Rechner
DE10129241B4 (de) * 2001-06-18 2008-04-30 Infineon Technologies Ag Multifunktionaler Rechner
DE10202726B4 (de) * 2002-01-24 2004-05-06 Infineon Technologies Ag Integrierte Schaltung und Verfahren zum Betrieb der integrierten Schaltung
US6873558B2 (en) 2002-01-24 2005-03-29 Infineon Technologies Ag Integrated circuit and method for operating the integrated circuit

Also Published As

Publication number Publication date
JP2001230771A (ja) 2001-08-24
EP1115094A3 (de) 2004-03-03
KR20010070409A (ko) 2001-07-25
EP1115094A2 (de) 2001-07-11
US7500112B1 (en) 2009-03-03
CN1304116A (zh) 2001-07-18
CN1248155C (zh) 2006-03-29
KR100743804B1 (ko) 2007-07-30

Similar Documents

Publication Publication Date Title
DE10000503A1 (de) Datenverarbeitungseinrichtung und Verfahren zu dessen Betrieb
DE3783171T2 (de) Verfahren zum wechseln eines grundschluessels und zum beglaubigen eines aus einem vorherbestimmten grundschluessel hergestellten schluessels und system zu seiner verwirklichung.
EP1410151A1 (de) Prozessor mit mehreren rechenwerken
WO2002048845A2 (de) Kryptographieprozessor
DE602004006628T2 (de) Verfahren zur gesicherten ausführung eines rsa kryptographischen algorithmus, sowie diesbezüglicher baustein.
DE19626972A1 (de) Verfahren und Vorrichtung zur vorläufigen Freigabe für die Anwendung eines von einer elektronischen Kassette geschützten Programms
EP1272984A1 (de) Tragbarer datenträger mit zugriffsschutz durch nachrichtenverfremdung
DE102005057104A1 (de) Smartcard und Steuerverfahren hierfür
EP1080400B1 (de) Verfahren und vorrichtung zum verarbeiten von daten
WO2003069462A2 (de) Vorrichtung und verfahren zum berechnen eines ergebnisses aus einer division
EP2675103A2 (de) Gegen Ausspähen geschützte kryptographische Berechnung
DE10103222B4 (de) Halbleiter-Speichereinrichtung und Programm-Unterscheidungssystem
DE602005003258T2 (de) Kontrolle der Ausführung eines Algorithmuses durch eine integrierte Schaltung
DE19828936A1 (de) Verfahren und Vorrichtung zum Verarbeiten von Daten
EP1046142B1 (de) Datenverarbeitungseinrichtung und verfahren zu dessen betrieb zum verhindern einer differentiellen stromverbrauchanalyse
EP3804209B1 (de) Verfahren mit safe-error-abwehrmassnahme
EP1615098A2 (de) Ausspähungsgeschütztes Berechnen eines maskierten Ergebniswertes
EP1506473B1 (de) Ausspähungsgeschützte modulare inversion
WO2000019367A1 (de) Datenverarbeitungseinrichtung und verfahren zu dessen betrieb zum verhindern einer differentiellen stromverbrauchanalyse
DE102015209120A1 (de) Recheneinrichtung und Betriebsverfahren hierfür
DE60026531T2 (de) Verfahren zur erzeugung einer antwort zur verwendung in einem authentifizierungsverfahren
DE10129241B4 (de) Multifunktionaler Rechner
DE10254657A1 (de) Mikrocontroller und zugeordnetes Verfahren zum Abarbeiten der Programmierung des Mikrocontrollers
DE19921633A1 (de) Verfahren zur Implementierung kryptographischer Algorithmen
DE19748265B4 (de) Verfahren zur Sicherung eines Authentifizierungsverfahrens

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee