DD301420A7

DD301420A7 - Circuit arrangement for the digital evaluation of frequency spectra for triggering switching functions

Info

Publication number: DD301420A7
Application number: DD26008184A
Authority: DD
Inventors: Helge Hanfeld
Original assignee: Mfnv
Priority date: 1984-02-14
Filing date: 1984-02-14
Publication date: 1992-12-24

Abstract

Ziel der Erfindung ist das Erkennen von Sprache am Niederfrequenzausgang eines Funkempfängers mit für den Anwender ausreichender Genauigkeit, um eine automatische Aufzeichnung des Sprechfunkbetriebes auf einem Tonbandgerät zu gewährleisten. Als Einschaltbedingungen werden mehrere Charakteristika der Sprache genutzt. Die Realisierung erfolgt mit elektronischen Bauelementen. Zwei Filter selektieren schmalbandig die gewünschten Frequenzen aus dem Niederfrequenzspektrum eines Empfängerausganges. Je ein Schwellwertschalter mit fester Ansprechschwelle wandelt in digitale Signale, welche von je einem J-K-Flipflop zwischengespeichert werden. Ein gemeinsames Taktsignal ermöglicht, daß an den Ausgängen der Flipflops phasengleiche, mit logischen Schaltungen auswertbare Signale zur Verfügung stehen. Eine Antivalenzschaltung realisiert eine Gleichtaktunterdrückung, welche Störeinflüsse, die beide Filter passieren, nicht zur Auswertung gelangen läßt. Ein flankengetriggertes Flipflop registriert nur Veränderungen in den Amplitudenverhältnissen der Eingangsgrößen. Die Anzahl der Veränderungen in einer festgelegten Zeiteinheit bringt eine Aktivitätsmeldung beim Überschreiten einer Mindestmenge hervor. Die Aktivitätsmeldung steuert ein 2-Bit-Schieberegister, welches die gewünschte Zeitverzögerung der Schaltfunktion realisiert, im Betriebsmodus 'rechts schieben'. Aller 6,14 Sekunden wird das Schieberegister im Betriebsmodus 'links schieben' angesteuert und in Etappen in die Ausgangslage gesetzt, wenn zwischenzeitlich keine weitere Aktivität erkannt wurde.The aim of the invention is the recognition of speech at the low frequency output of a radio receiver with enough accuracy for the user to ensure an automatic recording of the radio operation on a tape recorder. As switch-on conditions several characteristics of the language are used. The realization takes place with electronic components. Two filters narrowband select the desired frequencies from the low frequency spectrum of a receiver output. Each threshold switch with fixed threshold converts into digital signals, which are latched by a respective J-K flip-flop. A common clock signal allows the outputs of the flip-flops to have in-phase signals that can be evaluated by logic circuits. An antivalence circuit realizes a common-mode rejection, which does not allow interferences that pass through both filters to be evaluated. An edge-triggered flip-flop registers only changes in the amplitude ratios of the input variables. The number of changes in a specified time unit produces an activity message when a minimum quantity is exceeded. The activity message controls a 2-bit shift register, which realizes the desired time delay of the switching function, in operating mode 'push right'. Every 6,14 seconds, the shift register is activated in operating mode 'shift left' and set to the starting position in stages if no further activity has been detected in the meantime.

Description

Dieses Verfahren ist für eine einfache Entscheidungsfindung darüber, ob Sprache vorhanden ist oder niciit, zu aufwendig, es ist für eine genauere Identifizierung von Sprache vorgesehen. Das gespeicherte Sprachmuster muß sehr vielfältig sein, was den Aufwand und die Störanfälligkeit voraussichtlich stark erhöht.This method is too complicated for easy decision making about whether speech is present or not, it is intended for a more accurate identification of speech. The stored speech pattern must be very diverse, which is expected to greatly increase the effort and susceptibility.

Die DE OS 3205558 A1 beschreibt ein „Verfahren zur automatischen Überwachung von Sprechverkehren". Das dargelegte Verfahren ist für die Ausführung von Schaltfunktionen in Abhängigkeit davon, ob Sprache vorhanden ist oder nicht, optimiert.DE OS 3205558 A1 describes a "method for the automatic monitoring of speech traffic." The presented method is optimized for the execution of switching functions depending on whether speech is present or not.

Die beschriebene Erfindung geht bei der Realisierung der Schaltfunktion ebenfalls von der Erkenntnis aus, daß die Frequenzbestandteile der Sprache, besonders im energiereichen tiefen Frequenzbereich, in ihrer Zusammensetzung und Intensität einer hohen Dynamik unterliegen. Erfindungsgemäß werden mehrere schmalbandige Filter für die Selektion einzelner Sprachfrequenzen eingesetzt.The described invention is also based on the realization of the switching function of the knowledge that the frequency components of the language, especially in the high-energy low frequency range, in their composition and intensity of high dynamics subject. According to the invention, a plurality of narrow-band filters are used for the selection of individual speech frequencies.

Im Gegensatz zur noch zu beschreibenden Erfindung „Digitale Bewertung von Frequenzspektren zur Auslösung von Schaltfunktionen" wird ein wesentlich anderer Weg zur Auswertung beschritten.In contrast to the still to be described invention "Digital evaluation of frequency spectrums for triggering switching functions" a significantly different way to evaluate is taken.

Unmittelbar an den Filterausgängen wird eine Gleichrichtung und Glättung der selektierten Signale vorgenommen. Der Übergang zu pulsierender Gleichspannung läßt wichtige Bewertungskriterien, die eine einfachere Lösung der Aufgabe gestatten würden, verlorengehen. Dadurch können die aussagekräftigen Beziehungen der Frequenzen zueinander nicht zur Entscheidungsfindung herangezogen werden. Es ergeben sich folgende zu erwartende Nachteile:Immediately at the filter outputs a rectification and smoothing of the selected signals is made. The transition to pulsating DC voltage leaves important evaluation criteria, which would allow a simpler solution of the task, to be lost. As a result, the meaningful relationships of the frequencies to each other can not be used for decision-making. There are the following expected disadvantages:

a) Störsignale können nur dann von der Auslösung der Schaltfunktion ausgeschlossen werden, wenn sie außerhalb der Durchlaßbereiche aller Filter liegen. Daraus ergibt sich ein hoher technischer Aufwand bei der Realisierung der NF-Filter in bezug auf ihre Bandbreite und Flankensteilheit. Die Funktionssicherheit der Schaltungsanordnung gegenüber Störungen wird nicht nur von der Qualität der Filter bezüglich ihrer Selektivität, sondern auch von ihrer Anzahl bestimmt.a) Interference can only be excluded from the triggering of the switching function if they are outside the passband of all filters. This results in a high technical complexity in the implementation of the LF filter with respect to their bandwidth and edge steepness. The reliability of the circuit arrangement against interference is determined not only by the quality of the filter in terms of their selectivity, but also by their number.

b) Gegen breitbandige Störquellen mit wechselnder Intensität, welche die Zeitkonstante der Glättung (weniger als 20ms) überschreitet, bietet die Schaltung keinen Schutz vor einer Falschmeldung.b) Against broadband interference sources with varying intensity, which exceeds the time constant of the smoothing (less than 20ms), the circuit provides no protection against a false message.

Die Überbrückung von Sprachpausen mit einem monostabilen Multivibrator vermeidet nicht sicher ein häufiges An- und Ausschalten des Tonbandgerätes, da innerhalb der Zeitverzögerung der Prüfzyklus unterbrochen ist und anschließend erst wieder Sprache erkannt werden muß. Die erreichbaren Nachlaufzeiten der Aufzeichnungsgeräte sind somit nicht genau festgelegt und entsprechen nicht den Besonderheiten des Betriebsdienstes in Funkbeziehungen.The bridging of speech pauses with a monostable multivibrator does not reliably avoid frequent switching on and off of the tape recorder, since within the time delay, the test cycle is interrupted and then again speech must be recognized. The attainable follow-up times of the recording devices are thus not precisely defined and do not correspond to the peculiarities of the operating service in radio relations.

Object of the invention

Bei der Anwendung der Erfindung zur Überwachung von Sprechfunkbeziehungen werden mit ausreichender Genauigkeit am Niederfrequenzausgang eines beliebigen Empfängers Sprache erkannt und in Abhängigkeit davon Schallfunktionen ausgelöst. Es wird gewährleistet, daß die große Rate von unberechtigten Einschaltvorgängen, wie sie bei der bisher angewendeten Technik unter den spezifischen Bedingungen des Kurzwellenempfanges üblich war, auf eine zu vernachlässigende Fehlerquote sinkt. Die wesentlich verbesserte Zuverlässigkeit ermöglicht die Schaffung automatisierter Arbeitsplätze mit Beobachtungsaufgaben des Funkverkehrs im Kurzwellenbereich mit dem Ziel, Arbeitskräfte für andere Aufgaben freizusetzen und dem steigenden personellen Aufwand für die Sicherstellung des Diensthabenden Systems der Funkdienste entgegenzuwirken.In the application of the invention for monitoring radio communications are recognized with sufficient accuracy at the low frequency output of any receiver language and triggered depending on this sound functions. It is ensured that the large rate of unauthorized power-up, as was usual in the hitherto used technology under the specific conditions of short-wave reception, falls to a negligible error rate. The significantly improved reliability enables the creation of automated work stations with shortwave radio spectrum monitoring tasks with the aim of freeing up workers for other tasks and of counteracting the increasing human resources required to secure the on-duty radio services system.

Explanation of the essence of the invention

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zur digitalen Bewertung von Frequenzspektren zur Auslösung von Schaltfunktionen zu entwickeln, die unter Analyse von mehreren verschiedenen Charakteristika am NF-Ausgang eines Funkempfängers Sprachsignale erkennt, wobei die Anzahl der Falschmeldungen durch eine eindeutige Trennung von unerwünscht mitempfangenen Störsignalen anderer Sender und von breitbandigen atmosphärischen und örtlichen Störungen wesentlich reduziert wird und häufiges An- und Abschalten durch Überbrückung der betriebsbedingten Unterbrechungen vermieden wird.The invention has for its object to develop a circuit arrangement for the digital evaluation of frequency spectrums for triggering switching functions, which recognizes speech analysis of several different characteristics at the LF output of a radio receiver, the number of false alarms by a clear separation of unwanted mitgefangenen interference signals other broadcasters and broadband atmospheric and local disturbances is significantly reduced and frequent switching on and off by bridging the operational interruptions is avoided.

Das wird erfindungsgemäß dadurch gelöst, daß die Ausgang zweier frequenzselektiver Kanäle nach je einer Schwellwertschaltung, welche eine Analog-Digital-Wandlung vornimmt, an die K-I:ingänge zweier J-K-Flipflops geführt werden, deren J-Eingänge ständig Η-Pegel führen, deren Takteingänge gemeinsam mit einem 2,4-ms-Takt versorgt werden und über deren R-Eingänge gleichzeitig alle 38,4 ms für 2,4 ms ein Rücksetzen erfolgt.This is inventively achieved in that the output of two frequency-selective channels after each threshold circuit, which performs an analog-to-digital conversion, to the KI: ingang two JK flip-flops are performed whose J inputs constantly Η-level, their clock inputs are supplied together with a 2.4 ms cycle and whose R inputs simultaneously reset every 38.4 ms for 2.4 ms.

Erfindungsgemäß sind die Q-Ausgänge der J-K-Flipflops mit jeweils einem Eingang zweier NAND-Gatter verbunden, deren jeweiliger zweiter Eingang gemeinsam an den Ausgang einer Antivale'zschaltung angeschlossen ist, deren Eingänge mit je einem Q-Ausgang der J-K-Flipflops verbunden sind. Erfindungsgemäß «ehalten der Ausgang eines der NAND-Gatter den Seu-Eiroang und der Ausgang des anderen NAN D-Gatters den Rücksetz-Eingang eines flankengetriggerten Flipflops, dessen einer Ausgang mit dem Takteingang (Zählen vorwärts) eines 10:1-Teilers verbunden ist. Der R-Eingang dieses Zählers wird mit einem Takt, welcner eine Periodendauer von 614 ms bei einem Tastverhältnis von 1:1 aufweist, versorgt.According to the Q-outputs of the J-K flip-flops are each connected to an input of two NAND gates whose respective second input is connected in common to the output of a Antivale'zschaltung whose inputs are each connected to a Q output of the J-K flip-flops. According to the invention, the output of one of the NAND gates holds the Seu Eiroang and the output of the other NAN D gate the reset input of an edge-triggered flip-flop, whose one output is connected to the clock input (counting forward) of a 10: 1 divider. The R input of this counter is supplied with a clock having a period of 614 ms with a duty ratio of 1: 1.

Der Ausgang Übertrag-vorwärts dieses Zählers steuert erfindungsgemäß eine Verzögerungsschaltung und ist mit den beiden Takteingängen eines aus zwei D-Flipflops bestehenden Schieberregisters verbunden. Der Dateneingang eines ersten O-Flipflops liegt ständig an Massepotential, während sein Ausgang Q mit dem Dateneingang eines zweiten D-Flipflops verbunden ist, dessen Ausgang Q jedoch über ein Zeitverzögerungsglied mit einem Eingang einos NAND-Gatters verbunden ist, dessen Ausgang an den S-Eingang des ersten D-Flipflops geschaltet ist.The output carry-forward of this counter controls according to the invention a delay circuit and is connected to the two clock inputs of a two-D flip-flops slide register. The data input of a first O-flip-flop is constantly at ground potential, while its output Q is connected to the data input of a second D-flip-flop, whose output Q is connected via a time delay element to an input of a NAND gate whose output is connected to the S-channel. Input of the first D flip-flop is connected.

Der zweite Eingang dieses NAND-'Jatters ist mit dem Ausgang eines weiteren NAND-Gatters verbunden, dessen Eingang erfindungsgemäß mit dem S-Eingang des zweiten D-Flipflops und über einen Kondensator, welcher eine Impulsverkürzung realisiert, mit dem Ausgang (Übertrag-vorwärts) eines 10:1-Teilers verbunden ist. Über seinen R-Eingang ist dieser Teiler ständig auf Zählen programmiert. Am Takteingang (Zählen vorwärts) ist der Ausgang eines NAND-Gatters angeschlossen, dessen einer Eingang ständig einen Takt mit 614 ms Periodenzeit erhält und dessen anderer Eingang mit dem negierten Ausgang des ersten D-Flipflops verbunden ist. Dieser Ausgang steuert über eine Schaltstufe die gewünschten Schaltfunktionen.The second input of this NAND 'Jatters is connected to the output of another NAND gate whose input according to the invention with the S input of the second D flip-flop and a capacitor, which realizes a pulse shortening, with the output (carry forward) a 10: 1 divider is connected. Through its R input, this divider is constantly programmed to count. At the clock input (count forward), the output of a NAND gate is connected, one input of which constantly receives a clock with 614 ms period time and whose other input is connected to the negated output of the first D flip-flop. This output controls the desired switching functions via a switching stage.

Dia mit der Zeichnung 1 vorgestellte elektronische Schaltungsanordnung stellt eine Bearbeitungseinheit mit zwei Auswertezweigen dar.Dia presented with the drawing 1 electronic circuitry represents a processing unit with two evaluation branches.

Jeder Zweig besteht aus einem schmalbandigen Filter, einem Schwellwertschalter, einem J-K-Flipflop und der Auswertelogik. Am Eingang A liegt das Niederfrequenzspektrum eines beliebigen Empfängerausganges mit einer Impedanz von 6000hm an (vergl. Fig.1). Die Filter haben die Aufgabe, die Frequenzen 450Hz und 720Hz zu selektieren. Sie sind als vierstufige R-C-Filter, 2.Ordnung mit Operationsverstärkern vom Typ B082 ausgeführt. Die Nachbarfrequenzunterdrückung beträgt 3OdB bei 50Hz Bandbreite. Der Eingangspegel und die Verstärkung der Filteranordnung sind so dimensioniert, daß keine Begrenzerwirkung eintritt und die Dynamik der Sprache erhalten bleibt (vergl. Fig. 2 und 3). Die in modernen Kurzwellenempfängern übliche automatische Verstärkungsregelung garantiert, daß die NF-Pegel konstant sind und im für die Schaltungsanordnung verträglichen Bereich um OdB liegen.Each branch consists of a narrowband filter, a threshold switch, a J-K flip-flop and the evaluation logic. At input A is the low frequency spectrum of any receiver output with an impedance of 6000hm (see Fig.1). The filters have the task to select the frequencies 450Hz and 720Hz. They are designed as four-stage second-order R-C filters with type B082 operational amplifiers. Neighbor frequency rejection is 3OdB at 50Hz bandwidth. The input level and the gain of the filter arrangement are dimensioned so that no limiter effect occurs and the dynamics of the speech are maintained (see Figures 2 and 3). The usual in modern shortwave receivers automatic gain control guarantees that the low-frequency levels are constant and are in the compatible range for the circuit by OdB.

Die Anordnung, Widerstand R1, Transistor T1 und NAND-Gatter G1 bzw. R2, T2 und G 2 sind Schwellwertschalter. Übersteigt die Ausgangsspannung an einem der Filter diesen Wert, schaltet der jeweilige Gatterausgang von L- auf Η-Pegel. Bei Unterschreitung kehrt das Potential von H nach L zurück (vergl. Fig.4 und 5). Die Dauer der Schwellwertüberschreitung, die von der Amplitude und der Periodenzeit der ausgefilterten Frequenz abhängig ist, bestimmt die Impulsbreite am Gatterausgang G1 bzw. G 2. Diese digitalisierten Informationen enthalten die Aussagen: Frequenz vorhanden und Amplitude überschreitet den Schwellwert. Die Auswertung mit logischen Schaltfunktionen ist aber wegen der unterschiedlichen Impulsbreiten und Phasenlagen noch nicht möglich.The arrangement, resistor R1, transistor T1 and NAND gates G1 and R2, T2 and G 2 are threshold value switches. If the output voltage at one of the filters exceeds this value, the respective gate output switches from L to Η level. When falling below the potential returns from H to L (see Fig.4 and 5). The duration of the threshold violation, which depends on the amplitude and the period of the filtered frequency determines the pulse width at the gate output G1 or G 2. This digitized information contains the statements: frequency present and amplitude exceeds the threshold. However, the evaluation with logical switching functions is not yet possible because of the different pulse widths and phase positions.

Die Umsetzung in vergleichbare Größen geschieht mit Hilfe der folgenden J-K-Flipflops IS1 und IS2 (D 172). Beide Takteingänge werden am gemeinsamen Punkt B' mit einem Takt von 2,4 ms Poriodenzeit im Tastverhältnis 1:1 versorgt (vergl. Fig.6). In Versuchen wurde die zweckmäßigste Frequenz des Taktes kleiner oder gleich der tiefsten, zu untersuchenden Frequenz ermittelt. Zur Gewährleistung gleicher Ausgangszustände und zur Synchronisation im Betrieb wird mit dem 16:1 geteilten Takt am gemeinsamen Punkt C der Rücksetzeingänge alle 38,4 ms für 2,4 ms mit L-Pegel die Ausgangslage der Flipflops mit Q gleich H herbeigeführt.The conversion into comparable quantities takes place with the aid of the following J-K flip-flops IS1 and IS2 (D 172). Both clock inputs are supplied at the common point B 'with a cycle of 2.4 ms period time in the duty cycle 1: 1 (see Fig.6). In experiments, the most appropriate frequency of the clock was determined to be less than or equal to the lowest frequency to be examined. To ensure the same output states and for synchronization during operation, the 16: 1 split clock at the common point C of the reset inputs every 38.4 ms for 2.4 ms with L level, the output position of the flip-flops with Q equal to H causes.

Im Ruhezustand liegt an den K-Eingängen der IS 1 und IS 2 L-Potential. Die J-Eingänge sind nicht beschaltet und führen dam it Η-Pegel. Entsprechend der Funktion dieser Schaltkreise liegt nach dem Einschalten der Stromversorgung an den Ausgängen Q-, L- oder Η-Potential. Der erste, am Punkt C eintreffende Impuls stellt die gewünschte Ausgangslage (H an Q) beider Flipflops her. Das Taktsignal erreicht im gegebenen Fall keine Veränderungen an Q. In der Zeit, in der das Taktsignal Η-Pegel führt, ist an den Eingängen J und K eine Informationsaufnahme in den Master-Teil des Flipflops möglich. J bleibt weiterhin unverändert. An den K-Eingängen wird jedoch beim Überschreiten der Ansprechschwellen durch die ausgefilterten Frequenzen ein Potentialwechsel von L nach H durchgeführt. Führen die Eingänge J und K auch nur für eine sehr kurze Zeit, in der das Taktsignal H ist, gleiches Potential, erfolgt, entsprechend der logischen Funktion, eine taktsignalgesteuerte Ausgabe der aufgenommenen Information. An den Ausgängen Q steht damit ein vom Vorhandensein einer Eingangsinformation an K abhängiges, Impulslängen- und phasengleiches, mit logischen Funktionen auswertbares Signal zur Verfügung (vergl. Fig.7 und 8).At rest, the IS 1 and IS 2 L potentials are present at the K inputs. The J inputs are not connected and therefore provide Η level. According to the function of these circuits is after switching on the power supply to the outputs Q, L or Η potential. The first pulse arriving at point C produces the desired starting position (H on Q) of both flip-flops. In the given case, the clock signal does not reach any changes to Q. In the time in which the clock signal Η level leads, at the inputs J and K, an information recording in the master part of the flip-flop is possible. J remains unchanged. At the K inputs, however, a potential change from L to H is carried out when the response thresholds are exceeded by the filtered-out frequencies. If the inputs J and K lead to the same potential even for a very short time in which the clock signal H is the same, an isochronous output of the recorded information takes place, corresponding to the logical function. At the outputs Q there is thus a signal dependent on the presence of an input information on K, pulse length and in phase, which can be evaluated with logic functions (compare FIGS. 7 and 8).

Zur Auswertung der Signale wird eine Antivalenzschaltung, bestehend aus den NAND-Gattern G 3, G4, G 5 und G 7, benutzt. Seine logische Schaltfunktion realisiert eine Gleichtaktunterdrückung mit der Aufgabe, Störgeräusche, die beide Filter passieren, und gleichzeitiges Vorhandensein der ausgefilterten Frequenzen von der weiteren Auswertung auszuschließen. Bei der Umwandlung der analogen Eingangsgrößen beider Kanäle in phasen- und frequenzgleiche Signale können, auf Grund der Steuerung mit einem gemeinsamen Takt, auch unerwünschte Gleichheiten oder Ungleichheiten beider Kanäle über eine Periodendauer des Grundtaktes auftreten. Diese werden jedoch von dem noch zu beschreibenden Ereigniszähler kompensiert. Beim Gleichtakt der Ausgänge Q der IS1 und 2 sperrt Gatter G 7 mit ständigem L-Pegel die Gatter G8 und G9. Der 2. Eingang dieser Gatter hat keinen Einfluß auf den Schaltzustand mehr. Liegt kein Gleichtakt mehr vor, führt der Ausgang von G7 Η-Potential, und die Gatter G8 und G9 weisen an ihren Ausgängen den negierten Schaltzustand der IS1 und 2 auf. Das anschließende flankengetriggerte Flipflop besteht aus den Elementen: Kondensator C1 und C2, Widerstand R3 und R4 sowk ^n NAND-Gattern G10 und G11. Seine Aufgabe besteht darin, nur Veränderungen in den Auswertezweigen zu registrieren. Am Ausgang D (vergl. Fig.9) ist ein digitales Signal vorhanden, welches die für Sprache typischen, wechselhaften Frequenz- und Amplitudenverhältnisse widerspiegelt.For evaluation of the signals, an exclusive circuit consisting of the NAND gates G 3, G 4, G 5 and G 7 is used. Its logical switching function realizes a common-mode rejection with the task of eliminating noise that pass through both filters, and simultaneous presence of the filtered frequencies of the further evaluation. When converting the analog input variables of both channels into phase and frequency signals, undesirable equalities or inequalities of both channels over a period of the basic clock can occur due to the control with a common clock. However, these are compensated by the event counter to be described. In common mode of the outputs Q of IS1 and 2, gate G 7 of constant low level turns off gates G8 and G9. The 2nd input of these gates has no influence on the switching state. If there is no common mode, the output of G7 Η potential, and the gates G8 and G9 have at their outputs the negated switching state of IS1 and 2 on. The subsequent edge triggered flip flop consists of the elements: capacitor C1 and C2, resistor R3 and R4 as well as NAND gates G10 and G11. Its task is to register only changes in the evaluation branches. At the output D (see Fig. 9), a digital signal is present which reflects the speech-typical, variable frequency and amplitude relationships.

Der folgende Ereigniszähler IS 3 ist ein Dezimalzähler D192. Seine Funktion ist es, mindestens 10 Veränderungen in den Auswertezweigen in einer bestimmten Zeiteinheit zu registrieren und erst dann eine Erkennungsmeldung an seinen Übertragungsausgang und an F zu geben. Die Sicherstellung der Zählfunktion für die Zeit von 307 ms erfolgt durch L-Potential für diese Zeit am R-Eingang des Zählers. Dieser Takt wird aus dem Grundtakt durch 256:1-Teilung mit einem Tastverhältnis von 1:1 gewonnen. Die Zähldauer des Ereigniszählers wurde experimentell ermittelt und entspricht den Anforderungen der Spracherkennung. Die Ereignismeldung am Punkt F gelangt in eine Verzögerungsschaltung (siehe Zeichnung 3). Der IS31 und 32 ist ein D174 und arbeitet als 2-Bit-Schieberregister. Im Ruhezustand liegt am Ausgang Q des IS 31 L-Potential, und über R 31 wird der Transistor T31 gesperrt. Dadurch wird das Relais Rel31 nicht vom Strom durchflossen. L-Pegel liegt auch am Eingang vom Gatter G 33 an. Trifft am Eingang F' ein Impuls vom Ereigniszähler ein, wird L-Pegel im IS 31 von D1 nach Q verschoben, T31 wird leitend, und ein Arbeitskontakt von ReI 31 startet das Magnetbandgerät. Am Eingang von G 33 liegt Η-Pegel, und Taktimpulse vom Punkt G', mit einer Periodenzeit von 614ms, gelangen zum Zähler IS33. Jeder 10. Eingangsimpuls schaltet den Übertragsausgang von H nach L. Dieser Impuls wird von C 32 integriert, und seine H-L-Flanke setzt über Gatter G 32 und G 31 das erste D-Flipflop des Schieberregisters IS31 in die Ausgangslage zurück. Gatter G 33 sperrt und verhindert, daß IS33 weiter getaktet wird. T31 sperrt, ReI31 fällt ab und beendet den Lauf des Magnetbandgerätes. EineAbschaltverzögeiung von 6,14s ist erreicht. Trifft in der Zeit, während IS33 die Zeitverzögerung realisiert, eine weitere Ereignismeldung am Punkt F' ein, wird L-Potential nach Q ties IS32 geschoben. Über das Zeitverzögerungsglied R32 und C31 wird G 31 gesperrt. Daraus ergibt sich, daß ein Impuls vom IS33 erst IS 32 in die Ausgangslage setzt. Führt Q des IS 32 wieder Η-Potential, öffnet nach beendeter Umladung von C31 das Gatter G31 für den Setzimpuls des IS31 und damit für die Beendung des Magnetbandlaufes bei dem nächsten Setzimpuls von IS 33. Jede neu eintreffende Ereignismeldung füllt gegebenenfalls das Schieberregister wieder auf, und es ist sichergestellt, daß das Tonbandgerät solange in Betrieb bleibt, wie am Empfängerausgang Sprache erkannt wird. Bei Sprachpausen ist eine Nachlaufzeit des Tonbandgerätes von mindestens 6,14s garantiert.The following event counter IS 3 is a decimal counter D192. Its function is to register at least 10 changes in the evaluation branches in a certain time unit and only then to give a recognition message to its transmission output and to F. The counting function for the time of 307 ms is ensured by L-potential for this time at the R input of the counter. This clock is extracted from the master clock by a 256: 1 division with a 1: 1 duty cycle. The counting time of the event counter was determined experimentally and corresponds to the requirements of speech recognition. The event message at point F enters a delay circuit (see drawing 3). The IS31 and 32 is a D174 and works as a 2-bit shift register. In the idle state is located at the output Q of the IS 31 L potential, and via R 31, the transistor T31 is blocked. As a result, the relay Rel31 does not flow through the current. L level is also applied to the input of gate G33. When a pulse from the event counter arrives at input F ', L level in IS 31 is shifted from D1 to Q, T31 becomes conductive and a normally open contact of ReI 31 starts the tape recorder. At the input of G 33 is Η level, and clock pulses from the point G ', with a period of 614 ms, reach the counter IS33. Every 10th input pulse switches the carry output from H to L. This pulse is integrated by C 32 and its H-L edge via gate G 32 and G 31 resets the first D flip-flop of the shift register IS31 to the initial position. Gate G 33 blocks and prevents IS33 from being clocked further. T31 locks, ReI31 drops and stops the tape recorder. A switch-off delay of 6.14s has been reached. If in time, while IS33 realizes the time delay, another event message arrives at point F ', L-potential is pushed to Q ties IS32. About the time delay element R32 and C31 G 31 is disabled. It follows that a pulse from the IS33 first sets IS 32 to the starting position. If Q of the IS 32 leads again to the 32-potential, after the reloading of C31 the gate G31 opens for the set pulse of the IS31 and thus for the end of the magnetic tape run at the next set pulse of IS 33. If necessary, each newly arriving event message refills the slider register, and it is ensured that the tape recorder remains in operation as long as speech is detected at the receiver output. In the case of voice pauses, a delay time of the tape recorder of at least 6.14s is guaranteed.

Schaltungsanordnung zur digitalen Bewertung von Frequenzspektren zur Auslösung von Schaltfunktionen mit zwei frequenzselektiven Kanälen, die aus dem Frequenzspektrum am NF-Ausgang eines beliebigen Funkempfängers je eine für Sprache typische und energiereiche Frequenz ausfiltern, dadurch gekennzeichnetpdaß die Ausgänge der beiden frequenzselektiven Kanäle über je einen Schwellwertschalter (R₁, T₁, G₁ und R₂, T₂, G₂) an die K-Eingänge jeweils eines J-K-FlipflODS (IS₁, IS₂), deren J-Eingänge ständig Η-Pegel führen, deren Takteingänge (T) gemeinsam mit einem 2,4-ms-Takt versorgt werden und über deren R-Eingänge gleichzeitig alle 38,4ms für 2,4ms ein Rücksetzen erfolgt, geführt sind; daß die Q-Eingänge der beiden J-K-Flipflops (IS₁, IS₂) mit jeweils einem Eingang zweier NAND-Gatter (G 8, G 9) verbunden sind, deren zweite Eingänge gemeinsam an den Ausgang einer Antivalenzschaltung (G 3, G 4, G 5, G 7) angeschlossen sind, deren Ausgänge mit je einem Q-Ausgang der beiden J-K-Flipflops (IS₁, !S₂) verbunden sind; daß der Ausgang eines der beiden NAND-Gatter (G 8) mit dem Setzeingang und der Ausgang des anderen der beiden NAND-Gatter (G 9) mit dem Rücksetzeingang eines flankengetriggerten Flipflops (C₁, C₂, R₃, R₄, G₁₀. G₁₁) verbunden sind, deren Ausgang mit dem Takteingang (T_v) (Zählen vorwärts) eines 10:1-Teilers (IS₃) verbunden ist, wobei der R-Eingang dieses Teilers (IS₃) mit einem 614-ms-Takt bei einem Tastverhältnis von 1:1 versorgt wird; daß der Ausgang Übertrag vorwärts (Üv) des 10:1-Teilers (IS₃) mit den beidenTakteingängen eines aus zwei D-Flipflops (IS₃₁, IS₃₂) bestehenden Schieberegisters verbunden ist, wobei der Dateneingang (D₁) des ersten D-Flipflops (IS₃₁) L-Potential führt; der Q-Ausgang des ersten D-Flipflops (IS₃₁) an den Dateneingang (D₂) des zweiten D-Flipflops (IS₃₂) führt; der Q-Ausgang des zweiten D-Flipflops (IS₃₂) über ein Zeitverzögerungsglied (R₃₂, C₃₁) mit dem ersten Eingang eines dritten NAND-Gatters (G₃₁), dessen Ausgang an den S-Eingang des ersten D-Flipflops (IS₃₁) angeschaltet ist, verbunden ist; der zweite Eingang des dritten NAND-Gatters (G₃₁) mit dem Ausgang eines vierten NAND-Gatters (G₃₂) verbunden ist; der Eingang des vierten NAND-Gatters (G₃₂) mit dem S-Eingang des zweiten D-Flipflops (IS₃₂) und über einen Kondensator (C₃₂) mit dem Ausgang (Ü_v) eines zweiten 10:1-Teilers (IS₃₃) verbunden ist, dessen R-Eingang L-Potential führt und dessen Takteingang (T_v) über ein fünftes NAND-Gatter (G₃₃) mit_einem 614-ms-Takt versorgt wird, und ein zweiter Eingang des fünften NAND-Gatters (G₃₃) mit dem Q-Ausgang des ersten D-Flipflops (IS₃₁) verbunden ist, an dem auch das die Schaltfunktion auslösende Signal abgegriffen wird.Circuit arrangement for the digital evaluation of frequency spectrums for triggering switching functions with two frequency-selective channels which filter out of the frequency spectrum at the NF output of any radio receiver each one typical for speech and high-energy frequency, characterizedpdaß the outputs of the two frequency-selective channels via a respective threshold switch (R ₁ , T ₁ , G ₁ and R ₂ , T ₂ , G ₂ ) to the K inputs of a respective JK flip-flop (IS ₁ , IS ₂ ) whose J inputs constantly carry Η levels whose clock inputs (T) are supplied together with a 2.4 ms clock and whose R inputs are simultaneously reset every 38.4 ms for 2.4 ms; in that the Q inputs of the two JK flip-flops (IS ₁ , IS ₂ ) are each connected to one input of two NAND gates (G 8, G 9) whose second inputs are connected in common to the output of an antivalence circuit (G 3, G 4 , G 5, G 7) are connected, whose outputs are each connected to a Q output of the two JK flip-flops (IS ₁ ,! S ₂ ); in that the output of one of the two NAND gates (G 8) with the set input and the output of the other of the two NAND gates (G 9) with the reset input of an edge-triggered flip-flop (C ₁ , C ₂ , R ₃ , R ₄ , G _10, G ₁₁ ) whose output is connected to the clock input (T _v ) (count forward) of a 10: 1 divider (IS ₃ ), the R input of this divider (IS ₃ ) having a 614-ms Clock is supplied at a duty cycle of 1: 1; the output carry forward (Üv) of the 10: 1 divider (IS ₃ ) is connected to the two clock inputs of a shift register consisting of two D flip-flops (IS ₃₁ , IS ₃₂ ), the data input (D ₁ ) of the first D Flip flops (IS ₃₁ ) L potential leads; the Q output of the first D flip-flop (IS ₃₁ ) leads to the data input (D ₂ ) of the second D flip-flop (IS ₃₂ ); the Q output of the second D flip-flop (IS ₃₂ ) via a time delay element (R ₃₂ , C ₃₁ ) to the first input of a third NAND gate (G ₃₁ ) whose output to the S input of the first D flip-flop ( IS ₃₁ ) is connected, is connected; the second input of the third NAND gate (G ₃₁ ) is connected to the output of a fourth NAND gate (G ₃₂ ); the input of the fourth NAND gate (G ₃₂ ) to the S input of the second D flip-flop (IS ₃₂ ) and via a capacitor (C ₃₂ ) to the output (Ü _v ) of a second 10: 1 divider (IS ₃₃ ) whose R input carries L potential and whose clock input (T _v ) is supplied via a fifth NAND gate (G ₃₃ ) with a 614 ms clock, and a second input of the fifth NAND gate (G ₃₃ ) is connected to the Q output of the first D flip-flop (IS ₃₁ ), at which the signal triggering the switching function signal is tapped.

Hierzu 3 Seiten ZeichnungenFor this 3 pages drawings

Anwendungsgebietfield of use

Die Erfindung wird als Bestandteil einer Einrichtung zur automatischen Überweciiung von Funkaussendungen mit Sprechbetriebsarten genutzt.The invention is used as part of a device for the automatic transmission of radio emissions with speech modes.

Sie prüft am Niederfrequenzausgang eines beliebigen Empfängers, mit für den Anwender ausreichender Genauigkeit, das Vorhandensein von Sprache und löst bei positivem Ergebnis den Start eines Magnetbandgerätes mit Nachlaufverzögerung aus.It checks the presence of speech at the low-frequency output of any receiver with sufficient accuracy for the user and, if the result is positive, triggers the start of a tape recorder with delay delay.

Charakteristik der bekannten technischen LösungenCharacteristic of the known technical solutions

Neben der in der DE OS 3 205 558 A1 dargelegten technischen Lösung sind bisher zwei Verfahren zur Auslösung von Schaltfunktionen in Abhängigkeit des Vorhandenseins von Sprache bekannt.In addition to the technical solution set out in DE OS 3 205 558 A1, two methods for triggering switching functions depending on the presence of speech have hitherto been known.

Ein Verfahren beruht auf dem Prinzip, daß die zugeführte Niederfrequenz gleichgerichtet, geglättet und verstärkt wird. Der erzielte Gleichspannungspegel wird über eine von Hand veränderliche Schaltschwelle und Zeitverzögerung zur Auslösung der Schaltfunktion verwendet.One method is based on the principle that the supplied low frequency is rectified, smoothed and amplified. The DC level achieved is used to trigger the switching function via a manually variable switching threshold and time delay.

Praktisch realisiert wird dieses Verfahren im Schwellwertschalter R-1355 der Firma „Mechanical Laboratorium" Budapest.This method is practically realized in the threshold value switch R-1355 of the company "Mechanical Laboratory" Budapest.

Wesentliche Nachteile dieses Gerätes und solcher Einrichtungen, welche auf dem gleichen Vertäuen beruhen, sind:Major disadvantages of this device and devices based on the same mooring are:

a) Jeder Eingangspegel mit ausreichender Wechselspannungsamplitude führt zum Ansprechen der Schaltung.a) Each input level with sufficient AC amplitude leads to the response of the circuit.

b) Eine Unterscheidung zwischen Sprache und anderen Signalquellen ist grundsätzlich nicht möglich.b) A distinction between speech and other signal sources is basically not possible.

c) Hat das zur Auswertung bestimmte Signal eine geringere Feldstärke als ein gleichzeitig empfangenes Störsignal, ist die Einrichtung nicht verwendbar.c) If the signal intended for evaluation has a lower field strength than a simultaneously received interference signal, the device can not be used.

d) Die manuelle Einstellung der Ansprechschwelle und der Zeitverzögerung birgt subjektive Fehler in sich.d) The manual setting of the threshold and the time delay involves subjective errors.

e) Die Einstellung muß oft den neuen Bedingungen, die sich im Kurzwellenbereich häufig ändern, angepaßt werden.e) The adjustment often has to be adapted to the new conditions which often change in the shortwave range.

Ein weiteres Verfahren beruht auf dem Einsatz von Mikrorechentechnik zum Erkennen von Sprache. Aus dem Frequenzband der Sprache werden mehrere Frequenzen ausgefiltert, deren momentane Amplituden abgetastet und die ermittelten Werte gespeichert. Der Rechner vergleicht mit einem zuvor eingegebenen Sprachmuster, berücksichtigt einen vertretbaren Fehler und entscheidet darüber, ob Sprache vorhanden ist oder nicht.Another method relies on the use of microcomputer technology to recognize speech. From the frequency band of the language several frequencies are filtered out, their instantaneous amplitudes are sampled and the determined values are stored. The calculator compares with a previously entered speech pattern, considers a reasonable error and decides whether speech is present or not.

Dieses Verfahren ist für eine einfache Entscheidungsfindung darüber, ob Sprache vorhanden ist oder nicht, zu aufwendig, es ist für eine genauere Identifizierung von Sprache vorgesehen. Das gespeicherte Sprachmuster muß sehr vielfältig sein, was den Aufwand und die Störanfälligkeit voraussichtlich stark erhöht.This method is too costly to easily decide whether speech is present or not, it is intended for a more accurate identification of speech. The stored speech pattern must be very diverse, which is expected to greatly increase the effort and susceptibility.

Die DE OS 3 205 558 A1 beschreibt ein »Verfahren zur automatischen Überwachung von Sprechverkehren". Das dargelegte Verfahren ist für die Ausführung von Schaltfunktionen in Abhängigkeit davon, ob Sprache vorhanden ' s\ oder nicht, optimiert.DE OS 3205558 A1 describes a "process for the automatic monitoring of speech traffic." The procedure outlined is suitable for the execution of switching functions, depending on whether speech 's \ or not optimized yet.

Die beschriebene Erfindung geht bei der Realisierung der Schaltfunktion ebenfalls von der Erkenntnis aus, daß die Frequenzbestandteile der Sprache, bosonders im energiereichen tiefen Frequenzbereich, in ihrer Zusammensetzung und Intensität einer hohen Dynamik unterliegen. Erfindungsgemäß werden mehrere schmalbandige Filter für die Selektion einzelner Sprachfrequenzen eingesetzt.The described invention is also based on the realization of the switching function of the knowledge that the frequency components of the language, bosonders in the high-energy low frequency range, subject in their composition and intensity of high dynamics. According to the invention, a plurality of narrow-band filters are used for the selection of individual speech frequencies.

Im Gegensatz zur noch zu beschreibenden Erfindung .Digitale Bewertung von Frequenzspektren zur Auslösung von Schaltfunktionen" wird ein wesentlich anderer Weg zur Auswertung beschritten.In contrast to the invention to be described later. "Digital evaluation of frequency spectra for triggering switching functions", a significantly different route is taken for evaluation.

Unmittelbar an den Filterausgängen wird eine Gleichrichtung und Glättung der selektierten Signale vorgenommen. Der Übergang zu pulsierender Gleichspannung läßt wichtige Bewertungskriterien, die eine einfachere Lösung der Aufgabe gestatten wurden, verlorengehen. Dadurch können die aussagekräftigen Beziehungen der Frequenzen zueinander nicht zur Entscheidungsfindung herangezogen werden. Es ergeben sich folgende zu erwartende Nachteile:Immediately at the filter outputs a rectification and smoothing of the selected signals is made. The transition to pulsating DC voltage omits important evaluation criteria that would allow a simpler solution of the problem. As a result, the meaningful relationships of the frequencies to each other can not be used for decision-making. There are the following expected disadvantages:

Die Überbrückung von Sprachpausen mit einem monostabilon Multivibrator vermeidet nicht sicher ein häufiges An· und Ausschalten des Tonbandgerätes, da innerhalb der Zeitverzögerung der Prüfzyklus unterbrochen ist und anschließend erst wieder Sprache erkannt werden muß. Die erreichbaren Nachlaufzeiten der Autzeichnungsgeräte sind somit nicht genau festgelegt und entsprechen nicht den Besonderheiten des Betriebsdienstes in Funkbeziehungen.The bridging of speech pauses with a monostable multivibrator does not reliably avoid frequent switching on and off of the tape recorder, since within the time delay, the test cycle is interrupted and then again speech must be recognized. The attainable follow-up times of the recording devices are therefore not precisely defined and do not correspond to the peculiarities of the operating service in radio relations.

Ziel der ErfindungObject of the invention

Bei der Anwendung der Erfindung zur Überwachung von Sprechfunkbeziehungen werden mit ausreichender Genauigkeit am Niederfrequenzausgang eines beliebigen Empfängers Sprache erkannt und in Abhängigkeit davon Schaltfunktionen ausgelöst. Es wird gewährleistet, daß die große Rate von unberechtigten Einschaltvorgängen, wie sie bei der bisher angewendeten Technik unter den spezifischen Bedingungen des Kurzwellenempfanges üblich war, auf eine zu vernachlässigende Fehlerquote sinkt. Die wesentlich verbesserte Zuverlässigkeit ermöglicht die Schaffung automatisierter Arbeitsplätze mit Beobachtungsaufgaben des Funkverkehrs im Kurzwellenbereich mit dem Ziel, Arbeitskräfte für andere Aufgaben freizusetzen und dem steigenden personellen Aufwand für die Sicherstellung des Diensthabenden Systems der Funkdienste entgegenzuwirken.In the application of the invention for monitoring radio communications are recognized with sufficient accuracy at the low frequency output of any receiver language and triggered depending on switching functions. It is ensured that the large rate of unauthorized power-up, as was usual in the hitherto used technology under the specific conditions of short-wave reception, falls to a negligible error rate. The significantly improved reliability enables the creation of automated work stations with shortwave radio spectrum monitoring tasks with the aim of freeing up workers for other tasks and of counteracting the increasing human resources required to secure the on-duty radio services system.

Darlegung des Wesens der ErfindungExplanation of the essence of the invention

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zur digitalen Bewertung von Frequenzspektren zur Auslösung von Schaltfunktionen zu entwickeln, die unter Analyse von mehreren verschiedenen Charakteristik^ am NF-Ausgang eines Funkempfängers Sprachsignale erkennt, wobei die Anzahl der Falschmeldungen durch eine eindeutige Trennung von unerwünscht mitempfangenen Störsignalen anderer Sender und von breitbandigen atmosphärischen und örtlichen Störungen wesentlich reduziert wird und häufiges An- und Abschalten durch Überbrückung der betriebsbedingten Unterbrechungen vermieden wird.The invention has for its object to develop a circuit arrangement for the digital evaluation of frequency spectrums for triggering switching functions, which recognizes speech analysis of several different characteristics ^ at the NF output of a radio receiver, the number of false reports mitzu unambiguous by a clear separation of Interference signals from other transmitters and broadband atmospheric and local disturbances is significantly reduced and frequent switching on and off is avoided by bridging the operational interruptions.

Das wird erfindungsgemäß dadurch gelöst, daß die Ausgänge zweier frequenzselektiver Kanäle nach je einer Schwellwertschaltung, welche eine Analog-Digital-Wandlung vornimmt, an die K-Eingänge zweier J-K-Flipflops geführt werden, deren J-Eingänge standig Η-Pegel führen, deren Takteingänge gemeinsam mit einem 2,4-ms-Takt versorgt werden und über deren R-Eingänge gleichzeitig alle 38,4ms für 2,4ms ein Rücksetzen erfolgt.This is inventively achieved in that the outputs of two frequency-selective channels, each after a threshold value, which performs an analog-to-digital conversion, to the K inputs of two JK flip-flops whose J inputs constantly Η-level lead whose clock inputs are supplied together with a 2.4 ms cycle and their R inputs simultaneously reset every 38.4 ms for 2.4 ms.

Erfindungsgemäß sind die Q-Ausgänge der J-K-Flipflops mit jeweils einem Eingang zweier NAND-Gatter verbunden, deren jeweiliger zweiter Eingang gemeinsam an den Ausgang einer Antivalenzschaltung angeschlossen ist, deren Eingänge mit je einem Q-Ausgang der J-K-Flipflops verbunden sind. Erfindungsgtmäß schalten der Ausgang eines der NAND-Gatter den Setz-Eingang und der Ausgang des anderen NAN D-Gatters den Rückse !-Eingang eines flankengetriggerten Flipflops, dessen einer Ausgang mit dem Takteingang (Zählen vorwärts) eines 10:1-Teilers verbunden ist. Der R-Eingang dieses Zählers wird mit einem Takt, welcher eine Periodendauer von 614 ms bei einem Tastverhältnis von 1:1 aufweist, versorgt.According to the invention, the Q outputs of the J-K flip-flops are each connected to one input of two NAND gates whose respective second input is connected in common to the output of an antivalence circuit whose inputs are each connected to a Q output of the J-K flip-flops. In accordance with the invention, the output of one of the NAND gates switches the set input and the output of the other NAN D gate the reverse input of an edge-triggered flip-flop whose one output is connected to the clock input (count forward) of a 10: 1 divider. The R input of this counter is supplied with a clock having a period of 614 ms with a duty ratio of 1: 1.

Der Ausgang Übertrag-vorwärts dieses Zählers steuert erfindungsgemäß eine Verzogerungsschaltung und ist mit den beiden Takteingängen eines aus zwei D-Flipflops bestehenden Schieberregisters verbunden. Der Dateneingang eines ersten D-Flipflops liegt ständig an Massepotential, während sein Ausgang Q mit dam Dateneingang eines zweiten D-Flipflops verbunden ist, dessen Ausgang Q jedoch über ein Zeitverzögerungsglied mit einem Eingang eines NAND-Gatters verbunden ist, dessen Ausgang an den S-Eingang des ersten D-Flipflops geschaltfit ist.According to the invention, the carry-forward output of this counter controls a delay circuit and is connected to the two clock inputs of a slide register consisting of two D flip-flops. The data input of a first D flip-flop is constantly at ground potential, while its output Q is connected to the data input of a second D-type flip-flop whose output Q is connected via a time delay element to an input of a NAND gate whose output is connected to the S-flip-flop. Input of the first D-flipflop is geschaltfit.

Der zweite Eingang dieses NAND-Gatters ist mit dem Ausgang eines weiteren NAND-Gatters verbunden, dessen Eingang erfindungsgemäß mit dem S-Eingang des zweiten D-Flipflops und über einen Kondensator, welcher eine Impulsverkürzung realisiert, mit dem Ausgang (Übertrag-vorwärts) eines 10:1-Teilers verbunden ist. Über seinen R-Eingang ist dieser Teiler ständig auf Zählen programmiert. Am Takteingang (Zählen vorwärts) ist der Ausgar.q eines NAND-Gatters angeschlossen, dessen einer Eingang ständig einen Takt mit 614 ms Periodenzeit erhäit und dessen anderer Eingang mit dem negierten Ausgang des ersten D-Flipflops verbunden ist. Dieser Ausgang steuert über eine Sühaltstufe die gewünschten Schaltfunktionen.The second input of this NAND gate is connected to the output of another NAND gate whose input according to the invention with the S input of the second D flip-flop and a capacitor, which realizes a pulse shortening, with the output (carry-forward) one 10: 1 divider is connected. Through its R input, this divider is constantly programmed to count. At the clock input (counting forward) the Ausgar.q a NAND gate is connected, whose one input constantly erhegit a clock with 614 ms period and whose other input is connected to the negated output of the first D flip-flop. This output controls the desired switching functions via a feed level.

Die mit der Zeichnung 1 vorgestellte elektronische Schaltungsanordnung stellt eine Boarbeitungseinheit mit zwei Auswertezweigen dar.The presented with the drawing 1 electronic circuitry represents a processing unit with two evaluation branches.

Jeder Zweig besteht aus einem schmalbandigen Filter, einem Schwellwertschalter, einem J-K-Flipflop und der Auswertelogik. Am Eingang A liegt das Niederfrequenzspektrum eines beliebigen Empfängerausganges mit einer Impedanz von 6000hm an (vergl. Fig. 1). Die Filter haben die Aufgabe, die Frequenzen 450Hz und 720Hz zu selektieren. Sie sind als vierstufige R-C-Filter, 2.Ordnung mit Operationsverstärkern vom Typ B082 ausgeführt. Die Nachbarfrequenzunterdrückung beträgt 3OdB bei 50Hz Bandbreite. Der Eingangspegel und die Verstärkung der Filteranordnung sind so dimensioniert, daß keine Begrenzerwirkung eintritt und die Dynamik der Sprache erhalten bleibt (vergl. Fig. 2 und 3). Die in modernen Kurzwellenempfängern übliche automatische Verstärkungsregelung garantiert, daß die NF-Pegel konstant sind und im für die Schaltungsanordnung verträglichen Bereich um 0 dB liegen.Each branch consists of a narrowband filter, a threshold switch, a J-K flip-flop and the evaluation logic. At input A is the low frequency spectrum of any receiver output with an impedance of 6000hm (see Fig. 1). The filters have the task to select the frequencies 450Hz and 720Hz. They are designed as four-stage second-order R-C filters with type B082 operational amplifiers. Neighbor frequency rejection is 3OdB at 50Hz bandwidth. The input level and the gain of the filter arrangement are dimensioned so that no limiter effect occurs and the dynamics of the speech are maintained (see Figures 2 and 3). The standard in modern shortwave receivers automatic gain control guarantees that the low-frequency levels are constant and are in the compatible range for the circuit by 0 dB.

Die Anordnung, Widerstand R1, Transistor T1 und NAND-Gatter G1 bzw. R2, T2 und G 2 sind Schwellwertschalter. Übersteigt die Ausgangsspannung an einem der Filter diesen Wert, schaltet der jeweilige Gatterausgang von L- auf Η-Pegel. Bei Unterschreitung kehrt das Potential von H nach L zurück {vergl. Fig.4 und 5). Die Dauer der Schwellwertüberschreitung, die von der Amplitude und der Periodenzeit der ausgefilterten Frequenz abhängig ist, bestimmt die Impulsbreite am Gatterausgang G1 bzw. G 2. Diese digitalisierten Informationen enthalten die Aussagen: Frequenz vorhanden und Amplitude überschreitet den Schwellwert. Die Auswertung mit logischen Schaltfunktionen ist aber wegen der unterschiedlichen Impulsbreiten und Phasenlagen noch nicht möglich.The arrangement, resistor R1, transistor T1 and NAND gates G1 and R2, T2 and G 2 are threshold value switches. If the output voltage at one of the filters exceeds this value, the respective gate output switches from L to Η level. When falling below, the potential returns from H to L {cf. 4 and 5). The duration of the threshold violation, which depends on the amplitude and the period of the filtered frequency determines the pulse width at the gate output G1 or G 2. This digitized information contains the statements: frequency present and amplitude exceeds the threshold. However, the evaluation with logical switching functions is not yet possible because of the different pulse widths and phase positions.

Die Umsetzung in vergleichbare Größen geschieht mit Hilfe der folgenden J-K-Flipflops IS1 und IS2 (D 172). Beide Takteingänge werden am gemeinsamen Punkt B' mit einem Takt von 2,4ms Periodenzeit im Tastverhältnis 1:1 versorgt (vergl. Fig.6). In Versuchen wurde die zweckmäßigste Frequenz des Taktes kleiner oder gleich der tiefsten, zu untersuchenden Frequenz ermittelt. Zur Gewährleistung gleicher Ausgangszustände und zur Synchronisation im Betrieb wird mit dem 16:1 geteilten Takt am gemeinsamen Punkt C der Rücksetzeingänge alle 38,4ms für 2,4ms mit L-Pegel die Ausgangslage der Flipflops mit Q gleich H herbeigeführt.The conversion into comparable quantities takes place with the aid of the following J-K flip-flops IS1 and IS2 (D 172). Both clock inputs are supplied at the common point B 'with a clock of 2.4 ms period time in the duty cycle 1: 1 (see Fig.6). In experiments, the most appropriate frequency of the clock was determined to be less than or equal to the lowest frequency to be examined. To ensure the same output states and for synchronization during operation, the 16: 1 split clock at the common point C of the reset inputs every 38.4ms for 2.4ms with L level, the starting position of the flip-flops with Q equal to H causes.

Im Ruhezustand liegt an den K-Eingängen der IS 1 und IS 2 L-Potential. Die J-Eingänge sind nicht beschaltet und führen dam it Η-Pegel. Entsprechend der Funktion dieser Schaltkreise liegt nach dem Einschalten der Stromversorgung an den Ausgängen Q-, L- oder Η-Potential. Der erste, am Punkt C eintreffende Impuls stellt die gewünschte Ausgangslage (H an Q) beider Flipflops her. Das Taktsignal erreicht im gegebenen Fall keine Veränderungen an Q. In der Zeit, in der das Taktsignal H-Pegei führt, ist an den Eingängen J und K eine Informationsaufnahme in den Master-Teil des Flipflops möglich. J bleibt weiterhin unverändert. An den K-Eingängen wird jedoch beim Überschreiten der Ansprechschwellen durch die ausgefilterten Frequenzen ein Potentialwechsel von L nach H durchgeführt. Führen die Eingänge J und K auch nur für eine sehr kurze Zeit, in der das Taktsignal H ist, gleiches Potential, erfolgt, entsprechend der logischen Funktion, eine taktsignalgesteuerte Ausgabe der aufgenommenen Information. An den Ausgängen Q steht damit ein vom Vorhandensein einer Eingangsinformation an K abhängiges, Impulslängen- und phasengleiches, mit logischen Funktionen auswertbares Signal zur Verfügung (vergl. Fig. 7 und 8).At rest, the IS 1 and IS 2 L potentials are present at the K inputs. The J inputs are not connected and therefore provide Η level. According to the function of these circuits is after switching on the power supply to the outputs Q, L or Η potential. The first pulse arriving at point C produces the desired starting position (H on Q) of both flip-flops. In the given case, the clock signal does not reach any changes to Q. In the time in which the clock signal leads H-Pegei, at the inputs J and K, an information recording in the master part of the flip-flop is possible. J remains unchanged. At the K inputs, however, a potential change from L to H is carried out when the response thresholds are exceeded by the filtered-out frequencies. If the inputs J and K lead to the same potential even for a very short time in which the clock signal H is the same, an isochronous output of the recorded information takes place, corresponding to the logical function. At the outputs Q there is thus a signal dependent on the presence of input information on K, pulse length and in phase, which can be evaluated with logical functions (compare FIGS. 7 and 8).

Zur Auswertung der Signale wird eine Antivalenzschaltung, bestehend aus den NAND-Gattern G 3, G4, G 5 und G 7, benutzt. Seine logische Schaltfunktion realisiert eine Gleichtaktunterdrückung mit der Aufgabe, Störgeräusche, die beide Filter passieren, und gleichzeitiges Vorhandensein der ausgefilterten Frequenzen von der weiteren Auswertung auszuschließen. Bei der Umwandlung der analogen Eingangsgrößen beider Kanäle in phasen- und frequenzgleiche Signale können, auf Grund der Steuerung mit einem gemeinsamen Takt, auch unerwünschte Gleichheiten oder Ungleichheiten beider Kanäle über eine Periodendauer des Grundtaktes auftreten. Diese werden jedoch von dem noch zu beschreibenden Ereigniszähler kompensiert. Beim Gleichtakt der Ausgänge Q der IS1 und 2 sperrt Gatter G 7 mit ständigem L-Pegel die Gatter G 8 und G 9. Der 2. Eingang dieser Gatter hat keinen Einfluß auf den Schaltzustand mehr. Liegt kein Gleichtakt mehr vor, führt der Ausgang von G 7 Η-Potential, und die Gatter G 8 und G 9 weisen an ihren Ausgängen den negierten Schaltzustand der IS1 und 2 auf. Das anschließende flankengetriggerte Flipflop besteht aus den Elementen: Kondensator C1 und C2, Widerstand R3 und R4 sowie den NAND-Gattern G10 und G11. Seine Aufgabe besteht darin, nur Veränderungen in den Auswertezweigen zu registrieren. Am Ausgang D (vergl. Fig.9) ist ein digitales Signal vorhanden, welches die für Sprache typischen, wechselhaften Frequenz- und Amplitudenverhältnisse widerspiegelt.For evaluation of the signals, an exclusive circuit consisting of the NAND gates G 3, G 4, G 5 and G 7 is used. Its logical switching function realizes a common-mode rejection with the task of eliminating noise that pass through both filters, and simultaneous presence of the filtered frequencies of the further evaluation. When converting the analog input variables of both channels into phase and frequency signals, undesirable equalities or inequalities of both channels over a period of the basic clock can occur due to the control with a common clock. However, these are compensated by the event counter to be described. In the common mode of the outputs Q of the IS1 and 2 gates G 7 with constant L level locks the gates G 8 and G 9 The second input of these gates has no effect on the switching state more. If there is no more common mode, the output of G 7 Η potential, and the gates G 8 and G 9 have the negated switching state of IS1 and 2 at their outputs. The subsequent edge-triggered flip-flop consists of the elements: capacitor C1 and C2, resistor R3 and R4 and the NAND gates G10 and G11. Its task is to register only changes in the evaluation branches. At the output D (see Fig. 9), a digital signal is present which reflects the speech-typical, variable frequency and amplitude relationships.

Der folgende Ereigniszähler IS 3 ist ein Dezimalzähler D192. Seine Funktion ist es, mindestens 10 Veränderungen in den Auswertezweigen in einer bestimmten Zeiteinheit zu registrieren und erst dann eine Erkennungsmeldung an seinen Übertragungsausgang und an F zu geben. Die Sicherstellung der Zählfunktion für die Zeit von 307 ms erfolgt durch L-Potential für diese Zeit am R-Eingang des Zählers. Dieser Takt wird aus dem Grundtakt durch 256:1-Teilung mit einem Tastverhältnis von 1:1 gewonnen. Die Zähldauer des Ereigniszählers wurde experimentell ermittelt und entspricht den Anforderungen der Spracherkennung. Die Ereignismeldung am Punkt F gelangt in eine Verzögerungsschaltung (siehe Zeichnung 3). Der IS 31 und ist ein D174und arbeitet als 2-Bit-Schieberregister. Im Ruhezustand liegt am Ausgang Q des IS 31 L-Potential, und über R31 wird der Transistor T31 gesperrt. Dadurch wird das Relais ReI 31 nicht vom Strom durchflossen. L-Pegel liegtauch am Eingang vom Gatter G 33 an. Trifft am Eingang F' ein Impuls vom Ereigniszähler ein, wird L-Pegel im IS 31 von D1 nach Q verschoben, T31 wird leitend, und ein Arbeitskontakt von Rel31 startet das Magnetbandgerät. Am Eingang von G 33 liegt Η-Pegel, und Taktimpulse vom Punkt G', mit einer Periodenzeit von 614 ms, gelangen zum Zähler IS 33. Jeder 10. Eingangsimpuls schaltet den Übertragsausgang von H nach L. Dieser Impuls wird von C 32 integriert, und seine H-L-Flanke setzt über Gatter G 32 und G 31 das erste D-Flipflop des Schieberregisters IS31 in die Ausgangslage zurück. Gatter G 33 sperrt und verhindert, daß IS33 weiter getaktet wird. T31 sperrt, ReI 31 fällt ab und beendet den Lauf des Magnetbandgerätes. Eine Abschaltverzögerung von 6,14s ist erreicht. Trifft in der Zeit, während IS33 die Zeitverzögerung realisiert, eine weitere Ereignismeldung am Punkt F' ein, wird L-Potential nach Q des IS32 geschoben. Über das Zeitverzögerungsglied R 32 und C31 wird G 31 gesperrt. Daraus ergibt sich, daß ein Impuls vom IS33 erst IS 32 in die Ausgangslage setzt. Führt Q des IS 32 wiedsr Η-Potential, öffnet nach beendeter Umladung von C31 das Gatter G31 für den Setzimpuls des IS31 und damit für die Beendung des Magnetbandlaufes bei dem nächsten Setzimpuls von IS 33. Jede neu eintreffende Ereignismeldung füllt gegebenenfalls das Schieberregister wieder auf, und es ist sichergestellt, daß das Tonbandgerät solange in Betrieb bleibt, wie am Empfängerausgang Sprache erkannt wird. Bei Sprachpausen ist eine Nachlaufzeit des Tonbandgerätes von mindestens 6,14 s garantiert.The following event counter IS 3 is a decimal counter D192. Its function is to register at least 10 changes in the evaluation branches in a certain time unit and only then to give a recognition message to its transmission output and to F. The counting function for the time of 307 ms is ensured by L-potential for this time at the R input of the counter. This clock is extracted from the master clock by a 256: 1 division with a 1: 1 duty cycle. The counting time of the event counter was determined experimentally and corresponds to the requirements of speech recognition. The event message at point F enters a delay circuit (see drawing 3). The IS 31 and is a D174 and works as a 2-bit shifter register. In the idle state is located at the output Q of the IS 31 L potential, and via R31, the transistor T31 is blocked. As a result, the relay ReI 31 is not flowed through by the current. L level is also applied to the input of gate G33. If a pulse from the event counter arrives at input F ', L level in IS 31 is shifted from D1 to Q, T31 becomes conductive, and a normally open contact of Rel31 starts the tape recorder. At the input of G 33 is Η level, and clock pulses from point G ', with a period of 614 ms, go to the counter IS 33. Each 10th input pulse switches the carry output from H to L. This pulse is integrated by C 32, and its HL edge resets via gate G 32 and G 31, the first D flip-flop of the shift register IS31 in the starting position. Gate G 33 blocks and prevents IS33 from being clocked further. T31 locks, ReI 31 drops and ends the run of the tape recorder. A shutdown delay of 6.14s has been reached. If in time, while IS33 realizes the time delay, another event message arrives at point F ', L-potential is pushed to Q of IS32. About the time delay element R 32 and C31 G 31 is disabled. It follows that a pulse from the IS33 first sets IS 32 to the starting position. If Q of the IS 32 leads again to IS-potential, after the reloading of C31 the gate G31 opens for the set pulse of the IS31 and thus for the end of the magnetic tape run at the next set pulse of IS 33. If necessary, each new incoming event message refills the slider register, and it is ensured that the tape recorder remains in operation as long as speech is detected at the receiver output. In the event of a pause in the voice, a delay of the tape recorder of at least 6.14 s is guaranteed.

Claims

Circuit arrangement for the digital evaluation of frequency spectrums for triggering switching functions with two frequency-selective channels which filter out of the frequency spectrum at the NF output of any radio receiver each typical for speech and high-energy frequency, characterized in that the outputs of the two frequency-selective channels via a respective threshold switch (R ₁ , T ₁ , G ₁ and R ₂ , T ₂ , G ₂ ) to the K inputs of a respective JK flip-flop (ISi, IS ₂ ) whose J inputs constantly Η-level lead whose clock inputs (T ) are supplied together with a 2.4 ms clock and whose R inputs simultaneously reset every 38.4 ms for 2.4 ms; in that the Q inputs of the two JK flip-flops (IS ₁ , IS ₂ ) are each connected to one input of two NAND gates (G 8, G 9) whose second inputs are connected in common to the output of an antivalence circuit (G3, G4, G5 , G7) whose outputs are each connected to a Q output of the two JK flip-flops (IS ₁ , IS ₂ ); in that the output of one of the two NAND gates (G 8) with the set input and the output of the other of the two NAND gates (G 9) with the reset input of an edge-triggered flip-flop (C ₁ , C ₂ , R ₃ , R ₄ , G _10, G ₁₁ ) whose output is connected to the clock input (T _v ) (count forward) of a 10: 1 divider (IS ₃ ), the R input of this divider (IS ₃ ) having a 614-ms Clock is supplied at a duty cycle of 1: 1; the output carry forward (Ü _v ) of the 10: 1 divider (IS ₃ ) is connected to the two clock inputs of a shift register consisting of two D flip-flops (IS ₃₁ , IS ₃₂ ), the data input (D ₁ ) the first D flip-flop (IS ₃₁ ) L potential leads; the Q output of the first D flip-flop (IS ₃₁ ) leads to the data input (D ₂ ) of the second D flip-flop (IS ₃₂ ); the Q output of the second D flip-flop (IS ₃₂ ) via a time delay element (R ₃₂ , C ₃₁ ) to the first input of a third NAND gate (G ₃₁ ) whose output to the S input of the first D flip-flop ( IS ₃₁ ) is connected, is connected; the second input of the third NAND gate (G ₃₁ ) is connected to the output of a fourth NAND gate (G ₃₂ ); the input of the fourth NAND gate (G ₃₂ ) is connected to the S input of the second D flip-flop ( IS ₃₂ ) and via a capacitor (C ₃₂ ) to the output (Ü _v ) of a second 10: 1 divider (IS ₃₃ ) is connected, whose R-input leads L-potential and the clock input (T _v ) via a fifth NAND gate (G ₃₃ ) is supplied with ^ a 614 ms clock, and a second input of the fifth NAND gate (G ₃₃ ) is connected to the Q output of the first D flip-flop (IS ₃₁ ) at which also the signal triggering the switching function is tapped.

For this 3 pages drawings

Ingsgeblet Anwenc ¹

The invention is used as part of a device for automatic monitoring of radio emissions with speech modes.

It checks the presence of speech at the low-frequency output of any receiver with sufficient accuracy for the user and, if the result is positive, triggers the start of a tape recorder with delay delay.

Characteristic of the known technical solutions

In addition to the technical solution set out in DE OS 3 205558 A1, two methods for triggering switching functions depending on the presence of speech have hitherto been known.

One method is based on the principle that the supplied low frequency is rectified, smoothed and amplified. The DC level achieved is used to initiate the switching function via a manually variable switching level and time delay.

This method is practically implemented in the threshold value switch R-1355 of the company "Mechanikai Laboratorium" Budapest.

Substantial disadvantages of this device and devices based on the same method are:

a) Each input level with sufficient AC amplitude leads to the response of the circuit.

b) A distinction between speech and other signal sources is basically not possible.

c) If the signal intended for evaluation has a lower field strength than a simultaneously received interference signal, the device can not be used.

d) The manual classification of the threshold and the time delay involves subjective errors.

e) The adjustment often has to be adapted to the new conditions which often change in the shortwave range.

Another method relies on the use of microcomputer technology to recognize speech. From the frequency band of the language several frequencies are filtered out, their instantaneous amplitudes are sampled and the determined values are stored. The calculator compares with a previously entered speech pattern, considers a reasonable error and decides whether speech is present or not.