DD300221A7

DD300221A7 - CIRCUIT ARRANGEMENT FOR CONTROLLING STEPPER MOTORS

Info

Publication number: DD300221A7
Application number: DD33402989A
Authority: DD
Inventors: Klaus Dipl Ing Heubach
Original assignee: Ruhla Uhren Veb K
Priority date: 1989-10-30
Filing date: 1989-10-30
Publication date: 1992-05-27

Abstract

Die Erfindung betrifft eine Schaltungsanordnung zum Steuern von Schrittmotoren in elektronischen Zeitmeszgeraeten mit analoger Anzeige wie funkgesteuerte Quarzuhren. Aufgabe der Erfindung ist die Schaffung einer Schaltungsanordnung, mit der zeitlich zueinander versetzte Impulse beliebiger Frequenz an die in Brueckenschaltung liegenden Statorspulen dreier 180-Grad-Schrittmotoren gefuehrt werden. Von einer Impulserzeugungsschaltung werden nach entsprechender Frequenzuntersetzung mittels einer logischen Verknuepfungsschaltung drei Schrittmotoren mitzeitlich zueinander versetzten Impulsen beliebiger Frequenz angesteuert. Die Statorspulen der Schrittmotoren liegen in Brueckenschaltung mit den Treiberstufen, wobei die ersten Anschluesse miteinander verbunden und gemeinsam an den Ausgang eines ersten Treibers gelegt sind. Die zweiten Anschluesse gehen separat an die Ausgaenge dreier weiterer Treiberstufen. Fig. 1{Schrittmotoren; Steuerschaltung; Zeitmeszgeraet; Funkuhr; Logikschaltung; Brueckenschaltung; Motortreiber}The invention relates to a circuit arrangement for controlling stepper motors in electronic Zeitmezgeraeten with analog display such as radio-controlled quartz watches. The object of the invention is to provide a circuit arrangement, with the temporally offset pulses of any frequency to the lying in bridge circuit stator coils of three 180-degree stepper motors are guided. Of a pulse generating circuit, three stepper motors with mutually staggered pulses of any frequency are driven by a corresponding frequency reduction by means of a logic Verknüpfungsschaltung. The stator coils of the stepper motors are in bridge circuit with the driver stages, wherein the first terminals are connected together and placed together at the output of a first driver. The second connections go separately to the outputs of three other driver stages. Fig. 1 {stepping motors; Control circuit; Zeitmeszgeraet; radio clock; Logic circuit; bridge circuit; Motor driver}

Description

den zweiten Eingang einer der beiden Zweifach-NAND-Gatter führt. Der Ausgang des D-Flipflops ist mit dem zweiten Eingang des anderen Zweifach-NAND-Gatters verbunden, dessen Ausgang auf den dritten Eingang eines Dreifach-NAND-Gatters führt, dem eine Treiberstufe zur Ansteuerung des separaten Anschlusses eines der drei Motorspulen nachgeschaltet ist. In gleicher Weise sind zwei weitere D-Flipflops mit je zwei Zweifach- und einem Dreifach-NAND-Gatter beschaltet. Die Ausgänge der mit den negierten D-Flipflop-Ausgängen verbundenen Zweifach-NAND-Gatter führen auf die Eingänge eines weiteren, vierten Dreifach-NAND-Gatters und auf die ersten oder zweiten Eingänge der jeweils den anderen beiden D-Flipflops zugeordneten Dreifach-NAND-Gatter. Der Ausgang des vierten Dreifach-NAND-Gatters führt auf den Eingang der Treiberstufe, die die zusammengeschalteten Motorspulenanschlüsse ansteuert.leads the second input of one of the two dual NAND gate. The output of the D flip-flop is connected to the second input of the other dual NAND gate, whose output leads to the third input of a triple NAND gate, which is followed by a driver stage for driving the separate terminal of one of the three motor coils. In the same way, two more D flip-flops each with two double and one triple NAND gate are connected. The outputs of the dual NAND gates connected to the negated D flip-flop outputs lead to the inputs of a further, fourth triple NAND gate and to the first or second inputs of the triple NAND gates respectively associated with the other two D flip-flops. Gate. The output of the fourth triple NAND gate leads to the input of the driver stage, which drives the interconnected motor coil terminals.

embodiment The invention will be explained in more detail below using an exemplary embodiment. In dor associated drawing show

Fig. 1: die erfindungsgemäße Ansteuerschaltung; Fig. 2: das Impulsdiagramm hierzu.Fig. 1: the drive circuit according to the invention; 2: the pulse diagram for this purpose.

Eine an sich bekannte Impulserzeugungsschaltung 1 einer funkgesteuerten Quarzuhr hat die Ausgänge A1 bis A3, an die die Takteingänge C der D-Flipflops 4; 3; 2 gelegt sind. Der Ausgang Q des D-Flipflops 2 ist an seinem Dateneingang D und an den ersten Eingang eines NAND-Gatters 6 geführt, dessen zweiter Eingang mit dem zweiten Eingang eines NAND-Gatters 5 und dem Takteingang C des D-Flipflops 2 verbunden ist. Der Ausgang des NAND-Gatters 5 geht an den dritten Eingang eines Dreifach-NAND-Gatters 5 geht an den dritten Eingang eines Dreifach-NAND-Gatters 11, dessen Ausgang mit dem Eingang eines Motortreibers 18 verbunden ist. Das D-Flipflop 3 ist in der zuvor beschriebenen Weise mit den NAND-Gattern 7; 8; 12 und das D-Flipflop 4 mit den NAND-Gattern 9; 10; 13 beschaltet. Der Ausgang des NAND-Gatters 6 an die zweiten Eingänge der Dreifach-NAND-Gatter 12; 13; 14, der Ausgang des NAND-Gatters 8 an den zweiten Eingang des Dreifach-NAND-Gatters 11 und an die ersten Eingänge der Dreifach-NAND-Gatter 13; 14 unu der Ausgang des NAND-Gatters 10 an die ersten Eingänge der Dreifach-NAND-Gatter 11,12 sowie den dritten Eingang dos Dreifach-NAND-Gatters 14. Die Ausgänge der Dreifach-NAND-Gatter 11; 12; 13; 14 sind entsprechend mit den Eingängen der Motortreiberstufen 18; 17; 16; 15 verbunden. Dabei ist der Ausgang der Motortreiberstufe 15 über eine gemeinsame Leitung mit dem Anschluß der Schrittmotoren 19; 20; 21 verbunden. Die zweiten Anschlüsse der Schrittmotoren 19 bis 21 führen über separate Leitungen an die Ausgänge der Motortreiberstufen 16; 17; 18, wodurch diese in Brückenschaltungsweise angeordnet sind. Die Schrittmotoren 19; 20; 21 sind Antriebe für Anzeigeeinrichtungen funkgesteuerter Quarzuhren mit analoger Anzeige, wie Stunden-Minuten-Sekundenanzeige. Die Schaltungsanordnung kann für die Verwendung weiterer Schrittmotoren entsprechend erweitert werden. Die gesamte Schaltung ist vorteilhaft als CMOS-Schaltkreis ausgeführt.A per se known pulse generating circuit 1 a radio-controlled quartz watch has the outputs A1 to A3, to which the clock inputs C of the D flip-flops 4; 3; 2 are laid. The output Q of the D flip-flop 2 is fed to its data input D and to the first input of a NAND gate 6, whose second input is connected to the second input of a NAND gate 5 and the clock input C of the D flip-flop 2. The output of the NAND gate 5 goes to the third input of a triple NAND gate 5 goes to the third input of a triple NAND gate 11, the output of which is connected to the input of a motor driver 18. The D flip-flop 3 is in the manner described above with the NAND gates 7; 8th; 12 and the D flip-flop 4 with the NAND gates 9; 10; 13 connected. The output of the NAND gate 6 to the second inputs of the triple NAND gate 12; 13; 14, the output of the NAND gate 8 to the second input of the triple NAND gate 11 and to the first inputs of the triple NAND gate 13; 14 and the output of the NAND gate 10 to the first inputs of the triple NAND gates 11, 12 and the third input of the triple NAND gate 14. The outputs of the triple NAND gates 11; 12; 13; 14 are respectively connected to the inputs of the motor driver stages 18; 17; 16; 15 connected. In this case, the output of the motor driver stage 15 via a common line with the connection of the stepper motors 19; 20; 21 connected. The second terminals of the stepper motors 19 to 21 lead via separate lines to the outputs of the motor driver stages 16; 17; 18, whereby they are arranged in Brückenschaltungsweise. The stepper motors 19; 20; 21 are drives for display devices of radio-controlled quartz watches with analog display, such as hour-minute second display. The circuit arrangement can be extended accordingly for the use of further stepper motors. The entire circuit is advantageously designed as a CMOS circuit.

The Wirkungswelse the circuit arrangement according to the invention is the following:

Eine Impulserzeugungsschaltung 1 beliebiger Ausführung erzeugt drei zeitliche zueinander versetzte Impulse mit der für die anzusteuernden Schrittmotoren 19; 20; 21 erforderlichen Impulslänge und dem für die Funktion notwendigen Abstand. Diese Impulse gelangen auf die Takteingänge C der D-FlipUops 2; 3; 4,_die vorzugsweise auf die „High-Low"-Flanke des Taktsignals umschalten. Infolge der Rückkopplung der negierten Ausgänge Q der D-Flipflops 2; 3; 4 auf deren Dateneingänge D ändern diese ihre Ausgangszustände mit jedem Impuls an ihrem Takteingang C. Die den Ausgängen Q und den negierten Ausgängen Q der D-Flipflops 2; 3; 4 nachgeschalteten NAND-Gatter 5 bis 10 haben die Funktion von Toren für die aus der Impulserzeugungsschaltung 1 ausgegebenen und auf die jeweils zweiten Eingänge dieser NAND-Gatter 5 bis 10 geführten Impulse. Zu einem beliebigen Zeitpunkt to nach Fig.2 sei der Ausgang Q des D-Flipflops 2 „high" und demzufolge dessen negierter Ausgang Q „low". Ein zum Zeitpunkt ti beginnender „high"-lmpuls am Ausgang A1 der Impulserzeugungsschaltung 1 kann wegen des gesperrten NAND-Gatters 6 dieses nicht passieren und daher an den Ausgängen der Motortreiberstufen 15; 16; 17 keine Pegeländerung herbeiführen. Diese Ausgänge liegen auf „high", weil die Bedingung gilt, daß an den Ausgängen A1; A2; A3 der Impulsschaltung 1 nicht gleichzeitig Impulse anliegen dürfen. Der am Ausgang A1 anliegende „high"-lmpuls kann aber das NAND-Gatter 5 passieien, so daß.der Ausgang des nachfolgenden Dreifach-NAND-Gatters 11, dessen zweiter und dritter Eingang aufgrund der oben beschriebenen Voraussetzungen auf „high"-Pegel liegen, auf „high" schaltet. Über die als invertierender Verstärker arbeitende Motortreiberstufe 18 gelangt der Impuls an den zweiten Anschluß des Schrittmotors 21, so daß dieser einen Schritt ausführen kann. Für den nächsten Schritt an diesem Motor müssen die Potentiale an seinen Anschlüssen umgekehrt werden. Das wird nach Fig. 2 zum Zeitpunkt t₂, dem Ende des Impulses durch Umschalten des D-Fliflops 2, vorbereitet. Nach Ablauf des Impulses liegen alle Ausgänge der Motortreiber 15 bis 18 auf gleichem Potential. Der zum Zeitpunkt ta am Ausgang A1 derimpulserzeugungsschaltung 1 anliegende zweite Impuls kann nun das NAND-Gatter 5 nicht passieren, so daß am Ausgang der Motortreiberstufe 18 kein Pegelwechsel erfolgt. Der Impuls passiert aber das NAND-Gatter 6, dessen Ausgang die Dreifach-NAND-Gatter 12,13,14 steuert. Damit gelangt der Impuls über ebenfalls als invertierende Verstärker fungierenden Motortreiberstufen 15,16,17 an die miteinander verbundenen ersten Anschlüsse der Schrittmotoren 19,20,21 und an die separaten zweiten Anschlüsse der Schrittmotoren 19,20.Nur an den Anschlüssen des Schrittmotors 21 liegt die erforderliche Pegeldifferenz zum Ausführen der Schrittbevf egung, und zwar in unigekehrter Polarität zum vorhergehenden Schritt. Die Schrittmotoren 19; 20, die zwar über ihre gemeinsamen ersten Anschlüsse ebenfalls den Impuls erhalten, können keinen Schritt ausführen, weil der Pegolwechsel an ihren separaten zweiten Anschlüssen phasen- und amplituuenglsich ist zu dem Pegelwechsel an ihrem gemeinsamen ersten Anschluß. Das Ende des Impulses zum Zeitpunkt t₄ setzt das D-Flipflop 2 zurück in die Ausgangslage und die Ausgänge der Motortreiberstufen 15 bis 18 alle auf „high"-Potential, so daß sich der gesamte Zyklus wiederholen kann. Die für den Schrittmotor 21 beschriebene Funktionsweise gilt analog für die Schrittmotoren 19; 20.A pulse generating circuit 1 of any embodiment generates three temporally staggered pulses with the for the stepper motors 19 to be controlled; 20; 21 required pulse length and the necessary distance for the function. These pulses reach the clock inputs C of the D flip-flops 2; 3; Due to the feedback of the negated outputs Q of the D flip-flops 2, 3, 4 to their data inputs D, they change their output states with each pulse at their clock input C The outputs Q and the negated outputs Q of the D-flip-flops 2, 3, 4 connected NAND gates 5 to 10 have the function of gates for the output from the pulse generating circuit 1 and to the respective second inputs of these NAND gates 5 to 10 out 2, the output Q of the D flip-flop 2 is "high" and consequently its negated output Q is "low." A "high" pulse beginning at the instant ti at the output A1 of the pulse generation circuit 1 can because of the locked NAND gate 6 this does not happen and therefore at the outputs of the motor driver stages 15; 16; 17 cause no level change. These outputs are "high" because the condition applies that pulses may not be present at the same time at the outputs A1, A2, A3 of the pulse circuit 1. However, the "high" pulse applied to the output A1 may pass through the NAND gate 5, so that the output of the subsequent triple NAND gate 11 whose second and third inputs are "high" due to the conditions described above, switches to "high". Via the operating as an inverting amplifier motor driver stage 18, the pulse reaches the second terminal of the stepping motor 21, so that it can perform a step. For the next step on this motor, the potentials at its terminals must be reversed. This is prepared according to FIG. 2 at the time t ₂ , the end of the pulse by switching the D flip-flop 2. After the expiration of the pulse all outputs of the motor drivers 15 to 18 are at the same potential. The present at the time ta at the output A1 derimpulserzeugungsschaltung 1 second pulse can now pass through the NAND gate 5, so that no level change takes place at the output of the motor driver stage 18. However, the pulse passes through the NAND gate 6 whose output controls the triple NAND gates 12,13,14. Thus, the pulse passes via also acting as inverting amplifier motor driver stages 15,16,17 to the interconnected first terminals of the stepper motors 19,20,21 and to the separate second terminals of the stepper motors 19,20. Only at the terminals of the stepping motor 21 is the required level difference to perform the step request, in uneverse polarity to the previous step. The stepper motors 19; 20, which also receive the pulse via their common first terminals, can not perform a step because the pegol change at their separate second terminals is phase and amplitude equal to the level change at their common first terminal. The end of the pulse at time t ₄ resets the D flip-flop 2 back to the initial position and the outputs of the motor driver stages 15 through 18 are all at "high" potential so that the entire cycle can repeat applies analogously to the stepper motors 19, 20.

Die Schaltungsanordnung und deren Wirkungsweise gilt auch bei Verwendung weiterer Schrittmotoren. Die Schrittmotoren 21, 20,19 sind mit Teilen des Räderwerkes zur Sekunden-Minuten- und Stundenanzeige in funkgesteuerten Quarzuhren getriebiich verbunden.The circuit arrangement and its mode of action also applies when using further stepper motors. The stepper motors 21, 20,19 are geared to parts of the gear train for seconds-minute and hour display in radio-controlled quartz watches.

In Betracht gezogene Druckschriften DD-PS 258110 (i»02P8/00) DE-OS 3032838 (G04C3/14) CH-PS 659361 (G04C3/14)Documents contemplated DD-PS 258110 (i »02P8 / 00) DE-OS 3032838 (G04C3 / 14) CH-PS 659361 (G04C3 / 14)

Claims

Circuitry for controlling stepping motors in electronic timepieces having an analogue display, in which a pulse generating circuit is followed by D flip-flops whose negated output is fed back to the data input and the motor coils are connected in bridge to the collectors of complementary transistors, characterized in that the first inputs the NAND gate (5; 6) is connected to the clock input (C) of the D flip-flop (2) whose output (Q) and negated output (Q) are respectively applied to the second inputs of the NAND gates (5; 6). in that the output of the NAND gate (5) is connected to the third input of a triple NAND gate (11) such that the D flip-flops (3; 4) are connected in common with the NAND gates (7; 12) and (9; 10; 13) are connected so that the outputs of the NAND gates (6; 8; 10) are fed to the inputs of a further triple NAND gate (14) whose output is connected to the input of the motor driver (15) that the output of the NAND gate (6) is connected to the second inputs of the triple NAND gates (12; 13), the output of the NAND gate (8) with the second input of the triple NAND gate (11) and the first input of the triple NAND gate (13) and the output of the NAND gate (10) with the are connected to first inputs of the triple NAND gates (11; 12) and that the outputs of the triple NAND gates (11; 12; 13) are fed to the inputs of the motor driver stages (18; 17; 16).

2. Circuit arrangement according to claim 1, characterized in that the first inputs of the stepper motors (19 to 21) are connected in common to the output of the Motortroiberstufe (1b) and the second terminals coupled to the outputs of the motor driver stages (16 to 18).

For this 1 page drawing

Field of application of the invention

The invention relates to a circuit arrangement for controlling stepper motors in electronic ¹ ! Timepieces with analog display such as radio-controlled quartz watches.

Characteristic of the known state of the art

From DE-OS 3032838 a device for non-simultaneous control of two stepper motor coils in an electronic timepiece by polarized electronic pulses is known, the motor coils are performed in bridge circuit to the collectors of complementary transistors three parallel connected to an energy source circuit branches. The engines drive second and minute hands via independent transmission branches. The drive of the drive circuit is carried out by a control circuit, which may also be a Logikschiltung. Also, from DD patent 258110 a circuit arrangement for reversing two stepper motors is known, which realizes a contactless motor switching with a minimum of driver stages, in which the respective auszuschaltende motor is brought to a standstill. In each case, two windings of the stepper motors to be switched over are controlled by means of logic operation and three driver stages, the terminals of one winding being switched to respectively identical or different potentials depending on the circuit state of separately controlled NAND gates. Two coil leads together to the output of a driver. The motor coils are connected to the drivers in Brückensnhaltung.-These drive circuits can be controlled only two stepper motors. For several stepper motors, as used in timepieces of electronic timepieces, e.g. in radio clocks, are used to implement analog displays, these circuits are not suitable.

Object of the invention

The aim of the invention is to reduce the circuitry complexity of the control circuit in three stepper motors in the drive of an electronic timer.

Explanation of the essence of the invention

The object of the invention is to provide a circuit arrangement, are performed with the three temporally offset pulses of any frequency to the lying in bridge stator coils of three 180-degree stepper motors whose first terminals are interconnected and fed by only one driver stage and their second terminals separately lead to the outputs of three driver stages. According to the invention, the first inputs of two double-NAND gates are connected to the clock input of a D flip-flop whose negated output is fed back to the data input and simultaneously