DD273732A1 - DEVICE FOR AUTOMATICALLY COMPARING DURATION DIFFERENCES OF SEVERAL TRANSMISSION CHANNELS - Google Patents
DEVICE FOR AUTOMATICALLY COMPARING DURATION DIFFERENCES OF SEVERAL TRANSMISSION CHANNELS Download PDFInfo
- Publication number
- DD273732A1 DD273732A1 DD31740588A DD31740588A DD273732A1 DD 273732 A1 DD273732 A1 DD 273732A1 DD 31740588 A DD31740588 A DD 31740588A DD 31740588 A DD31740588 A DD 31740588A DD 273732 A1 DD273732 A1 DD 273732A1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- transmission
- delay
- channels
- time
- differences
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Die Vorrichtung zum automatischen Ausgleich von Laufzeitunterschieden mehrerer Uebertragungskanaele kann ueberall dort eingesetzt werden, wo es darauf ankommt, dass digitale Uebertragungsstrecken eine gleiche Durchgangsverzoegerung aufweisen. Die Aufgabe der Erfindung besteht darin, eine Vorrichtung zu schaffen, welche Differenzen der Durchgangsverzoegerung von zwei oder mehreren gleichwertigen Kanaelen erfasst und die Durchgangsverzoegerung so abgleicht, dass die Laufzeitunterschiede (Skew) minimiert werden. Erfindungsgemaess wird die Aufgabe dadurch geloest, dass am Ausgang der Uebertragungsstrecke ueber SENSE-Leitungen ein Zeitkomparator zum zeitlichen Vergleich der Signalflanken am Ausgang der Uebertragungskanaele angeordnet ist. Weiter werden in Reihe zu den Kanaelen der Uebertragungsstrecke programmierbare Verzoegerungsbaugruppen geschaltet. Der Ausgang des Zeitkomparators ist mit den Steuereingaengen der Verzoegerungsbaugruppen verbunden. Die Erfindung ist aus Fig. 1 ersichtlich. Fig. 1The device for automatic compensation of transit time differences of several transmission channels can be used wherever it is important that digital transmission links have the same transit delay. The object of the invention is to provide a device which detects differences in the transit delay of two or more equivalent channels and equalizes the pass-through delay so that the skews are minimized. According to the invention, the object is achieved by arranging a time comparator for the time comparison of the signal edges at the output of the transmission channels at the output of the transmission link via SENSE lines. Furthermore, programmable delay units are connected in series with the channels of the transmission link. The output of the time comparator is connected to the control inputs of the delay units. The invention can be seen in FIG. Fig. 1
Description
Die in Fig. 1 gezeigte Schaltungsanordnung ist zunächst zur Erläutertung auf den automatischen Ausgleich der Laufzeitunterschiede von nur 2 Übertragungskanälen beschränkt und besteht aus folgenden Hauptbestandteilen:The circuit arrangement shown in FIG. 1 is initially limited to the explanation of the automatic compensation of the propagation time differences of only two transmission channels and consists of the following main components:
- zwei Sense-Leitungen am Ausgang der Übertragungskanäle- Two sense lines at the output of the transmission channels
- Signalvergleicher- Signal comparator
- zwei programmierbare Verzögerungsbaugruppen in Reihe zu den zwei Übertragungskanälen- Two programmable delay modules in series with the two transmission channels
- Steuerungsbaugruppe- Control module
Eine praktische Anwendung der Erfindung ist in automatischen Testsystemen möglich. Ein Logikgenerator {Signalquelle) ist über entsprechende Leitungen mit einem Datenschreiber und dieser wieder über entsprechende Leitungen mit dem Testobjekt (Signalsenke) verbunden. Die Laufzeit der Signale vom Generator bis zum Testobjekt kann in den einzelnen Kanälen bedingt durch verschiedene Ursachen sehr unterschiedlich sein.A practical application of the invention is possible in automatic test systems. A logic generator {signal source) is connected via corresponding lines to a data recorder and this again via corresponding lines to the test object (signal sink). The duration of the signals from the generator to the test object can be very different in the individual channels due to various causes.
Der Signalvergleicher hat die Aufgabe, über die Sense-Leitungen zu erkennen, in welcher Reihenfolge die Signale am Testobjekt erscheinen. In Abhängigkeit vom Ergebnis des Vergleichs erhöht die Steuerung automatisch die Verzögerungszeit in einer der zusätzlichen Verzögerungsbaugruppen, so, daß die Laufzeitunterschiede am Testobjekt minimiert werden. Durch die Sense-Leitungen wird es möglich, alle Laufzeituntürschiede der Übertragungskanäle bis hin zur Signalsenke, also im Beispiel auch die Einflüsse durch unterschiedliche Lastverhältnisse des Testobjektes zu erfassen und auszugleichen. Somit wird nicht die absolute Laufzeit in den Übertragungskanälen gemessen, sondern der Vergleicher hat nur zu erkennen, in welcher Reihenfolge die Signale an der Signalsenke erscheinen. Damit wird es möglich, den Abgleich mit einer sehr hohen Genauigkeit durchzuführen und den verbleibenden Skew im Subnanosekundenbereich zu halten.The purpose of the signal comparator is to recognize the order in which the signals appear on the test object via the sense lines. Depending on the result of the comparison, the controller automatically increases the delay time in one of the additional delay modules so that the skews on the test object are minimized. The sense lines make it possible to detect and compensate for all runtime differences of the transmission channels as far as the signal sink, that is to say in the example also the influences due to different load conditions of the test object. Thus, the absolute transit time is not measured in the transmission channels, but the comparator has only to recognize the order in which the signals appear at the signal sink. This makes it possible to perform the adjustment with a very high accuracy and to keep the remaining skew in the subnanosecond range.
Eine Erweiterung auf n-Übertragungskanäle ist möglich, entweder durch Einsatz von η - 1 Signalvergleichern oder durch den Einsatz von zwei Multiplexem mit η-Eingängen wie in Fig. 2 dargestellt wird. Die Steuerung liefert dann die Adreßsignale an den Multiplexer. Weiter ist es möglich, mit Hilfe von zwei Signalvergleichern, welche getrennt die Reihenfolge der LH- bzw. HL-Flanken erkennen und unter Einsatz von solchen abgleichbaren Verzögerungsbaugruppen, welche ein getrenntes Abgleichen der Verzögerung beider Flanken ermöglichen, die Laufzeitunterschiede für beide Flanken getrennt auszugleichen.An extension to n transmission channels is possible, either by using η - 1 signal comparators or by the use of two multiplexers with η inputs as shown in Fig. 2. The controller then provides the address signals to the multiplexer. Furthermore, it is possible with the aid of two signal comparators, which separately recognize the order of the LH or HL edges, and compensate for the propagation time differences for both edges separately by using such adjustable delay modules, which enable a separate adjustment of the delay of both edges.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD31740588A DD273732A1 (en) | 1988-07-01 | 1988-07-01 | DEVICE FOR AUTOMATICALLY COMPARING DURATION DIFFERENCES OF SEVERAL TRANSMISSION CHANNELS |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD31740588A DD273732A1 (en) | 1988-07-01 | 1988-07-01 | DEVICE FOR AUTOMATICALLY COMPARING DURATION DIFFERENCES OF SEVERAL TRANSMISSION CHANNELS |
Publications (1)
Publication Number | Publication Date |
---|---|
DD273732A1 true DD273732A1 (en) | 1989-11-22 |
Family
ID=5600551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DD31740588A DD273732A1 (en) | 1988-07-01 | 1988-07-01 | DEVICE FOR AUTOMATICALLY COMPARING DURATION DIFFERENCES OF SEVERAL TRANSMISSION CHANNELS |
Country Status (1)
Country | Link |
---|---|
DD (1) | DD273732A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002023358A2 (en) * | 2000-09-15 | 2002-03-21 | Intel Corporation | Digital system of adjusting delays on circuit boards |
-
1988
- 1988-07-01 DD DD31740588A patent/DD273732A1/en not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002023358A2 (en) * | 2000-09-15 | 2002-03-21 | Intel Corporation | Digital system of adjusting delays on circuit boards |
WO2002023358A3 (en) * | 2000-09-15 | 2003-03-06 | Intel Corp | Digital system of adjusting delays on circuit boards |
KR100740076B1 (en) * | 2000-09-15 | 2007-07-18 | 인텔 코포레이션 | Digital system of adjusting delays on circuit boards |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10302128B3 (en) | Buffer amplifier system for buffer storage of signals runs several DRAM chips in parallel and has two output buffer amplifiers in parallel feeding reference and signal networks with capacitors and DRAMs | |
DE10153657C2 (en) | Arrangement for data transmission in a semiconductor memory system and data transmission method therefor | |
DE68924744T2 (en) | Contact pin electronics device with phase adjustment for an IC tester and method for phase adjustment. | |
DE68924811T2 (en) | Clock supply circuit. | |
DE102007044131B4 (en) | Memory controller and memory system with a memory controller and a memory circuit | |
DE112005001517B4 (en) | Synchronization between low frequency and high frequency digital signals | |
DE102007044110A1 (en) | Method and circuit for adjusting the phase shift | |
DE602005002931T2 (en) | Testing a test object with sampling of the clock signal and the data signal | |
DE10330593B4 (en) | Integrated clock supply module for a memory module, memory module, which includes the integrated clock supply module, as well as methods for operating the memory module under test conditions | |
DE60200050T2 (en) | Circuit for the detection of disturbances of the period in a clock signal | |
DE69407529T2 (en) | Device for monitoring the phase shift between two clock signals | |
DE10130123A1 (en) | Delay control loop for generating complementary clock signals | |
DE2641700C2 (en) | ||
EP1148647A2 (en) | Circuit arrangement for receiving at least two digital signals | |
DE102006002735B3 (en) | Duty cycle correction device, especially for DRAM DDRx memory has two delay devices for stepwise varying of the delay between rising and falling flanks, or vice versa, until the signal oscillation is lost for use in evaluation | |
DE10131712B4 (en) | Electronic component, tester and method for calibrating a tester device | |
DD273732A1 (en) | DEVICE FOR AUTOMATICALLY COMPARING DURATION DIFFERENCES OF SEVERAL TRANSMISSION CHANNELS | |
DE69931512T2 (en) | PHASENDIFFERENZVERGRÖSSERER | |
EP1179737B1 (en) | Test arrangement for an integrated circuit | |
DE3715163A1 (en) | ELECTRICAL TEST CIRCUIT | |
DE102004036145A1 (en) | Semiconductor circuit device and system for testing a semiconductor device | |
DE60319664T2 (en) | Method and arrangement for reducing a clock shift between two signals | |
DE69317506T2 (en) | Method and arrangement for minimizing the phase difference between two data streams before switching | |
EP0463206B1 (en) | Measuring process for small phase differences and circuit for applying this process | |
DE4418653C2 (en) | Device for selecting one of at least two clock signals in redundant devices of a communication system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ENJ | Ceased due to non-payment of renewal fee |