DD253129A1

DD253129A1 - METHOD AND CIRCUIT ARRANGEMENT FOR REALIZING ELECTRONIC SWITCHES WITH TIP PUSHBUTTON

Info

Publication number: DD253129A1
Application number: DD29483086A
Authority: DD
Inventors: Gerolf Haehle
Original assignee: Rundfunktechnik Rema Veb
Priority date: 1986-10-01
Filing date: 1986-10-01
Publication date: 1988-01-06

Abstract

Verfahren und Schaltungsanordnung zur Realisierung elektronischer Schalter mit Tipptastenausloesung. Bestimmt zur Realisierung einer beliebigen Anzahl voneinander abhaengiger elektronischer Schalter mit Tipptastenausloesung fuer den Einsatz in der Konsumgueterelektronik. Ziel und Aufgabe sind es, unter Anwendung modernster mikroelektronischer Bauelemente und mit einem geringen oekonomischen Aufwand elektronischer Schalter voneinander abhaengiger Art mit Tipptastenausloesung, die in beliebiger Anzahl angeordnet werden koennen, fuer den Einsatz in Funktionsumschaltern, Programmspeichern o. ae. von Rundfunk- und Fernsehgeraeten zu schaffen, die bei Vermeidung der Maengel bekannter Loesungen und unter Anwendung der Vorteile bekannter Loesungen so ausgebildet sind, dass sie beliebig oft kaskadiert werden koennen. Die Loesung besteht darin, dass durch Betaetigung einer der Tipptasten ein monostabiler Multivibrator angestossen wird, dessen Ausgangsimpuls fuer eine gegenueber der Dauer der Tastenbetaetigung minimal zu bemessende Zeit alle eingesetzten RS-Flipflops ruecksetzt und anschliessend das ausgewaehlte RS-Flipflop wieder gesetzt wird, dessen Ausgangssignal in negierter oder nicht negierter Form zur Ansteuerung einer anwendungsspezifischen Peripherie genutzt wird.Method and circuit arrangement for the realization of electronic switches with touch-triggering. Intended for the realization of any number of interdependent electronic switches with a touch-pad release for use in consumer electronics. The goal and task are, using modern microelectronic components and with a low economic cost of electronic switches interdependent type with a touch pad, which can be arranged in any number, for use in function switches, program memory o. Ae. of radio and television sets which, while avoiding the defects of known solutions and using the advantages of known solutions, are designed so that they can be cascaded as often as desired. The solution is that by pressing one of the jog keys a monostable multivibrator is triggered, the output pulse for a duration of Tastenbetaetigung minimal time to be reset all RS flip-flops resets and then the selected RS flip-flop is set again, the output signal in negated or not negated form is used to control an application-specific periphery.

Description

Die Lösung dieser Aufgabe besteht darin, daß zwischen dem Gate und dem anderen Pol der Spannungsquelle ein Speicherelement eingeschaltet ist, das in zwei Zuständen existieren kann, wobei der erste Zustand einer galvanischen Verbindung und der zweite Zustand einer Unterbrechung entspricht und daß vom ersten in den zweiten Zustand durch Anlegen eines kurzzeitigen Spannungsimpulses an den Aktivierungseingang umschaltbar ist.The solution to this problem is that between the gate and the other pole of the voltage source, a memory element is switched on, which may exist in two states, the first state of a galvanic connection and the second state corresponds to an interruption and that from the first to the second State can be switched to the activation input by applying a momentary voltage pulse.

Eine andere zu beachtende Tatsache besteht darin, daß die Schaltzeiten von Feldeffekttransistoren durch die Auf- bzw. Entladezeit der Gate-Source-Kapazität des Transistors bestimmt werden. Insbesondere bei Leistungseffekt-Transistoren nimmt diese Kapazität beachtliche Werte an. Um die Verluste beim Ein-und Ausschaltvorgang gering zu halten, werden möglichst kurze Schaltzeiten angestrebt. Dazu benötigt man Ansteuerschaltungen, die hohe Impulsströme liefern. Bei handelsüblichen Ansteuerschaltungen werden diese hohen Impulsströme von einer gesonderten Hilfsspannungsquelle erzeugt. Das ist jedoch mit einem verhältnismäßig hohen Aufwand verbunden. Die im DE-Pt 3108385 beschriebenen Verfahren zur Ansteuerung eines Leistungs-Feldeffekt-Schalttransistors und der Schaltungsanordnung zur Durchführung des Verfahrens liegt nun die Aufgabe zugrunde, ein Verfahren zur Ansteuerung eines Leistungs-Feldeffekt-Transistors und Schaltungen zur Durchführung des Verfahrens so auszugestalten, daß hohe Impulsströme für die Ansteuerung ohne gesonderte Hilfsspannungsquellen erzeugt werden.Another fact to be noted is that the switching times of field effect transistors are determined by the charge or discharge time of the gate-source capacitance of the transistor. Especially in the case of power effect transistors, this capacitance assumes considerable values. In order to keep the losses during switching on and off low, the shortest possible switching times are sought. This requires drive circuits that deliver high pulse currents. In commercially available drive circuits, these high pulse currents are generated by a separate auxiliary voltage source. However, this is associated with a relatively high cost. The method described in DE-Pt 3108385 for driving a power field effect switching transistor and the circuit arrangement for carrying out the method is based on the object, a method for driving a power field effect transistor and circuits for performing the method in such a way that high Pulse currents are generated for the control without separate auxiliary voltage sources.

Die Lösung dieser Aufgabe besteht darin, daß zum Einschalten des Leistungs-Feldeffekttransistors (Schalttransistors) seine Gate-Source-Kapazität durch Zuschalten eines Kondensators über einen ersten Transistor aufgeladen wird und daß zum Ausschalten des Leistungs-Feldeffekt-Schalttransistors die Gate-Source-Kapazität durch Einschalten eines zweiten Transistors entladen wird.The solution to this problem is that to turn on the power field effect transistor (switching transistor) its gate-source capacitance is charged by connecting a capacitor via a first transistor and that to turn off the power field-effect switching transistor, the gate-source capacitance Turning on a second transistor is discharged.

In der DE-OS 3226339 ist eine analoge Schaltvorrichtung mit MOS-Transistoren beschrieben. Sie umfaßt ρ- und n-Kanalmetalloxyd-Halbleiter-Feldeffekttransistoren, von denen jeder eine Source-Elektrode, eine Drain-Elektrode, eine Gate-Elektrode, eine Substrat-Elektrode aufweist. Die p- und n-Kanalmetalloxyd-Halbleiter-Feldeffekttransistoren sind zueinander parallel geschaltet. Dabei werden ein erstes und ein zweites Analogsignal (Vin, Vout) empfangen und an einem Paar von Verbindungspunkten zwischen den p- und n-Kanalmetalloxyd-Halbleiter-Feldeffekttransistoren erzeugt. Ferner werden Steuersignal (00), die zueinander invertiert verlaufen, den Gate-Elektroden, der p- und n-Kanalmetalloxyd-Halbleiter-Feldeffekttransistoren zugeführt. Eine Spannungspufferschaltung ist ebenfalls vorgesehen, um eine vorbestimmte Spannung der Substrat-Elektrode eines der p- und n-Kanalmetalloxyd-Halbleiter-Feldeffekttransistoren aufzudrücken, um dadurch eine Änderung in der Schwellwertspannung aufgrund des Source-Substrat-Vorspanneffektes zu vermindern. Ein dynamischer MOS-Schaltkreis ist in der DE-OS 3329093 bekanntgeworden. Er besteht aus einer ersten Reihenschaltung, eines ersten Steuer-MOS-FET, eines Entlade-MOS-FET, dessen Drain-Eingang mit einem Bootstrap-Kondensator verbunden ist und eines ersten Schalt-MOS-FET, bestehend aus einer nachgeschalteten zweiten Reihenschaltung eines zweiten Steuer-MOS-FET und eines über den Entlade-MOS-FET ansteuerbaren zweiten Schalttransistoren. Zur Erzielung von Ausgangsimpulsen hoher Flankensteilheit und hoher Pegel ist der Schaltkreis so ausgebildet, daß der Entlade-MOS-FET als Konstantstromquelle geschaltet ist. Im DD-Pt 220474 ist eine integrierte Verzögerungsschaltung beschrieben, deren Zielstellung darin besteht, eine einfache integrierte Verzögerungsschaltung mit hoher Funktionssicherheit in statischer MOS-Technik zu schaffen, bei der zusätzliche dispexterne Elemente, wie Taktgeneratoren, nicht erforderlich sind und die mit möglichst geringer Chipfläche realisiert werden kann. Zur Erreichung des Zieles liegt die Aufgabe zugrunde, eine integrierte Verzögerungsschaltung in statischer MOS-Technik mit wesentlich reduziertem Flächenbedarf zu schaffen, bei der die Verzögerungszeit möglichst wenig von Betriebsspannungsschwankungen und von Toleranzen der Technologieparameter abhängt und bei der ohne Schaltungsänderung unterschiedliche Verzögerungszeiten bzw. Schaltschwellen realisiert werden können. Zur Lösung dieser Aufgabe wird von einer Verzögerungsschaltung in integrierter statischer MOS-Technik ausgegangen, die aus einem Zeitglied, einen Pegelumsetzer und einem Schaltelement besteht.In DE-OS 3226339 an analog switching device with MOS transistors is described. It comprises ρ and n-channel metal oxide semiconductor field effect transistors, each having a source electrode, a drain electrode, a gate electrode, a substrate electrode. The p- and n-channel metal oxide semiconductor field effect transistors are connected in parallel with each other. At this time, first and second analog signals (Vin, Vout) are received and generated at a pair of connection points between the p- and n-channel metal oxide semiconductor field-effect transistors. Further, control signals (00), which are inverted with each other, are supplied to the gate electrodes carrying p- and n-channel metal oxide semiconductor field-effect transistors. A voltage buffer circuit is also provided to force a predetermined voltage of the substrate electrode of one of the p- and n-channel metal oxide semiconductor field-effect transistors to thereby reduce a change in the threshold voltage due to the source-substrate biasing effect. A dynamic MOS circuit has become known in DE-OS 3329093. It consists of a first series connection, a first control MOS-FET, a discharge MOS-FET whose drain input is connected to a bootstrap capacitor and a first switching MOS-FET, consisting of a downstream second series connection of a second Control MOS FET and a controllable via the discharge MOS FET second switching transistors. In order to obtain output pulses of high edge steepness and high level, the circuit is formed so that the discharge MOS FET is connected as a constant current source. In DD-Pt 220474 an integrated delay circuit is described, the objective of which is to provide a simple integrated delay circuit with high reliability in static MOS technology, in which additional dispexterne elements, such as clock generators, are not required and realized with the smallest possible chip area can be. To achieve the object, the object is to provide an integrated delay circuit in static MOS technology with significantly reduced area requirements, in which the delay time as little as possible depends on operating voltage fluctuations and tolerances of the technology parameters and in which different delay times or switching thresholds are realized without circuit change can. To achieve this object, it is assumed that a delay circuit in integrated static MOS technology, which consists of a timer, a level shifter and a switching element.

Die Lösung der Aufgabe besteht darin, daß der Ausgangsknoten, die aus einem Ladetransistor, einem Auslösetransistor und einem Kondensator bestehenden Zeitgliedes mit dem Gate- und Drainanschluß wenigstens eines Koppeltransistors verbunden ist, dessen Source mit dem Eingang des Schaltelementes und dem Drainanschluß eines Entladetransistors verbunden ist. Der Sourceanschluß des Entladetransistors ist mit Masse und der Gateanschluß mit dem Eingang des Zeitgliedes verbunden. Allen diesen MOS-Schaltkreisen ist eines gemeinsam, sie sind sehr materialintensiv, sie sind zum Teil nach veralteten Herstellungstechnologien gefertigt und sehr unempfindlich gegenüber Fremdspannungen. Ein wesentlicher Mangel besteht darin, daß sie nur begrenzt kaskadierungsfähig sind, d. h. maximal nur sechszehn Schalter gestatten. Ganz besonders in Geräten der Konsumgüterelektronik sind die Material- und Kostenintensität ein Nachteil, der bis zur Unmöglichkeit einer Realisierung von bestimmten Gebrauchswerten aus Effektivitätsgründen gehen kann. Mit wesentlich geringerem Aufwand ist eine im DD-Pt 0152666 beschriebene Auswerteschaltung für kapazitive Tastenschalter aufgebaut. Die Auswerteschaltung bedient sich eines Schaltelementes dimorpher Halbleiterstruktur, dessen Leitzustände durch die tastenbewirkte Kapazitätsänderung eines zugeordneten Kondensators eingeschaltet werden. Der Übergang des Schaltelementes von hoch- in den niederohmigen Zustand erfolgt durch einen angelegten Spannungsimpuls, sobald dieser die definierte Schwellspannung überschreitet und hierbei eine Impulsbreite aufweist, die über einer elementespezifischen Verzögerungszeit liegt. Die tastenbewirkte Kapazitätsänderung bewirkt Impulsbreiten der anliegenden Folge, die entweder über oder unter der genannten Verzögerungszeit liegen, so daß diese Impulse das Schaltelement entweder in den niederohmigen Zustand überführen oder die Umschaltung nicht auslösen können. Beim Übergang von hoch- in den niederohmigen Zustand bildet ein Teil des auslösenden Ansteuerimpulses den Ausgangsimpuls, der an einem mit dem Schaltelement in Reihe liegenden Meßwiderstand abnehmbar ist. Diese Schaltungsanordnung setzt eine Impulsbreite der am Schaltelement anliegenden Folge voraus, welche durch die Kapazitätssteuerung der Werte unterhalb der Verzögerungszeit geändert werden kann, d. h. diese Impulsbreite ist begrenzt. Die zur Verfügung stehenden Breiten der Ausgangsimpulse sind für viele Belange zu gering. Sie setzen außerdem eine hohe Stabilität der Kennwerte des Schaltelementes voraus. Dies gilt insbesondere beim Einsatz solcher Schaltelemente fürThe solution of the problem is that the output node, which is connected from a charging transistor, a trigger transistor and a capacitor existing timer with the gate and drain of at least one coupling transistor whose source is connected to the input of the switching element and the drain of a discharge transistor. The source of the discharge transistor is connected to ground and the gate connected to the input of the timer. All these MOS circuits have one thing in common, they are very material-intensive, they are partly manufactured according to outdated manufacturing technologies and very insensitive to external voltages. A significant shortcoming is that they have limited cascading capability, i. H. allow only a maximum of sixteen switches. Especially in appliances of consumer electronics, the material and cost intensity is a disadvantage that can go to the impossibility of realizing certain utility values for reasons of effectiveness. With considerably less effort, an evaluation circuit for capacitive push button switches described in DD-Pt 0152666 is constructed. The evaluation circuit uses a switching element of a dimorphic semiconductor structure whose conductive states are switched on by the key-operated capacitance change of an associated capacitor. The transition of the switching element from high to low-resistance state is effected by an applied voltage pulse as soon as it exceeds the defined threshold voltage and in this case has a pulse width which is above an element-specific delay time. The key-induced capacitance change causes pulse widths of the applied sequence, which are either above or below said delay time, so that these pulses can either convert the switching element into the low-resistance state or can not trigger the changeover. During the transition from the high to the low-impedance state, part of the triggering drive pulse forms the output pulse, which can be removed at a measuring resistor connected in series with the switching element. This circuit requires a pulse width of the sequence applied to the switching element, which can be changed by the capacity control of the values below the delay time, d. H. this pulse width is limited. The available widths of the output pulses are too low for many concerns. They also require a high stability of the characteristics of the switching element. This is especially true when using such switching elements for

Tastenschalter und Tastaturen hinsichtlich der Synchronisation mit Mikroprozessoren. Aus solchen kapazitiv gesteuerten Schaltelementen aufgebaute Tastenschalter, bei denen die Kapazitätsänderung durch manuelle Tastenbetätigung und die Erkennung bzw. Auswertung derselben durch ein Schaltelement amorpher Halbleiterotniktur realisiert wird, erfordern daher zusätzliche und entsprechend aufwendige Verstärkerschaltungen, die gleichfalls eine erhöhte Leistungsaufnahme nach sich ziehen. Der Aufbau von Tastaturen bedingt infolgedessen für jede Taste ein der Auswertung dienendes Schaltelement. Außerdem sind Schaltungen zur Pegelanpassung an verschiedene Schaltkreistechniken notwendig, günstigere aufwandsärmere Schaltungsvarianten der Auswertung sind damit nicht möglich. Der durch die einfache Herstellung bedingte ökonomische Vorteil der Schaltelemente amorpher Halbleiterstruktur wird hierdurch und insbesondere bei den genannten Aufwendungen erheblich gemindert. Zur Vermeidung dieser Nachteile ist dem DD-Pt 0152666 das Ziel vorangestellt, eine Auswerteschaltung für kapazitive Tastenschalter auf der Grundlage von Schaltelementen amorpher Halbleiterstruktur, deren Ausgangsinformationen ohne zusätzliche schaltungstechnische Maßnahmen verwertbar sind, zu schaffen, die an das Schaltelement bezüglich Stabilität der Kennwerte geringere Anforderungen stellt, für den Aufbau von Tastaturen bauelementesparende Anordnungen ermöglicht, eine geringe Leistungsaufnahme besitzt und eine unaufwendige Anpassung an verschiedene Schaltkreistechniken erlaubt. Die zugrunde liegende Aufgabenstellung ist die Schaffung einer derartigen Auswerteschaltung, mit der Ausgangsimpulse ausreichender Breite erzielt werden können, die von den am Schaltelement anliegenden Ansteuerimpulsen unabhängig einstellbar ist.Key switches and keyboards for synchronization with microprocessors. Key switches constructed from such capacitively controlled switching elements, in which the capacitance change is realized by manual key actuation and the recognition or evaluation thereof by a switching element amorphous Halbleitotniktur therefore require additional and correspondingly complex amplifier circuits, which also entail an increased power consumption. As a result, the structure of keyboards requires an evaluation element for each key. In addition, circuits for level adjustment to various circuit techniques are necessary, cheaper lower-cost circuit variants of the evaluation are not possible. The economic advantage of the switching elements amorphous semiconductor structure due to the simple production is thereby considerably reduced, and in particular in the case of the aforementioned expenses. To avoid these disadvantages, the DD-Pt 0152666 is preceded by the goal to provide an evaluation circuit for capacitive key switch based on switching elements amorphous semiconductor structure whose output information without additional circuitry measures are usable, which makes lower demands on the switching element with respect to stability of the characteristics , allows for the construction of keyboards device-saving arrangements, has a low power consumption and allows an inexpensive adaptation to various circuit techniques. The underlying task is to provide such an evaluation circuit, with the output pulses of sufficient width can be achieved, which is independently adjustable by the voltage applied to the switching element driving pulses.

Gelöst ist diese Aufgabe in der Weise, daß neben einer ersten Koppelschaltung zur Übertragung von Umschaltimpulsen an ein Schaltelement amorpher Halbleiterstruktur eine zweite Koppelschaltung zur Übertragung von Halteimpulsen an das Schaltelement vorgesehen ist und beide Koppelschaltungen je einen separaten Steuereingang besitzen. Diese ohne Zweifel gut funktionierende Auswerteschaltung ist auf kapazitive Tastenschalter beschränkt, für normale Tipptasten ist sie nicht anwendbar.This problem is solved in such a way that in addition to a first coupling circuit for the transmission of switching pulses to a switching element amorphous semiconductor structure, a second coupling circuit for transmitting sustain pulses is provided to the switching element and both coupling circuits each have a separate control input. This undoubtedly well-functioning evaluation circuit is limited to capacitive push-button switches, it is not applicable to normal push-buttons.

Object of the invention

Es ist das Ziel der Erfindung, unter Verwendung modernster mikroelektronischer Bauelemente und mit einem ökonomisch vertretbaren Aufwand elektronische Schalter voneinander abhängiger Art mit Tipptastenauslösung, die in beliebiger Anzahl angeordnet werden können und die insbesondere für die Konsumgüterelektronik sowie ganz speziell für den Einsatz in Programmspeichern oder als Funktionsumschalter von Rundfunk- und Fernsehempfängern geeignet sind, zu schaffen.It is the object of the invention, using state-of-the-art microelectronic components and with an economically justifiable cost, electronic switches of interdependent nature with tip-button release, which can be arranged in any number and especially for consumer electronics and especially for use in program memories or as a function switch radio and television receivers.

Explanation of the essence of the invention

Der Erfindung liegt die Aufgabe zugrunde, bei Vermeidung der Mängel bekannter Lösungen und unter Anwendung der Vorteile bekanner Lösungen die Möglichkeit zu schaffen, voneinander abhängige elektronische Schalter mit Tipptastenauslösung beliebig oft und bei minimalem Stromverbrauch zu kaskadieren.The invention is based on the object, while avoiding the deficiencies of known solutions and using the advantages of bekanner solutions to create the possibility of cascading interdependent electronic switch with tip button as often as possible and with minimal power consumption.

Die Lösung dieser Aufgabe, bei der elektronische Schalter mit Tipptastenauslösung in voneinander abhängiger Art und in beliebiger Anzahl unter Anwendung im Prinzip bekannter mikroelektronischer Schaltkreise realisiert werden, besteht darin, daß durch Betätigung einer der Tipptasten ein monostabiler Multivibrator angestoßen wird, wodurch für eine minimal zu bemessende Zeit alle entsprechend der Schaltanzahl eingesetzten RS-Flipflops rückgesetzt werden und nach Ablauf dieser Zeit durch das Kontaktprellen der betätigten Tipptasten das so ausgewählte RS-Flipflop wieder gesetzt wird, während durch eine Diode eine schnelle Entladung der Monoflop-Kapazität und damit ein Anstoßen des Monoflops durch das Kontaktprellen vermieden wird und die Zeitkonstante des monostabilen Multivibrators minimal gegenüber der Dauer der Tipptastenbetätigung bemessen wird.The solution to this problem, are realized in the electronic switches with keystroke triggering in interdependent nature and in any number using principle known microelectronic circuits, is that by pressing one of the keys a monostable multivibrator is triggered, creating a minimal to be measured Time all reset according to the number of switching RS flip-flops are reset and after this time by the bounce of the pressed keys, the selected RS flip-flop is set again, while by a diode fast discharge of the monoflop capacity and thus a bumping of the monoflop the contact bouncing is avoided and the time constant of the monostable multivibrator is minimized relative to the duration of the touchpad operation.

Zur Durchführung des Verfahrens besteht eine weitere Lösung der Aufgabein einer Schaltungsanordnung mit folgenden Kennzeichen:To carry out the method, another solution to the problem is a circuit arrangement having the following characteristics:

Eine Kombination aus Widerstand, Kapazität und Diode liegt einerseits an Masse und wird andererseits vom Widerstand aus zu einer Leitung U₆ geführt, wobei der Widerstand von einer zweiten Diode überbrückt wird und die erste Diode mit dem Setzeingang eines RS-Flipflops, bestehend aus zwei NAND-Gattern G1 und G 2 und über einen zweiten Widerstand mit einer Leitung U₈ sowie über eine Tipptaste mit Masse verbunden wird und über eine dritte Diode zu einer Kaskadierungsverbindung führt und diese Kaskadierungsverbindung über einen dritten Widerstand mit einer Leitung Ub und über eine vierte Diode mit einer zweiten Tipptaste verbunden ist, welche einerseits am Setzeingang eines zweiten RS-Flipflops, bestehend aus zwei NAND-Gattern G3und G4, an der vierten Diode und übereinen vierten Widerstandan einer Leitung Us und andererseits an Masse liegt und die Kaskadierungsverbindung mit einem Eingang des NAND-Gatters G 5 verbunden ist, dessen Ausgang über eine fünfte Diode und eine zweite Kapazität zum Eingang eines Negators G 6, welcher über einen fünften Widerstand an Masse liegt, führt und dessen Ausgang auf den zweiten Eingang des NAND-Gatters G 5 zurückgeführt wird und zugleich an den Rücksetzeingängen aller RS-Flipflops und an einer zweiten Kaskadierungsverbindung liegt, wobei vorteilhafter Weise für alle Gatter der CMOS-Schaltkreis V4011 D angeordnet ist und an den Ausgängen der RS-Flipflops eine anwendungsspezifische Peripherie angeschlossen wird.On the one hand, a combination of resistor, capacitance and diode is grounded and, on the other hand, is conducted by the resistor to a line U ₆ , the resistor being bridged by a second diode and the first diode being connected to the set input of an RS flip-flop consisting of two NANDs -Gattern G1 and G 2 and a second resistor to a line U ₈ and via a touch key to ground and via a third diode leads to a Kaskadierungsverbindung and this Kaskadierungsverbindung via a third resistor with a line Ub and a fourth diode with a second touch key is connected, which is on the one hand at the set input of a second RS flip-flop, consisting of two NAND gates G3 and G4, on the fourth diode and a fourth resistor on a line Us and on the other hand to ground and the Kaskadierungsverbindung with an input of the NAND G 5 is connected, the output of a fifth diode and a two te capacitance to the input of an inverter G 6, which is connected via a fifth resistor to ground, and whose output is fed back to the second input of the NAND gate G 5 and at the same time at the reset inputs of all RS flip-flops and at a second Kaskadierungsverbindung, Advantageously, the CMOS circuit V4011 D is arranged for all gates and an application-specific peripheral is connected to the outputs of the RS flip-flops.

Ausführungsbeispielembodiment

Anhand eines in der Zeichnung veranschaulichten Ausführungsbeispieles wird die Erfindung näher erläutert. Die Zeichnung zeigt einen Funktionsschaltplan der Erfindung.Reference to an illustrated in the drawing embodiment, the invention is explained in detail. The drawing shows a functional diagram of the invention.

Das Verfahren zur Realisierung einer beliebigen Anzahl von Schaltern zur Funktionsumschaltung in Rundfunk- und Fernsehempfängern arbeitet in folgender Weise:The method of realizing any number of function changeover switches in radio and television receivers operates in the following manner:

Jeder benötigte Setzeingang, der im Ruhezustand über einen Widerstand auf einem definierten Potential liegt, wird durch die Betätigung einer der Tipptasten kurzzeitig auf ein inverses Potential gelegt. Dieser inverse Spannungssprung stößt über eine Entkopplungsdiode einen monostabilen Multivibrator an, dessen zeitlich begrenzter Ausgangsimpuls bewirkt, daß alle benötigten RS-Flipflops rückgesetzt werden. Die Zeitkonstante des monostabilen Multivibrators ist gegenüber der Dauer der Tipptastenbetätigung minimal zu bemessen. Durch das Kontaktprellen der ausgewählten Tipptaste wird das ausgewählte RS-Flipflop wieder gesetzt. Ein sehr minimaler Energieverbrauch wird durch die Anwendung moderner CMOS-Schaltkreise erzielt und eine praktisch unendliche Kaskadierbarkeit ist mit der Erfindung möglich.Each required set input, which is in the idle state via a resistor at a defined potential, is briefly set to an inverse potential by pressing one of the jog keys. This inverse voltage jump via a decoupling diode to a monostable multivibrator, whose temporary output pulse causes all required RS flip-flops are reset. The time constant of the monostable multivibrator is to be minimized compared to the duration of the touchpad operation. The contact bounce of the selected jog button resets the selected RS flip-flop. Very minimal power consumption is achieved by the use of modern CMOS circuits, and virtually infinite cascadability is possible with the invention.

Dies wird erreicht, indem durch die Kombination des Widerstandes R1, der Kapazität C1 und der Diode D1 ein Vorzugsplatz beim Einschalten bereitgestellt wird. Die Widerstände R2 und R4 halten die Setzeingänge im Ruhezustand auf Η-Potential. Durch das Betätigen einer der Tipptasten T1 und T2 wird der jeweilige Setzeingang auf L-Potential gelegt. Dieser negative Spannungssprung wird über die entsprechende Entkopplungsdiode D3 bzw. D4 dem Eingang des monostabilen Multivibrators, der aus den NAND-Gattem G 5 und G 6, der Diode D5, der Kapazität C2 und dem Widerstand R5 besteht, zugeführt. Dessen zeitlich begrenzter Ausgangsimpuls bewirkt, daß über die parallel geschalteten Rücksetzeingänge alle RS-Flipflops rückgesetzt werden. Nach Ablauf der minimalen Rücksetzzeit wird über die noch geschlossene Tipptaste das ausgewählte RS-Flipflop wieder gesetzt. Über die Kaskadieruhgsverbindungen K1 und K2 ist eine unbegrenzte Kaskadierung möglich. An die Ausgänge der RS-Flipflops sind die anwendungsspezifischen Peripherien anzuschließenThis is accomplished by providing preferential switching power upon the combination of resistor R1, capacitor C1 and diode D1. The resistors R2 and R4 hold the set inputs at rest to Η potential. By pressing one of the tip buttons T1 and T2, the respective set input is set to L potential. This negative voltage jump is supplied via the corresponding decoupling diode D3 or D4 to the input of the monostable multivibrator, which consists of the NAND gates G 5 and G 6, the diode D5, the capacitor C2 and the resistor R5. Its time-limited output pulse causes all RS flip-flops to be reset via the parallel-connected reset inputs. After the minimum reset time has elapsed, the selected RS flip-flop is set again using the still closed jog key. The Kaskadieruhgsverbindungen K1 and K2 unlimited cascading is possible. The outputs of the RS flip-flops must be connected to the application-specific peripherals

Die Funktionsteile sind wie folgt dimensioniert: Für die NAND-Gatter wird der CMOS-Schaltkreis V4011 D angewendet The functional parts are dimensioned as follows: The CMOS circuit V4011 D is used for the NAND gates

Die Widerstände sind wie folgt bemessen: The resistances are calculated as follows:

R1 lOOkOhm ' ' - R1 lOOkOhm '' -

R2 150kOhm .R2 150kOhm.

R3 150kOhmR3 150kOhm

R4 150kOhmR4 150kOhm

R 5 47kOhmR 5 47kOhm

Die Kapazitäten sind wie folgt bemessen:The capacities are calculated as follows:

C1C1

C2 100/aFC2 100 / aF

Claims

1. A method for implementing electronic switches with tip button release in mutually dependent manner and any number, are applied in the known microelectronic circuits, characterized in that by pressing one of the jog keys (T 1 and T2) a monostable multivibrator consisting of the NAND Gate (G 5, G 6), the capacitance (C2), the diode (D5) and the resistor (R5) is triggered, whereby all inserted RS flip-flops (G 1 to G4) are reset and the selected RS flip -Flop is set again after the reset time and that the time constant of the monostable multivibrator against the duration of the key press is minimized.

2. Circuit arrangement for the realization of electronic switches with tip-button release according to item 1, characterized in that a combination of resistor (R 1), capacitance (C 1) and diode (D 1) on the one hand by the resistor (R 1), of a diode ( D2) is bridged, is led to the line (Ub) and that the line (U _B ) via resistors (R2, R4) with the input contacts of the push buttons (T1, T2), cathodes of decoupling diodes (D3, D4) and the set inputs of RS flip-flops (G 1, G 2, G 3, G 4) is connected and that the diode (D 1) with the resistor (R 2) and the outputs of the jog keys (T1, T2) and the capacity (C 1) are connected to ground and that the anodes of the decoupling diodes (D3, D4) via the resistor (R3) to the line (U _B ) and the input of the monostable multivibrator (G 5, G 6) is connected and at the same time to Kaskadierungsverbindung (K 1 ) and that the output of the monostable multivibrator formed by the NAND gates (G5, G6) and the diode (D5), the capacitor (C2) and the resistor (R 5), connected to the reset inputs of all RS flip-flops (G 1, G 2, G 3, G 4) and at the same time to Kaskadierungsverbindung (K2) out is.

3. Circuit arrangement according to item 2, characterized in that as NAND gate for the construction of the RS flip-flops and the monostable multivibrator (G 1, G 2, G 3, G

4, G

5, G 6) of the CMOS circuit V4011 D is applied.

For this 1 page drawing

Field of application of the invention.

The invention relates to a method for realizing any number of interdependent electronic switches with a touch-trigger, preferably for use in consumer electronics and a circuit arrangement for carrying out the method.

Characteristic of the known technical solutions

For realizing any number of interdependent electronic switches with a touch-trigger, it is known to use integrated MOS circuits or complex circuit arrangements for special cases. For example, e.g. in DE-OS 1762861 a circuit arrangement for pulse-shaped scanning of electrical signals described in which a field effect transistor is switched with its channel between a signal voltage source and a load resistor. The gate of the transistor is connected to an activation input to which a control voltage in the form of individual switching pulses is supplied. The switched-through state of the known switch does not last longer in any of the embodiments described here, as the corresponding activation pulse for a continuous on-state, a continuous signal must be provided at the activation input. For such an operating state, however, this known switch is not provided at all, but it is intended in a rapid sequence constantly repeated switching and locking. Moreover, this switch is difficult to implement in integrated form because of the capacitors used there.

A monopolar electronic switch described in DE-PS 2820782 is based on the object to provide a switch that can be brought in simple circuit design by applying a single, short-term switching pulse to the activation input with high reliability in the continuous state in the long term. This has to be done so that no load of the voltage source occurs in the open state and in the switched-through state there is a very low-resistance connection to the consumer.