DD252484A1 - CIRCUIT ARRANGEMENT FOR MONITORING AN OPERATING VOLTAGE - Google Patents
CIRCUIT ARRANGEMENT FOR MONITORING AN OPERATING VOLTAGE Download PDFInfo
- Publication number
- DD252484A1 DD252484A1 DD29351786A DD29351786A DD252484A1 DD 252484 A1 DD252484 A1 DD 252484A1 DD 29351786 A DD29351786 A DD 29351786A DD 29351786 A DD29351786 A DD 29351786A DD 252484 A1 DD252484 A1 DD 252484A1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- transistor
- operating voltage
- signal
- switch
- threshold value
- Prior art date
Links
Landscapes
- Power Sources (AREA)
Abstract
Schaltungsanordnung zur Ueberwachung einer Betriebsspannung, insbesondere von CMOS-Speicherbausteinen, dazu ist vorgesehen, dass ein Schwellwertschalter beim Unterschreiten eines Mindestwertes der Betriebsspannung ein Signal bildet, mit dem ein erster Transistorschalter eine Trennung der Verbindung zwischen der Betriebsspannungsquelle und dem Stromversorgungsanschluss der Speicherbausteine realisiert und ein zweiter Transistorschalter der als sperrbarer Negator arbeitet, die Bildung eines Signales zur Aktivierung der Speicherbausteine verhindert. Fig. 1Circuitry for monitoring an operating voltage, in particular of CMOS memory devices, it is provided that a threshold value when falling below a minimum value of the operating voltage forms a signal with which a first transistor switch realized a separation of the connection between the operating voltage source and the power supply terminal of the memory modules and a second Transistor switch which acts as a lockable negator prevents the formation of a signal to activate the memory modules. Fig. 1
Description
Hierzu 1 Seite ZeichnungenFor this 1 page drawings
Rechnersysteme mit Speichern, insbesondere mit Speicherbausteinen in CMOS-Technik benötigen zur Erhaltung der Daten im Speicher eine sogenannte Pufferspannungsquelle. Wird im Rechnersystem die Betriebsspannungsquelle abgeschaltet bzw. unterschreitet deren Spannung einen Mindestwert, so übernimmt die Pufferspannungsquelle, die vorzugsweise durch einen Akku oder einer Batterie realisiert wird, die Stromversorgung der Speicherbausteine. Dabei muß, um eine Entladung der Pufferspannungsquelle über die Betriebsspannungsquelle zu verhindern, die Verbindung Betriebsspannungsquelle — Stromversorgungsanschluß der Speicherbausteine rückwirkungsfrei getrennt werden.Computer systems with memories, in particular with memory modules in CMOS technology, require a so-called buffer voltage source to maintain the data in the memory. If the operating voltage source is switched off or falls below a minimum value in the computer system, the buffer voltage source, which is preferably realized by a rechargeable battery or a battery, takes over the power supply of the memory modules. In this case, in order to prevent discharge of the buffer voltage source via the operating voltage source, the connection operating voltage source - power supply terminal of the memory modules must be separated without feedback.
Damit nur definiert Daten in die Speicherbausteine geschrieben werden können, sollten bei Unterschreitung eines Mindestwertes der Betriebsspannung die Speicherbausteine z. B. über ihren Chip-ENABLE-Eingang gesperrt werden. Dazu wird eine Schaltungsanordnung zur Überwachung einer Betriebsspannung verwendet, die bei Abschaltung der Betriebsspannungsquelle bzw. bei Unterschreitung deren Spannung unter einen Mindestwert die Betriebsspannungsquelle rückwirkungsfrei vom Stromversorgungsanschluß der Speicherbausteine trennt und die Bildung eines Signales zur Aktivierung der Speicherbausteine verhindert.So that only defined data can be written to the memory modules, the memory modules should, for example, fall below a minimum value of the operating voltage. B. be locked via their chip ENABLE input. For this purpose, a circuit arrangement for monitoring an operating voltage is used, which disconnects the operating voltage source from the power supply terminal of the memory modules without reaction when switching off the operating voltage source or falls below its voltage below a minimum value and prevents the formation of a signal to activate the memory modules.
Für diesen Anwendungsfall sind durch die DE-PS 3311258 und die DD-PS 216546 Schaltungsanordnungen bekanntgeworden, denen ein hoher schaltungstechnischer Aufwand anhaftet, der bedingt ist durch den Einsatz von separaten Schwellwertschaltern zur Realisierung folgender Funktionen:For this application, DE-PS 3311258 and DD-PS 216546 circuit arrangements have become known to which a high circuit complexity attached, which is due to the use of separate threshold switches for the realization of the following functions:
—Trennen der Verbindung Betriebsspannungsquelle — Stromversorgungsanschluß der Speicherbausteine; — Verhindern der Bildung eines Signales zur Aktivierung der Speicherbausteine.-Trennen the connection operating voltage source - power supply terminal of the memory modules; Preventing the formation of a signal for activating the memory modules.
Des weiteren ist bei diesen Schaltungsanordnungen zur Einhaltung einer geringen Toleranz der Umschaltschwellen und der Schaltfolge ein Einzelabgleich bzw. eine Einzelprogrammierung der Schwellwertschalter erforderlich.Furthermore, in these circuit arrangements for maintaining a low tolerance of the switching thresholds and the switching sequence, a single adjustment or a single programming of the threshold value is required.
Essoll der schaltungstechnische Aufwand reduziert und die angeführten Nachteile beseitigt werden, um dadurch Schaltungsanordnungen dieser Art ökonomischer zu gestalten. ,Essoll reduced the circuit complexity and the mentioned disadvantages are eliminated, thereby making circuit arrangements of this kind more economical. .
Aufgabe der Erfindung ist es, eine Schaltungsanordnung zur Überwachung einer Betriebsspannung, insbesondere für Speicherbausteine in CMOS-Technik zu schaffen, die gegenüber bekannten technischen Lösungen mit einer geringen Anzahl elektronischer Bauelemente und einem geringeren Abgleichaufwand auskommt, und die bei abgeschalteter Betriebsspannungsquelle die Pufferspannungsquelle nur mit einer sehr geringen Stromaufnahme belastet. Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß ein Schwellwertschalter beim Unterschreiten eines Mindestwertes der Betriebsspannung ein Signal bildet, mit dem ein erster Transistorschalter eine Trennung der Verbindung zwischen Betriebsspannungsquelle und Stromversorgungsanschluß der Speicherbausteine realisiert und ein zweiter Transistorschalter die Bildung eines Signales zur Aktivierung der Speicherbausteine verhindert, wobei durch die Art der Ankopplung der beiden Transistorschalter an den Schwellwertschalter gegeben ist, daß der zweite Transistorschalter die Bildung des Signales zur Aktivierung der Speicherbausteine sicher verhindert, bevor der erste Tansistorschalter die Verbindung zwischen Betriebsspannungsquelle und Stromversorgungsanschluß der Speicherbausteine trennt.The object of the invention is to provide a circuit arrangement for monitoring an operating voltage, in particular for memory modules in CMOS technology, which manages compared to known technical solutions with a small number of electronic components and a lower adjustment effort, and the switched off operating voltage source, the buffer voltage source only with a very low power consumption. According to the invention the object is achieved in that a threshold value when falling below a minimum value of the operating voltage forms a signal with which a first transistor switch realizes a separation of the connection between the operating voltage source and power supply terminal of the memory devices and a second transistor switch prevents the formation of a signal to activate the memory modules, whereby the type of coupling of the two transistor switches to the threshold value switch ensures that the second transistor switch reliably prevents the formation of the signal for activating the memory components before the first transistor switch disconnects the connection between the operating voltage source and the power supply terminal of the memory components.
Ausführungsbeispielembodiment
An Hand eines Ausführungsbeispieles sei die Erfindung näher erläutert.With reference to an embodiment of the invention will be explained in more detail.
Die zugehörigen Zeichnungen zeigen:The accompanying drawings show:
Fig. 1: Schaltplan der erfindungsgemäßen Schaltungsanordnung,1 shows a circuit diagram of the circuit arrangement according to the invention,
Fig.2: Darstellung der zeitlichen Abhängigkeit der Spannung am Stromversorgungsanschluß der Speicherbausteine und des Signales zur Aktivierung der Speicherbausteine von der Betriebsspannung.2 shows the time dependence of the voltage at the power supply connection of the memory components and the signal for activating the memory components from the operating voltage.
Unterschreitet die Betriebsspannung UB einen Wert der kleiner ist als die Summe der Z-Spannung von V1 und der Basis-Ermitter-Spannung von V2, dann wird V2 stromlos. Da über die Kollektor-Ermitter-Strecke von V2 in seinem stromführenden Zustand der Basisstrom von V3 und der Ermitterstrom von V4fließen, werden im stromlosen Zustand von V2 auch V3 und V4 stromlos, welches eine Trennung der Verbindung Ub-Us und das Ansteigen des Pegels des Signales CS auf den Wert der Spannung Us, unabhängig vom Pegel des Signales CS, bewirkt.If the operating voltage U B falls below a value which is less than the sum of the Z voltage of V 1 and the base-emitter voltage of V 2 , then V 2 is de-energized. Since flow through the collector-emitter of stretch of V 2 in its energized state, the base current of V 3 and the Ermitterstrom of V 4, and V 3 and V 4 de-energized in the currentless state of V 2 that a separation of the connection Ub- Us and the rise of the level of the signal CS to the value of the voltage Us, regardless of the level of the signal CS causes.
Beim Übergang vom stromführenden zum stromlosen Zustand von V2 steigt die Kollektor-Ermitter-Spannung von V2 an, welches zu einer Verringerung des Übersteuerungsfaktors von V3 und bei weiterem Ansteigen der Kollektor-Ermitter-Spannung von V2 zum Sperren des Transistors V3 führt.During the transition from the conducting to the currentless state of V 2, the collector-emitter of voltage of V 2 increases, which is a reduction in the oversteer factor of V 3 and with further increase of the collector-emitter of voltage of V 2 to the blocking of the transistor V 3 leads.
Demgegenüber wirkt sich das Ansteigen der Kollektor-Ermitter-Spannung von V2 durch die Reihenschaltung der Kollektor-Ermitter-Strecken von V2 und V4 direkt auf den Pegel des Signales CS aus, welches zum sicheren Sperren der Bildung des Signales CS aus dem Signal CS, noch vor der Trennung der Verbindung Ug-Us durch V3, führt.In contrast, the rise of the collector-emitter voltage of V 2 by the series connection of the collector-emitter paths of V 2 and V 4 directly affects the level of the signal CS, which is to safely block the formation of the signal CS from the signal CS, even before the separation of the compound Ug-Us by V 3 leads.
Die Widerstände R1; R3 und R6 dienen der Basisstrombegrenzung der Transistoren V2; V3 und V4 und die Widerstände R2; R5 dem sicheren Sperren der Transistoren V2 und V4. Mittels R4 wird in Verbindung mit dem Transistor V4 im stromführenden Zustand von V2 durch Negation des Signales CS das Signal CS gebildet. Mit dem Widerstand R4 werden des weiteren, bei direktem Anschluß des Signales CS an den CS-Eingang eines CMOS-RAM-Schaltkreises die Bedingungen einiger Hersteller von CMOS-RAM-Schaltkreisen erfüllt, nach denen Ucs ^ UCc und im Schlafzustand des CMOS-RAM-Schaltkreises Ues = Ucc zu gewährleisten ist.The resistors R 1 ; R 3 and R 6 are the base current limit of the transistors V 2 ; V 3 and V 4 and the resistors R 2 ; R 5 the safe locking of the transistors V 2 and V 4 . By means of R 4 is formed in connection with the transistor V 4 in the current-carrying state of V 2 by negation of the signal CS, the signal CS. With the resistor R 4 further, when directly connecting the signal CS to the CS input of a CMOS RAM circuit, the conditions of some manufacturers of CMOS RAM circuits are met, according to which U cs ^ U C c and in the sleep state of the CMOS RAM circuit Ue s = U cc is to ensure.
Da beim Unterschreiten eines Mindestwertes der Betriebsspannung UB alle Transistoren V2; V3; V4 in beschriebener Weise in den stromlosen Zustand gelangen, ist in diesem Betriebsfall die Stromabnahme der erfindungsgemäßen Schaltungsanordnung und damit die Belastung der Pufferspannungsquelle UP nur sehr gering (nur Leckstrom der gesperrten Transistoren).Since falling below a minimum value of the operating voltage U B all transistors V 2 ; V 3 ; V 4 get into the de-energized state in the described manner, the current decrease of the circuit arrangement according to the invention and thus the load of the buffer voltage source U P is in this case only very low (only leakage current of the locked transistors).
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD29351786A DD252484A1 (en) | 1986-08-08 | 1986-08-08 | CIRCUIT ARRANGEMENT FOR MONITORING AN OPERATING VOLTAGE |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD29351786A DD252484A1 (en) | 1986-08-08 | 1986-08-08 | CIRCUIT ARRANGEMENT FOR MONITORING AN OPERATING VOLTAGE |
Publications (1)
Publication Number | Publication Date |
---|---|
DD252484A1 true DD252484A1 (en) | 1987-12-16 |
Family
ID=5581749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DD29351786A DD252484A1 (en) | 1986-08-08 | 1986-08-08 | CIRCUIT ARRANGEMENT FOR MONITORING AN OPERATING VOLTAGE |
Country Status (1)
Country | Link |
---|---|
DD (1) | DD252484A1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4040490A1 (en) * | 1990-12-18 | 1992-06-25 | Knorr Bremse Ag | CHARGING DEVICE FOR THE BATTERY OF AN ANTI-SLIP SYSTEM OF A RAIL VEHICLE |
DE19524718A1 (en) * | 1995-07-12 | 1997-02-13 | Knorr Bremse Systeme | Protection circuit e.g. for vehicle electronic sensors - has pairs of MOSFETs in live and earth leads, MOSFETs in each pair being connected in opposition |
-
1986
- 1986-08-08 DD DD29351786A patent/DD252484A1/en unknown
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4040490A1 (en) * | 1990-12-18 | 1992-06-25 | Knorr Bremse Ag | CHARGING DEVICE FOR THE BATTERY OF AN ANTI-SLIP SYSTEM OF A RAIL VEHICLE |
DE19524718A1 (en) * | 1995-07-12 | 1997-02-13 | Knorr Bremse Systeme | Protection circuit e.g. for vehicle electronic sensors - has pairs of MOSFETs in live and earth leads, MOSFETs in each pair being connected in opposition |
DE19524718C2 (en) * | 1995-07-12 | 2003-02-27 | Knorr Bremse Systeme | Protection circuit for sensors |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0239862B1 (en) | Control circuit for a power mosfet with a load connected to its source | |
DE69701176T2 (en) | Electronic circuit provided with neutralizing device | |
DE68913277T2 (en) | Protection for power converters against voltage peaks. | |
DE2639233A1 (en) | DEVICE FOR CONTROLLING AN ELECTROMAGNET | |
DE102016103167A1 (en) | System and method for a fault protection circuit | |
DE2654419C2 (en) | Circuit arrangement for voltage limitation | |
DE2306994C3 (en) | Push-pull driver circuit | |
DE3780334T2 (en) | STABILIZED CONSTANT POWER SUPPLY. | |
EP0013710B1 (en) | Push-pull driver, the output of which may be directly connected to the outputs of other drivers | |
DD252484A1 (en) | CIRCUIT ARRANGEMENT FOR MONITORING AN OPERATING VOLTAGE | |
EP0057239A1 (en) | Monolithic integrated push-pull driver circuit | |
DE1050810B (en) | Bistable circuit with flat transistors | |
EP0735493A1 (en) | Bus driver circuit | |
DE69118219T2 (en) | ECL circuit in a semiconductor integrated circuit | |
DE10332578B4 (en) | Protection circuit and a method for operating the protection circuit, in particular for overvoltage protection of an electronic control system for a motor vehicle | |
DE4231178C2 (en) | Storage element | |
DE4011415C2 (en) | ||
EP3240133B1 (en) | Bus participants | |
EP0126242B1 (en) | Circuitry for monitoring an operating voltage | |
DE2526346C3 (en) | Circuit arrangement for voltage monitoring for several DC voltages | |
DE1251804B (en) | Electronic switching arrangement for the delivery of current pulses of constant amplitude | |
EP0978025A1 (en) | Electronic circuit | |
DE2625307A1 (en) | Circuit limiting voltage drop across load - uses transistor in series with load, whose resistance depends on voltage drop across load | |
DE1965315B2 (en) | CIRCUIT ARRANGEMENT FOR UNINTERRUPTED SWITCHING FROM AN OPERATING POWER SUPPLY DEVICE TO A SUBSTITUTE POWER SUPPLY DEVICE | |
DE19756800C2 (en) | Electronic relay integrated in a semiconductor substrate |