DD252456A1 - METHOD AND COMPUTER ARRANGEMENT FOR COMMUNICATION BETWEEN TWO MULTI-COMPUTER SYSTEMS - Google Patents

METHOD AND COMPUTER ARRANGEMENT FOR COMMUNICATION BETWEEN TWO MULTI-COMPUTER SYSTEMS Download PDF

Info

Publication number
DD252456A1
DD252456A1 DD29417786A DD29417786A DD252456A1 DD 252456 A1 DD252456 A1 DD 252456A1 DD 29417786 A DD29417786 A DD 29417786A DD 29417786 A DD29417786 A DD 29417786A DD 252456 A1 DD252456 A1 DD 252456A1
Authority
DD
German Democratic Republic
Prior art keywords
communication
microcomputer
computer
message
dual
Prior art date
Application number
DD29417786A
Other languages
German (de)
Inventor
Georg Kinnemann
Wolfgang Fickel
Heinz-Holger Lange
Original Assignee
Adw Der Ddr Fuer Kybernetik U
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Adw Der Ddr Fuer Kybernetik U filed Critical Adw Der Ddr Fuer Kybernetik U
Priority to DD29417786A priority Critical patent/DD252456A1/en
Publication of DD252456A1 publication Critical patent/DD252456A1/en

Links

Abstract

Die Erfindung hat das Ziel, den technischen Aufwand fuer eine Kommunikation zu verringern und die Informationsuebertragungszeit zu verkuerzen. Das wird erfindungsgemaess erreicht, indem der Mikrorechner eines Mehrmikrorechnersystems, der eine Information an einen Mikrorechner in einem zweiten Mehrmikrorechnersystem senden moechte, diese Information ueber den Systembus zunaechst in einen Dual-Port-Speicher schreibt. Anschliessend erfolgt eine Signalisierung zwischen Kommunikationsrechnern und schliesslich liest der zweite Kommunikationsrechner die Information ueber den parallelen Datenkanal aus dem Dual-Port-Speicher und uebermittelt sie an den Zielrechner. Fig. 1The invention has the goal to reduce the technical complexity for a communication and shorten the information transfer time. This is achieved according to the invention by the microcomputer of a multi-micron computer system, which would like to send information to a microcomputer in a second multicore computer system, first writing this information via the system bus into a dual-port memory. Subsequently, a signaling between communication computers and finally the second communication computer reads the information about the parallel data channel from the dual-port memory and transmits it to the target computer. Fig. 1

Description

Anwendungsgebiet der ErfindungField of application of the invention

Die Erfindung dient der effektiven und schnellen Kommunikation zwischen zwei Mehrmikrorechnersystemen, die räumlich und konstruktiv voneinander getrennt sind.The invention serves the effective and rapid communication between two multi-microcomputer systems, which are spatially and constructively separated from each other.

Charakteristik der bekannten technischen LösungenCharacteristic of the known technical solutions

Bekannte technische Lösungen von Mehrmikrorechnersystemen verwenden zur Kommunikation zwischen den einzelnen Mikrorechnern häufig einen zeitgeteilten, parallelen Linienbus, da dieser bezüglich des ökonomischen Aufwandes, der Flexibilität und der erreichbaren Kommunikationsrate eine optimale Lösung darstellt. Die Kommunikation zwischen derartigen räumlich und konstruktiv getrennten Mehrmikrorechnersystemen wird durch Port-zu-Port-Kopplungen realisiert, wobei Kommunikationssysteme mit serieller Informationsübertragung über serielle Linienbusse überwiegend angewendet werden. Beispiele für solche Mehrmikrorechnersysteme und einer entsprechenden Kommunikation zwischen solchen Systemen sind das Mikrocomputer-Baugruppensystem AMS der Firma Siemens AG (BRD) sowie die Lösungen in den DE-PS 3301628, US-PS 4543627 und US-PS 4485438. Der Nachteil der genannten Kommunikationssysteme besteht darin, daß eine mehrfache Zwischengespeicherung der Daten erforderlich ist, somit sich ein großer Overhead ergibt und die Gesamtzeit der Informationsübertragung trotz schneller Kommunikationskanäle vergrößert wird.Known technical solutions of multi-microcomputer systems often use a time-shared, parallel bus for communication between the individual microcomputers, since this represents an optimal solution in terms of economic outlay, flexibility and the achievable communication rate. The communication between such spatially and constructively separate Mehrmikrorechnersystemeen is realized by port-to-port couplings, with communication systems with serial information transmission over serial buses are predominantly applied. Examples of such Mehrmikrorechnersysteme and a corresponding communication between such systems are the microcomputer module AMS system of Siemens AG (FRG) and the solutions in DE-PS 3301628, US-PS 4543627 and US-PS 4485438. The disadvantage of said communication systems consists in that a multiple caching of the data is required, thus resulting in a large overhead and the total time of information transfer is increased despite faster communication channels.

Ziel der ErfindungObject of the invention

Das Ziel der Erfindung besteht in der Verminderung des technischen Aufwandesund der Verkürzung der Informationsübertragungszeit bei der Kommunikation zwischen Mehrmikrorechnersystemen.The object of the invention is to reduce the technical complexity and to shorten the information transfer time in the communication between multi-microcomputer systems.

Darlegung des Wesens der ErfindungExplanation of the essence of the invention

Aufgabe der Erfindung ist es, ein Verfahren und eine Rechneranordnung für die Kommunikation zwischen Mehrmikrorechnersystemen so zu schaffen, daß ein mehrfaches Zwischenspeichern der zu übertragenden Information vermieden und der notwendige Overhead für den Informationsaustausch minimiert wird. Erfindungsgemäßwird die Aufgabe dadurch gelöst, daß die zeitgeteilten, parallelen Linienbusse als Systembusse, an den die einzelnen Mikrorechner der Mehrmikrorechnersysteme sowie die von allen Mikrorechnern eines Mehrmikrorechnersystems gemeinsam erreichbaren Globalspeicher angeschlossen sind, die der Kommunikation innerhalb der Mehrmikrorechnersystemse dienen, auch zum Anschluß der erfindungsgemäßen Rechneranordnung zur Kommunikation zwischen zwei Mehrmikrorechnersystemen, verwendet wird. Die beiden Mehrmikrorechnersysteme, die miteinander kommunizieren sollen, sind dabei mit je einem Kommunikationsrechner bestückt, die untereinander über ein Kommunikationskabel verbunden sind. Sollen mehrere Mehrmikrorechnersysteme verbunden werden, so sind entsprechend viele derartige Punkt-zu-Punkt-Verbindungen aufzubauen.The object of the invention is to provide a method and a computer arrangement for the communication between multicore computer systems so that multiple buffering of the information to be transmitted is avoided and the necessary overhead for the exchange of information is minimized. According to the invention, the object is achieved in that the time-divided, parallel bus buses are connected as system buses, to which the individual microcomputer of Mehrmikrorechnersysteme and the common of all microcomputers of a Mehrmikrorechnersystem global memory are connected, which serve the communication within the Mehrmikrorechnersystemse, also for connection of the computer arrangement according to the invention Communication between two multicore computer systems, is used. The two multicore computer systems that are to communicate with each other are each equipped with a communication computer, which are interconnected via a communication cable. If several multicore computer systems are to be connected, then a corresponding number of such point-to-point connections must be set up.

Ein Mikrorechner eines Mehrmikrorechnersystems mit einem Kommunikationswunsch an einen Mikrorechner des zweiten Mehrmikrorechnersystems fragt zunächst den Kommunikationsrechner ab, ob der Übertragungskanal für eine Nachrichtenübertragung bereit ist. Im Falle eines freien Übertragungskanals trägt der sendende Mikrorechner seine Nachricht direkt in einen Dual-Port-Speicher des Kommunikationsrechners ein. Anschließend informiert der Mikrorechner den Kommunikationsrechner, daß im Dual-Port-Speicher eine Nachricht für das zweite Mehrmikrorechnersystem bereitsteht. Daraufhin schaltet der Kommunikationsrechner einen Adreßmultiplexer für den Dual-Port-Speicher so um, daß die Adreßbildung für den Dual-Port-Speicher durch einen zuvor zurückgesetzten Zähler erfolgt. Der Kommunikationsrechner informiert nun über den Übertragungskanal den Kommunikationsrechner im zweiten Mikrorechnersystem, daß im Dual-Port-Speicher eine Nachricht zur Übernahme bereitsteht.A microcomputer of a multicore computer system with a communication request to a microcomputer of the second multicore computer system initially asks the communication computer whether the transmission channel is ready for a message transmission. In the case of a free transmission channel, the sending microcomputer enters its message directly into a dual-port memory of the communication computer. The microcomputer then informs the communication computer that a message for the second multicore computer system is available in the dual-port memory. Then, the communication computer switches an address multiplexer for the dual-port memory so that the address formation for the dual-port memory is done by a previously reset counter. The communication computer now informs the communication computer in the second microcomputer system via the transmission channel that a message is ready for acceptance in the dual-port memory.

Jetzt ist der zweite Kommunikationsrechner in der Lage> die Nachricht Schritt für Schritt über den Übertragungskanal zu lesen und diese Nachricht direkt über den Systembus des zweiten Mehrmikrorechnersystem in den Globalspeicher zu schreiben, auf den der Zielmikrorechner zugreifen kann. Bei jedem Lesezyklus aus dem Dual-Port-Speicher wird durch den Lesetakt der Inhalt des Zählers und damit die Adresse für den Dual-Port-Speicher inkrementiert, so daß eine Führung der Adressen über den Übertragungskanal nicht notwendig ist. Nach Übergabe der vollständigen Nach rieht in den Globalspeicher informiert der zweite Kommunikationsrechner den Zielmikrorechner, daß eine Nachricht im Globalspeicher bereitsteht. Schließlich muß der zweite Kommunikationsrechner über den Übertragungskanal den ersten Kommunikationsrechner informieren, daß die Nachricht an den Zielrechner abgesetzt wurde. Daraufhin schaltet der erste Kommunikationsrechner den Adreß-Multiplexer zurück, um das Einschreiben einer neuen Nachricht vom Systembus in den Dual-Port-Speicher zu ermöglichen. In der entsprechenden Rechneranordnung sind an den Systembus jedes der beiden Mehrmikrorechnersysteme jeweils ein Semaphore, ein Interrupt-Controller, eine Kommunikations-CPU, ein Adreßmultiplexer und der Dateneingang eines Dual-Port-Speichers angeschlossen, wobei jeweils die Kommunikations-CPU mit dem Steuereingang des Adreßmultiplexers, dessen Ausgang an den Adreßeingang des Dual-Port-Speichers angeschlossen ist, und mit dem Interrupt-Controller verbunden ist. An den jeweiligen Adreßmultiplexer ist weiterhin der Ausgang eines Zählers angeschlossen, dessen Eingang mit dem Eingang einer Verzögerungsschaltung verbunden ist.Now the second communication computer is able> to read the message step by step over the transmission channel and to write this message directly via the system bus of the second multicore computer system into the global memory, which can be accessed by the target microcomputer. Each read cycle from the dual-port memory is incremented by the read clock, the contents of the counter and thus the address for the dual-port memory, so that a guide of the addresses over the transmission channel is not necessary. After transferring the full After scanned into the global memory, the second communication computer informs the target microcomputer that a message is available in the global memory. Finally, the second communication computer must inform the first communication computer via the transmission channel that the message has been sent to the destination computer. Thereafter, the first communication computer switches back the address multiplexer to allow the writing of a new message from the system bus to the dual-port memory. In the corresponding computer arrangement, a semaphore, an interrupt controller, a communication CPU, an address multiplexer and the data input of a dual-port memory are connected to the system bus of each of the two multicore computer systems, wherein in each case the communication CPU is connected to the control input of the address multiplexer whose output is connected to the address input of the dual-port memory and connected to the interrupt controller. To the respective address multiplexer, the output of a counter is further connected, whose input is connected to the input of a delay circuit.

Die Interrupt-Ausgänge der Kommunikations-CPU jedes Mehrmikrorechnersystems sind mit dem Interrupt-Controller des jeweils anderen Mehrmikrorechnersystems verbunden. Ein Lesetaktausgang der Kommunikations-CPU jedes Mehrmikrorechnersystems ist mit dem Eingang des Zählers des jeweils anderen Mehrmikrorechnersystems verbunden. Der Dateneingang des Dual-Port-Speichers jedes Mehrmikrorechnersystems ist an den Dateneingang der Kommunikations-CPU des jeweils anderen Mehrmikrorechnersystems angeschlossen.The interrupt outputs of the communication CPU of each multicore computer system are connected to the interrupt controller of the other multicore computer system. A read clock output of the communication CPU of each multicore computer system is connected to the input of the counter of the other multicore computer system. The data input of the dual-port memory of each multicore computer system is connected to the data input of the communication CPU of the other multi-microcomputer system.

. Der Ausgang der Verzögerungsschaltung jedes Mehrmikrorechnersystems ist mit dem Fertigmeldeeingang der Kommunikations-CPU des jeweils anderen Mehrmikrorechnersystems verbunden., The output of the delay circuit of each multi-microcomputer system is connected to the finish-message input of the communication CPU of the other multi-microcomputer system.

Die Semaphore, die den Mikrorechnern signalisieren, ob der Übertragungskanal belegt oder frei ist, können sowohl hardwaremäßig im Kommunikationsrechner als auch softwaremäßig im Globalspeicher realisiert werden. Die Interrupt-Controller empfangen Interruptsignale vom angeschlossenen Systembus und von der Kommunikations-CPU des jeweils anderen Mehrmikrorechnersystems und leiten sie an die angeschlossene Kommunikations-CPU zur Realisierung des Verfahrensablaufes weiter. -The semaphores which signal to the microcomputers whether the transmission channel is busy or free can be realized both in terms of hardware in the communication computer and in software in the global memory. The interrupt controllers receive interrupt signals from the connected system bus and from the communication CPU of the respective other multicore computer system and forward them to the connected communication CPU for realizing the method sequence. -

Ausführungsbeispielembodiment

Die Erfindung soll nachstehend an einem Ausführungsbeispiel erläutert werden. Dabei zeigt die Figur 1 das Blockschaltbild der Rechneranordnung von zwei Kommunikationsrechnern, die sich in zwei räumlich getrennten Mehrmikrorechnersystemen befinden und über ein Kommunikationskabel miteinander verbunden sind.The invention will be explained below using an exemplary embodiment. 1 shows the block diagram of the computer arrangement of two communication computers, which are located in two spatially separated Mehrmikrorechnersystemen and are connected to each other via a communication cable.

Wenn der Mikrorechner 8.i (0 < i <n) eine Nachricht an den Mikrorechner 9.j (0 S j ^m) im zweiten Mehrmikrorechnersystem übermitteln möchte, so muß er zunächst über den Systembus 10.1 den Semaphore 2.1 des Kommunikationsrechners abfragen, ob der Übertragungskanal z. Z. frei ist. Im Falle eines freien Übertragungskanals belegt der Mikrorechner 8.i den Semaphore, um den Zugriff eines weiteren Mikrorechners zu verhindern.If the microcomputer 8.i (0 <i <n) wants to transmit a message to the microcomputer 9.j (0 Sj ^ m) in the second multicore computer system, it must first query the semaphore 2.1 of the communication computer via the system bus 10.1, whether the transmission channel z. Z. is free. In the case of a free transmission channel, the microcomputer 8.i occupies the semaphore to prevent the access of another microcomputer.

Ein Adreßmultiplexer4.1 ist zu diesem Zeitpunkt so geschaltet, daß der Mikrorechner 8.i über den Systembus 10.1. seine Nachricht für den Mikrorechner 9.j in einen Dual-Port-Speicher 6.1 einschreiben kann. Der Mikrorechner 8.i informiert nun mit Hilfe eines Interruptsignals über den Systembus 10.1 die Kommunikations-CPU 1.1, daß eine Nachricht für das zweite Mehrmikrorechnersystem im Dual-Port-Speicher 6.1 abgelegt ist. Nach Empfang des Interruptsignals schaltet die Kommunikations-CPU 1.1 den Adreßmultiplexer4.1 für den Dual-Port-Speicher 6.1 so um, daß die Adreßbildungfürden Dual-Port-Speicher 6.1 durch einen Zähler 5.1 erfolgt. Daraufhin sendet die Kommunikations-CPU 1.1 ein Interruptsignal IA0 über das Kommunikationskabel an den Interrupt-Controller 3.2 des zweiten Kommunikationsrechners und signalisiert damit, daß eine Nachricht im Dual-Port-Speicher 6.1 zur Übernahme bereit steht.An address multiplexer 4.1 is switched at this time so that the microcomputer 8.i via the system bus 10.1. can write his message for the microcomputer 9.j in a dual-port memory 6.1. The microcomputer 8.i now informs the communication CPU 1.1 with the aid of an interrupt signal via the system bus 10.1 that a message for the second multicore computer system is stored in the dual-port memory 6.1. After receiving the interrupt signal, the communication CPU 1.1 switches the address multiplexer 4.1 for the dual-port memory 6.1 so that the address formation for the dual-port memory 6.1 is performed by a counter 5.1. The communication CPU 1.1 then sends an interrupt signal IA0 via the communication cable to the interrupt controller 3.2 of the second communication computer and thus signals that a message in the dual-port memory 6.1 is ready for acceptance.

Die zweite Kommunikations-CPU 1.2 liest nun über den Datenkanal — Datenausgang DA am ersten Mehrmikrorechnersystem und Dateneingang DE am zweiten Mehrmikrorechnersystem — Schritt für Schritt die Nachricht aus dem Dual-Port-Speicher 6.1 des ersten Kommunikationsrechners und schreibt diese Nachricht über den Systembus 10.2 in den Globalspeicher 11.2, auf den der Zielmikrorechner 9.j zugreifen kann. Bei jedem Lesezyklus aus dem Dual-Port-Speicher 6.1 wird durch den Lesetakt LTE der Zähler 5.1 inkrementiert, so daß die gesamte Information aus dem Dual-Port-Speicher 6.1 schrittweise ausgelesen wird. Der Lesetakt LTE aus der zweiten Kommunikations-CPU 1.2 wird im ersten Kommunikationsrechner durch die Verzögerungsschaltung 7.1 verzögert, als Fertigmeldesignal FMA an die zweite Kommunikations-CPU 1.2 zurückgegeben, um vor einem erneuten Zugriff der Kommunikations-CPU 1.2 die Zugriffszeit des Dual-Port-Speichers 6.1 abzuwarten. Wenn die gesamte Nachricht übernommen wurde, sendet die zweite Kommunikations-CPU 1.2 über den Systembus 10.2 ein Interruptsignal an den Zielmikrorechner 9.j, um diesem anzuzeigen, daß eine Nachricht im Globalspeicher 11.2 für ihn bereitsteht. Außerdem sendet der zweite Kommunikationsrechner ein Interruptsignal IA Lan den ersten Kommunikationsrechner, um diesem mitzuteilen, daß die Nachricht abgesetzt wurde. Daraufhin schaltet die erste Kommunikations-CPU 1.1 den Adreßmultiplexer4.1 zurück, um das Einschreiben einer neuen Nachricht vom Systembus 10.1 in den Dual-Port-Speicher 6.1 zu ermöglichen, und setzt über den Systembus 10.1 den Semaphore 10.1 zurück, um den Mikrorechnern 8.1-8.n eine weitere Kommunikaton zu ermöglichen.The second communication CPU 1.2 now reads via the data channel - data output DA at the first multicore computer system and data input DE at the second multicore computer system - step by step the message from the dual-port memory 6.1 of the first communication computer and writes this message via the system bus 10.2 in the Global memory 11.2, to which the target microcomputer 9.j can access. At each read cycle from the dual-port memory 6.1, the counter 5.1 is incremented by the read clock LTE, so that the entire information from the dual-port memory 6.1 is read out step by step. The read clock LTE from the second communication CPU 1.2 is delayed in the first communication computer by the delay circuit 7.1, returned as finished message signal FMA to the second communication CPU 1.2 in order to prevent re-access of the communication CPU 1.2, the access time of the dual-port memory To wait 6.1. When the entire message has been accepted, the second communication CPU 1.2 sends an interrupt signal via the system bus 10.2 to the destination microcomputer 9.j to indicate that a message in global memory 11.2 is ready for it. In addition, the second communication computer sends an interrupt signal IA Lan the first communication computer to notify that the message has been issued. The first communication CPU 1.1 then switches the address multiplexer 4.1 back to enable the writing of a new message from the system bus 10.1 into the dual-port memory 6.1, and resets the semaphore 10.1 via the system bus 10.1 in order to allow the microcomputers 8.1- 8.n to allow a further communication.

Ein drittes Interruptsignal IA2 zwischen den beiden Kommunikationsrechnern wird für die Signalisierung von Fehlern in den beiden Mehrmikrorechnern verwendet.A third interrupt signal IA2 between the two communication computers is used to signal errors in the two multi-microcomputers.

Die Übermittlung einer Nachricht von den Mikrorechnern 9.1-9.m im zweiten Mehrmikrorechnersystem zu den Mikrorechnern 8.1-8.n im ersten Mehrmikrorechnersystem verläuft analog zum beschriebenen Ablauf.The transmission of a message from the microcomputers 9.1-9.m in the second multicore computer system to the microcomputers 8.1-8.n in the first multicore computer system is analogous to the procedure described.

Claims (2)

1. Verfahren zur Kommunikation zwischen zwei Mehrmikrorechnersystemen, die jeweils aus an einem Systembus angeschlossenen Mikrorechnern sowie einem von allen Mikrorechnern erreichbaren Globalspeicher bestehen, dadurch gekennzeichnet, daß1. A method for communication between two Mehrmikrorechnersystemen, each consisting of micro-computers connected to a system bus and a global memory accessible by all micro-computers, characterized in that — ein Mikrorechner (8.i) des einem Mehrmikrorechnersystems mit einem Kommunikationswunsch an einem Mikrorechner (9.j) des anderen Mehrmikrorechnersystems einen an seinen Systembus angeschlossenen Kommunikationsrechner fragt, ob der Kommunikationskanal zur Datenübermittlung bereit ist und ihn dann bei Bereitschaft für andere Mikrorechner sperrt,A microcomputer (8.i) of a multicore computer system with a communication request to a microcomputer (9.j) of the other multicore computer system queries a communication computer connected to its system bus as to whether the communication channel is ready for data transmission and then locks it in standby for other microcomputers, — der Mikrorechner mit einem Kommunikationswunsch (8.i) bei freiem Übertragungskanal seine Nachricht direkt in einen Dual-Port-Speicher (6.1) seines Kommunikationsrechners überträgt,- The microcomputer with a communication request (8.i) with free transmission channel transmits its message directly into a dual-port memory (6.1) of its communication computer, — der Mikrorechner (8.i) mit einem Kommunikationswunsch seinen Kommunikationsrechner informiert, daß eine Nachricht für einen Zielmikrorechner (9.j) des anderen Mehrmikrorechnersystems im Dual-Port-Speicher (6.1) zur Übernahme bereitsteht,- the microcomputer (8.i) informs its communication computer with a communication request that a message for a target microcomputer (9.j) of the other multicore computer system in the dual-port memory (6.1) is ready for acceptance, — dieser Kommunikationsrechner daraufhin den Adreßeingang des Dual-Port-Speichers (6.1) an den Ausgang eines an einen Kommunikationsrechner des anderen Mehrmikrorechnersystems angeschlossenen, zuvor rückgesetzten Zählers (5.1) schaltet,- This communication computer then switches the address input of the dual-port memory (6.1) to the output of a connected to a communication computer of the other multi-microcomputer system, previously reset counter (5.1), — dieser Kommunikationsrechner den Kommunikationsrechner des anderen Mehrmikrorechnersystems informiert, daß in seinem Dual-Port-Speicher (6.1) eine Nachrichtfür den Zielmikrorechner (9.j) liegt,This communication computer informs the communication computer of the other multicore computer system that a message for the destination microcomputer (9.j) is located in its dual-port memory (6.1), — der Kommunikationsrechner des anderen Kommunikationssystems die Nachricht Schritt für Schritt aus dem Dual-Port-Speicher (6.1) liest, wobei durch den Lesetakt der Inhalt des Zählers (5.1) und damit die Speicheradresse inkrementiertwird, und über den Systembus (10.2) in den Globalspeicher (11.2) des Mehrmikrorechnersystems des Zielmikrorechners schreibt,- The communication computer of the other communication system reads the message step by step from the dual-port memory (6.1), wherein the reading clock, the content of the counter (5.1) and thus the memory address is incremented, and via the system bus (10.2) in the global memory (11.2) of the multicore computer system of the target microcomputer writes, — der Kommunikationsrechner des Mehrmikrorechnersystems mit dem Zielmikrorechner nach der Übergabe der vollständigen Nachricht in den Globalspeicher (11.2) den Zielmikrorechner (9.j) informiert, daß eine Nachricht für ihn mit Globalspeicher (11.2) steht und dann den Kommunikationsrechner des Mikrorechners, der die Nachricht abgegeben hat, informiert, daß die Nachricht an den Zielmikrorechner (9.j) abgesetzt wurde,- The communication computer of Mehrmikrorechnersystems with the target microcomputer after the transfer of the complete message in the global memory (11.2) the target microcomputer (9.j) informs that there is a message for him with global memory (11.2) and then the communication computer of the microcomputer, the message informed that the message has been sent to the target microcomputer (9.j), — der Kommunikationsrechner des nachrichtaussendenden Mikrorechners (8.i) daraufhin den Adreßeingang seines Dual-Port-Speichers (6.1) wieder an den Systembus (10.1) schaltet, um das Einschreiben einer neuen Nachricht über den Systembus (10.1) zu ermöglichen.- The communication computer of the message-emitting microcomputer (8.i) thereupon the address input of its dual-port memory (6.1) again switches to the system bus (10.1) to allow the writing of a new message via the system bus (10.1). 2. Rechneranordnung zur Kommunikation zwischen zwei Mehrmikrorechnersystemen, die jeweils aus an einen Systembus angeschlossenen Mikrorechnern sowie einen von allen Mikrorechnern erreichbarem Globalspeicher bestehen, dadurch gekennzeichnet, daß an den Systembus (10.1; 10.2) jedes Mehrmikrorechnersystems jeweils ein Semaphore (2.1; 2.2), ein Interrupt-Controller (3.1; 3.2), eine Kommunikations-CPU (1.1; 1.2), ein Adreßmultiplexer (4.1; 4.2) und der Dateneingang eines Dual-Port-Speichers (6.1; 6.2) angeschlossen sind, wobei jeweils die Kommunikations-CPU (1.1; 1.2) mit dem Steuereingang des Adreßmultiplexers (4.1; 4.2), dessen Ausgang an den Adreßeingang des Dual-Port-Speichers (6.1; 6.2) angeschlossen ist, und mit dem Interrupt-Controller (3.1; 3.2) verbunden ist und wobei an den jeweiligen Adreßmultiplexer (4.1; 4.2) weiterhin der Ausgang eines Zählers (5.1; 5.2) angeschlossen ist, dessen Eingang mit dem Eingang einer Verzögerungsschaltung (7.1; 7.2) verbunden ist, daß die Interrupt-Ausgänge der Kommunikations-CPU (1.1; 1.2) jedes Mehrmikrorechnersystems mit dem Interrupt-Controller (3.1; 3.2) des jeweils anderen Mehrmikrorechnersystems verbunden sind, ein Lesetaktausgang der Kommunikations-CPU (1.1; 1.2) jedes Mehrmikrorechnersystems mit dem Eingang des Zählers (5.1; 5.2) des jeweils anderen Mehrmikrorechnersystems verbunden ist, der Datenausgang des Dual-Port-Speichers (6.1; 6.2) jedes Mehrmikrorechnersystems an den Dateneingang der Kommunikations-CPU (1.1; 1.2) des jeweils anderen Mehrmikrorechnersystems angeschlossen ist und der Ausgang der Verzögerungsschaltung (7.1; 7.2) jedes Mehrmikrorechnersystems mit dem Fertigmeldeeingang der Kommunikations-CPU (1.1; 1.2) des jeweils anderen Mehrmikrorechners verbunden ist.2. Computer arrangement for communication between two Mehrmikrorechnersystemen, each consisting of micro-computers connected to a system bus and a global memory accessible by all micro-computers, characterized in that on the system bus (10.1, 10.2) each Mehrmikrorechnersystems each have a semaphore (2.1, 2.2), a Interrupt controller (3.1, 3.2), a communication CPU (1.1, 1.2), an address multiplexer (4.1, 4.2) and the data input of a dual-port memory (6.1, 6.2) are connected, in each case the communication CPU ( 1.1; 1.2) to the control input of the address multiplexer (4.1, 4.2) whose output is connected to the address input of the dual-port memory (6.1, 6.2) and connected to the interrupt controller (3.1, 3.2) and where the output of a counter (5.1, 5.2) is connected to the respective address multiplexer (4.1, 4.2), whose input is connected to the input of a delay circuit (7.1, 7.2) that the Inte rrupt outputs of the communication CPU (1.1; 1.2) of each multicore computer system are connected to the interrupt controller (3.1; 3.2) of the other multicore computer system, a read clock output of the communication CPU (1.1; 1.2) of each multicore computer system is connected to the input of the counter (5.1; 5.2) of the other multicore computer system the data output of the dual-port memory (6.1, 6.2) of each multicore computer system is connected to the data input of the communication CPU (1.1, 1.2) of the other multicore computer system and the output of the delay circuit (7.1, 7.2) of each multicore computer system is connected to the finished message input of the multicore Communication CPU (1.1, 1.2) of the other multi-microcomputer is connected. Hierzu 1 Seite ZeichnungFor this 1 page drawing
DD29417786A 1986-09-05 1986-09-05 METHOD AND COMPUTER ARRANGEMENT FOR COMMUNICATION BETWEEN TWO MULTI-COMPUTER SYSTEMS DD252456A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DD29417786A DD252456A1 (en) 1986-09-05 1986-09-05 METHOD AND COMPUTER ARRANGEMENT FOR COMMUNICATION BETWEEN TWO MULTI-COMPUTER SYSTEMS

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DD29417786A DD252456A1 (en) 1986-09-05 1986-09-05 METHOD AND COMPUTER ARRANGEMENT FOR COMMUNICATION BETWEEN TWO MULTI-COMPUTER SYSTEMS

Publications (1)

Publication Number Publication Date
DD252456A1 true DD252456A1 (en) 1987-12-16

Family

ID=5582256

Family Applications (1)

Application Number Title Priority Date Filing Date
DD29417786A DD252456A1 (en) 1986-09-05 1986-09-05 METHOD AND COMPUTER ARRANGEMENT FOR COMMUNICATION BETWEEN TWO MULTI-COMPUTER SYSTEMS

Country Status (1)

Country Link
DD (1) DD252456A1 (en)

Similar Documents

Publication Publication Date Title
DE69132652T2 (en) Rechnerdatenleitweglenkungssystem
EP0179936B1 (en) Method and apparatus for global bus control
DE3146356C2 (en) Device for controlling the transmission of device control information in a data terminal
DE102005009174B4 (en) Bus system, associated bus occupation allocation method and data transmission method
DE60108911T2 (en) PROCESSOR INTERFACE WITH LOW OVERHEAD
DE2646296C3 (en) Electronic associative multi-computer circuit arrangement with a modular structure
DE3642324C2 (en) Multiprocessor system with processor access control
DE3704056A1 (en) PERIPHERAL DMA CONTROLLER FOR DATA ACQUISITION SYSTEMS
EP0006164B1 (en) Multiprocessor system with jointly usable storages
DE2523372B2 (en) Input-output port controller
DE69726302T2 (en) BUSSCHNITTSTELLENSTEUERUNGSSCHALTUNG
DE3136355C2 (en) Device for operating a microcomputer system
DE19722803A1 (en) Circuit for moving data between remote memories and a computer containing this circuit
DE3142504A1 (en) MULTIPLE DISK STORAGE TRANSMISSION SYSTEM
DE2749884C2 (en)
DE2713304C2 (en)
EP0048869B1 (en) Multiprocessor system, particularly with a number of microprocessors
EP1308846B1 (en) Data Transfer Device
DE2824557C2 (en) Arrangement in microprocessors for the construction of multiprocessor systems
DD252456A1 (en) METHOD AND COMPUTER ARRANGEMENT FOR COMMUNICATION BETWEEN TWO MULTI-COMPUTER SYSTEMS
DE3937021C2 (en)
DE3931382C1 (en) Data transfer method between modules e.g. computers and peripherals - applying smallest of pulse frequencies of module to sync. bus as pulse frequency
DE19846914C2 (en) Data bus and method for communicating two modules using such a data bus
DE3110576A1 (en) CIRCUIT ARRANGEMENT WITH TWO MICROCOMPUTERS CONNECTED TO A BUS COUPLER
DE69733011T2 (en) Interface bridge between a system bus and a local bus for controlling at least one slave device, such as a ROM memory

Legal Events

Date Code Title Description
ENJ Ceased due to non-payment of renewal fee