Claims (3)
Erfindungsanspruch:Invention claim:
1. Verfahren zur Montage von Halbleiterelementen auf leitende Träger, dadurch gekennzeichnet, daß auf der Rückseite des Halbleiterelementes vorher eine Goldschicht in einer Stärke von wenigen Nanometern bis ein Mikrometer aufgebracht wird und die anschließende Befestigung des Halbleiterelementes auf dem Träger mittels AIGe-haltigen Lot erfolgt.1. A method for mounting semiconductor elements on conductive support, characterized in that on the back of the semiconductor element previously a gold layer in a thickness of a few nanometers to a micrometer is applied and the subsequent attachment of the semiconductor element takes place on the carrier by means AIGe-containing solder.
2. Verfahren zur Montage von Halbleiterelementen auf leitende Träger nach Punkt 1, dadurch gekennzeichnet, daß in das auf die Halbleiterelementerückseite aufzubringende Gold bezüglich Silizium dotierend wirkende Elemente in einer Konzentration kleiner 5% eingebaut werden.2. A method for mounting semiconductor elements on conductive support according to item 1, characterized in that are incorporated in the applied to the semiconductor element backside gold with respect to silicon doping elements in a concentration less than 5%.
3. Verfahren zur Montage von Halbleiterelementen auf leitende Träger nach Punkt 1 und 2, dadurch gekennzeichnet, daß die Rückseitenvergoldung einschließlich des Einbaues dotierender Elemente durch Bedampfen, Sputtern oder galvanische Abscheidung erfolgt.3. A method for mounting semiconductor elements on conductive support according to item 1 and 2, characterized in that the back side gilding including the incorporation of doping elements by vapor deposition, sputtering or electrodeposition takes place.
Anwendungsgebiet der ErfindungField of application of the invention
Die Erfindung ist anwendbar in der Halbleiterbauelementefertigung zur Montage von Siliziumhalbleiterelementen auf Träger.The invention is applicable to semiconductor device fabrication for mounting silicon semiconductor devices on substrates.
Charakteristik der bekannten technischen LösungenCharacteristic of the known technical solutions
Bei der Montage von Halbleiterelementen auf leitende Träger ist es in vielen Fällen notwendig, einen guten mechanischen, . thermischen und elektrischen Kontakt zu erzielen. Bekannte Verfahren dazu sind das Legieren, Löten oder Kleben. Beim Anlegieren des Silizium-Halbleiterplättchens reagiert das Silizium mit dem auf dem Träger befindlichen Gold unter Bildung eines Gold-Silizium-Eutektikums. Das Gold wird dabei vorher auf dem Träger abgeschieden oder ein entsprechender Goldfolienabschnitt wird vorher auf dem Träger befestigt. Der eutektische Chipkontakt ist bezüglich seiner mechanischen, thermischen und elektrischen Eigenschaften ein sehr guter und sicherer Kontakt. Zu seiner Realisierung ist jedoch ein sehr hoher Edelmetalleinsatz notwendig. Beim Weichlöten wird ein edelmetallarmes bzw. -freies Lot eingesetzt, welches sowohl den Träger als auch die Chiprückseite benetzen muß. Dafür sind entsprechende zusätzliche Präparationsschritte zur Herstellung eines meist komplizierten und aufwendigen Rückseitenmetallisierungssystems sowie zur Herstellung einer benetzungsfreudigen Trägeroberfläche notwendig. Bei der Chipkontaktierung mittels Weichlöten ist in den meisten Fällen die Schaffung einer inerten Atmosphäre notwendig. Derartige Verbindungen sind sehr anfällig gegen thermische Wechselbelastung, die oft zum Ausfall des Bauelementes führen. Bei der Chipkontaktierung mittels Kleber ergeben sich ähnliche Probleme wie beim Weichlöten. Dazu ist ein kompliziertes Rückseitenmetallisierungssystem notwendig, das schon vor der Chipkontaktierung einen niedrigen elektrischen Übergangswiderstand zum Chipsubstrat aufweist und einen niedrigen Übergangswiderstand zum Kleber besitzen muß. Bekannte Lösungen zum Kleben setzen ein Edelmetall als Deckschicht der Chiprückseite sowie eine Veredelung des Trägers voraus.When mounting semiconductor elements on conductive substrates, it is often necessary to have a good mechanical,. to achieve thermal and electrical contact. Known methods for this are the alloying, soldering or gluing. When the silicon wafer is alloyed, the silicon reacts with the gold on the carrier to form a gold-silicon eutectic. The gold is previously deposited on the carrier or a corresponding gold foil section is previously attached to the carrier. The eutectic chip contact is a very good and secure contact with respect to its mechanical, thermal and electrical properties. For its realization, however, a very high use of precious metals is necessary. In soft soldering, a noble metal-poor or free solder is used, which must wet both the carrier and the back of the chip. For this purpose, corresponding additional preparation steps for the preparation of a usually complicated and expensive Rückseitenmetallisierungssystems and for the production of a wettable carrier surface are necessary. In the case of chip contacting by means of soft soldering, the creation of an inert atmosphere is necessary in most cases. Such compounds are very susceptible to thermal cycling, which often lead to failure of the device. In the chip bonding by means of adhesive, similar problems arise as with soldering. For this purpose, a complicated Rückseitenmetallisierungssystem is necessary, which has a low electrical contact resistance to the chip substrate before the chip contacting and must have a low contact resistance to the adhesive. Known solutions for bonding require a precious metal as the top layer of the chip back and a refinement of the carrier.
Bereits vorgeschlagene Lösungen zur Kostensenkung beim Chipkontaktieren durch Einsatz von Al-Ge-Loten genügen bezüglich ihrör mechanischen Eigenschaften insbesondere der Haftfestigkeit sowie der Benetzung der Chiprückseite nicht allen Anwendungsfällen. Außerdem ist besonders bei niedrig dotierten η-Substraten die Sicherung eines niedrigen elektrischen Kontaktwiderstandes sehr problembehaftet.Already proposed solutions for reducing the cost of chip contacting by using Al-Ge solders satisfy with respect to their mechanical properties, in particular the adhesive strength and the wetting of the back of the chip, not all applications. In addition, especially with low-doped η-substrates securing a low electrical contact resistance is very problematic.
Ziel der ErfindungObject of the invention
Ziel der Erfindung ist es, ein Verfahren zu entwickeln, mit dem Siliziumhalbleiterelemente auf leitende Träger montiert werden können und dabei sowohl ein guter mechanischer, thermischer und elektrischer Kontakt gewährleistet als auch eine kostengünstige Alternative zu den bisher bekannten Verfahren gesichert wird.The aim of the invention is to develop a method by means of which silicon semiconductor elements can be mounted on conductive supports, ensuring both good mechanical, thermal and electrical contact, and securing a cost-effective alternative to the previously known methods.
Darlegung des Wesens der ErfindungExplanation of the essence of the invention
Bei der bereits vorgeschlagenen Verwendung von Al-Ge-Lot zur Chipkontaktierung ergibt sich, wie bereits erwähnt, eine unzureichende Anlösung oder Benetzung der Chiprückseite und daraus resultierend eine ungenügende Haftfestigkeit der Chips. Damit verbunden ist besonders bei niedrig η-dotierten Halbleitersubstraten ein ungenügender elektrischer Übergangswiderstand zwischen Halbleiter und Lot. Daraus leitet sich die zu lösende technische Aufgabenstellung so ab, ein Verfahren zu entwickeln, daß die genannten Nachteile ausschließt. Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß auf die Chiprückseite eine dünne Goldschicht aufgebracht wird, die wenige Nanometer bis zu einem Mikrometer dick sein kann. Durch die Einstellung des Verhältnisses der Goldmenge auf der Chiprückseite zum Lotangebot wird die Bildung intermetallischer Verbindungen, die zum Ausfall des Bauelementes führen können, verhindert. In das auf die Chiprückseite aufgebrachte Gold können bezüglich Silizium dotierend wirkende Elemente wie zum Beispiel Antimon in einer Konzentration kleiner 5% eingebaut werden. Damit wird einerseits eine gute mechanische Haftfestigkeit als auch ein niedriger elektrischer Übergangswiderstand gewährleistet. Dieses rückseitenvergoldete Halbeiterplättchen wird anschließend mittels Al-Ge-Lot auf dem Träger mit Hilfe von Ultraschall- oder NF-Reibbewegungen der Sonotrode befestigt. Dies erfolgt bei Temperaturen oberhalb des Schmelzpunktes des Al-Ge-Lotes. Das Al-Ge-Lot kann in Form von Folien, Formteilen oder Pasten auf dem Träger befestigt werden. Die Chiprückseitenvergoldung einschließlich Einbau dotierter Elemente kann durch Bedampfen, Aufsputtern oder galvanischer Abscheidung erfolgen.In the already proposed use of Al-Ge solder for chip contacting results, as already mentioned, an insufficient dissolution or wetting of the chip back and the resulting insufficient adhesion of the chips. This is associated with an insufficient electrical contact resistance between semiconductor and solder especially for low η-doped semiconductor substrates. From this, the technical problem to be solved is derived from developing a method that excludes the disadvantages mentioned. According to the invention, this object is achieved in that a thin gold layer is applied to the back of the chip, which can be a few nanometers thick to a micrometer. By adjusting the ratio of the amount of gold on the chip back to Lotangebot the formation of intermetallic compounds, which can lead to failure of the device prevented. With respect to silicon deposited on the back of the chip, it is possible to incorporate doping elements such as, for example, antimony in a concentration of less than 5%. This ensures, on the one hand, good mechanical adhesion and low electrical contact resistance. This rear-gilt semiconductor wafer is then fixed by means of Al-Ge solder on the carrier by means of ultrasonic or NF-friction movements of the sonotrode. This occurs at temperatures above the melting point of the Al-Ge solder. The Al-Ge solder can be attached to the carrier in the form of films, moldings or pastes. Die backside gold plating, including doped element incorporation, may be by vapor deposition, sputtering, or electrodeposition.