DD231175A1 - FIELD EFFECT TRANSISTOR - Google Patents
FIELD EFFECT TRANSISTOR Download PDFInfo
- Publication number
- DD231175A1 DD231175A1 DD26799384A DD26799384A DD231175A1 DD 231175 A1 DD231175 A1 DD 231175A1 DD 26799384 A DD26799384 A DD 26799384A DD 26799384 A DD26799384 A DD 26799384A DD 231175 A1 DD231175 A1 DD 231175A1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- field effect
- active layer
- effect transistor
- doped zone
- item
- Prior art date
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
Die Erfindung betrifft Feldeffekttransistoren, die als Verstaerkerbauelemente und Schalter auf dem Gebiet der Mikrowellentechnik angewendet werden koennen. Die Erfindung zielt auf die Verbesserung der Grenzfrequenz der Transistoren ohne nennenswerte Erhoehung des technologischen Aufwandes. Dabei wird erreicht, dass die fuer den Stromfluss im Transistor wirksame Gatelaenge kleiner als das lithografisch erreichbare Minimalmass ist. Dazu wird unterhalb eines Teils der aktiven Schicht im Substrat eine hochdotierte Zone gleichen Leitungstyps wie die aktive Schicht erzeugt. Die Gateelektrode wird genau ueber die zwischen Source- und Drainelektrode liegende Grenze der hochdotierten Zone positioniert (Fig. 3). Dadurch wird die Distanz, innerhalb der der elektrische Strom in einem durch die Raumladungszone des Gates stark verengten Kanal fliesst, verringert. Dies fuehrt zu einer Steigerung der Steilheit und damit der Grenzfrequenz des Transistors. Fig. 3The invention relates to field effect transistors that can be used as Verstaerkerbauelemente and switches in the field of microwave technology. The invention aims to improve the cut-off frequency of the transistors without appreciable increase in the technological complexity. It is thereby achieved that the effective gate current for the current flow in the transistor is smaller than the lithographically achievable minimum dimension. For this purpose, a highly doped zone of the same conductivity type as the active layer is produced below a portion of the active layer in the substrate. The gate electrode is positioned precisely over the high-doped zone boundary between the source and drain electrodes (Figure 3). Thereby, the distance within which the electric current flows in a strongly narrowed by the space charge zone of the gate channel is reduced. This leads to an increase in the steepness and thus the cut-off frequency of the transistor. Fig. 3
Description
Hierzu 4 Seiten ZeichnungenFor this 4 pages drawings
Die Erfindung betrifft einen Feldeffekttransistor für die Mikrowellentechnik, der beispielsweise in höchstfrequenten Nachrichtenübertragungseinrichtungen verwendet werden kann.The invention relates to a field effect transistor for microwave technology, which can be used for example in high-frequency communication equipment.
Mikrowellenfeldeffekttransistoren werden im allgemeinen aus GaAs hergestellt und als Metall-Halbleiter-FET (MESFET) ausgeführt.Microwave field effect transistors are generally made of GaAs and designed as a metal-semiconductor FET (MESFET).
Eine wichtige Kenngröße solcher Transistoren ist die Grenzfrequenz.An important parameter of such transistors is the cutoff frequency.
Um eine hohe Grenzfrequenz zu erreichen, wird die Elektronenstrahllithografie zur Erzeugung der Maske für die Gateelektrode benutzt (z.B. US-PS 4.109.029). Mit dieser Methode lassen sich sehr kleine Gatelängen erzielen. Der Nachteil der Methode liegt jedoch darin, daß bei der Elektronenstrahllithografie extrem hohe Anlagenkosten für die Belichtungseinrichtung auftreten und daß der Widerstand der Gatemetallisierung sehr hoch wird. Letzteres kann nur durch ein aufwendiges Layout kompensiert werden.To achieve a high cut-off frequency, electron beam lithography is used to form the gate electrode mask (e.g., U.S. Patent No. 4,109,029). With this method, very small gate lengths can be achieved. The disadvantage of the method, however, is that in the electron beam lithography extremely high investment costs for the exposure device occur and that the resistance of the gate metallization is very high. The latter can only be compensated by a complex layout.
Eine weitere Methode, die Grenzfrequenz durch Reduzierung der Gatelänge zu erreichen, ist die Unterätztechnik (z. B. DE-OS 2635369). Hierbei wird das gesamte Halbleitersubstrat mit dem Gatemetall bedampft, darauf eine Maske aufgebracht und danach das unbedeckte Metall und das Metall unter den Rändern der Maske weggeätzt. Der Nachteil dieser Methode besteht darin, daß eine definierte Unterätzung in Produktion kaum erreicht werden kann, daß die ohmschen Source- und Drainkontakte erst nach dem Gate aufgebracht und getempert werden (wodurch sich die Eigenschaften des Gate-Halbleiterübergangs verschlechtern), daß die Herstellung von Mehrschicht-Gates (üblich z. B. Ti-Pt-Au) sehr kompliziert wird und daß, ebenso wie bei der erstgenannten Methode, der Widerstand der Gatemetallisierung bei kleinen Gatelängen sehr hoch wird.Another method of achieving the cutoff frequency by reducing the gate length is the undercut technique (eg DE-OS 2635369). In this case, the entire semiconductor substrate is vapor-deposited with the gate metal, a mask applied to it and then etched away the uncovered metal and the metal under the edges of the mask. The disadvantage of this method is that a defined undercut in production can hardly be achieved, that the ohmic source and drain contacts are applied and annealed only after the gate (which deteriorates the properties of the gate-semiconductor junction), that the production of multi-layer Gates (commonly eg Ti-Pt-Au) becomes very complicated and that, just as in the former method, gate metalization resistance becomes very high for small gate lengths.
Der Weg zur Verbesserung von Grenzfrequenz und Rauschzahl liegt also im wesentlichen darin, durch aufwendige Technologien die Länge der auf dem Halbleitermaterial liegenden Gateelektrode zu reduzieren.The way to improve the cutoff frequency and noise figure is thus essentially to reduce the length of the gate electrode lying on the semiconductor material by expensive technologies.
Ziel der Erfindung ist es, die Grenzfrequenz von Mikrowellenfeldeffekttransistoren zu verbessern, ohne die Technologie wesentlich aufwendiger zu machen. Dabei werden keine kostspieligen Elektronenstrahlbelichtungseinrichtungen benötigt, die Herstellung von Mehrschichtgates ist unproblematisch und der Widerstand der Gatemetallisierung wird niedrig gehalten.The aim of the invention is to improve the cutoff frequency of microwave field effect transistors, without making the technology significantly more expensive. No costly electron beam exposure devices are needed, the production of multi-layer gates is unproblematic and the resistance of the gate metallization is kept low.
Aufgabe der Erfindung ist es, bei Feldeffekttransistoren eine elektrisch wirksame Kanallänge zu erreichen, deren Wert unter dem durch die vorhandene Lithografietechnik erreichbaren Minimalwert liegt, ohne daß Einzelschritte der Technologie bedeutend erschwert werden oder die Anzahl der notwendigen Technologieschritte bedeutend steigt. Erfindungsgemäß wird die Aufgabe durch einen Feldeffekttransistor, bestehend aus einem isolierenden Substrat mit einer dotierten aktiven Schicht, aufweicher sich räumlich voneinander getrennt eine Source- und eine Drainelektrode und zwischen diesen mindestens eine Gateelektrode befinden, gelöst, wobei sich im isolierenden Substrat eine hochdotierte Zone gleichen Leitungstyps wie die aktive Schicht befindet, die, unterhalb der Sourceelektrode beginnend, bis unter den der Sourceelektrode zugewandten Teil der Gateelektrode angeordnet und mit der aktiven Schicht leitend verbunden ist.The object of the invention is to achieve an electrically effective channel length in field effect transistors whose value is below the achievable by the existing lithographic technique minimum value without individual steps of the technology are significantly more difficult or significantly increases the number of necessary technology steps. According to the invention, the object is achieved by a field effect transistor consisting of an insulating substrate with a doped active layer, which is spatially separated from one another by a source and a drain electrode and between these at least one gate electrode, wherein a highly doped zone of the same conductivity type is present in the insulating substrate as the active layer, which, starting below the source electrode, disposed below the source electrode facing part of the gate electrode and is conductively connected to the active layer.
Beim erfindungsgemäßen Feldeffekttransistor kann die Gateelektrode sowohl als Schottkykontakt als auch als P-N-Übergang ausgelegt sein.In the field effect transistor according to the invention, the gate electrode can be designed both as a Schottky contact and as a P-N junction.
Es ist vorteilhaft, zwischen dem isolierenden Substrat und der aktiven Schicht eine Pufferschicht zu erzeugen, innerhalb welcher die hochdotierte Zone angeordnet ist.It is advantageous to create a buffer layer between the insulating substrate and the active layer, within which the highly doped zone is arranged.
Es ist weiterhin zweckmäßig, daß sowohl Substrat als auch die aufgebrachten Schichten aus Ill-V-Halbleitern bestehen.It is further desirable that both the substrate and the deposited layers consist of III-V semiconductors.
Die Dotierung der hochdotierten Zone soll zwischen 5 · 1017cm"3und 1019cm~3, auf jeden Fall jedoch über der Dotierung der aktiven Schicht liegen.The doping of the highly doped zone should be between 5 × 10 17 cm -3 and 10 19 cm -3 , but in any case above the doping of the active layer.
Es ist vorteilhaft, daß die Dicke der hochdotierten Zone 0,2/um bis 1/nm beträgt. Es ist weiterhin zweckmäßig, daß die Dotierung der aktiven Schicht unter der Source- und der Drainelektrode genauso groß ist wie die Dotierung der hochdotierten Zone.It is preferable that the thickness of the heavily doped zone is 0.2 / μm to 1 / nm. It is also expedient that the doping of the active layer under the source and the drain electrode is the same as the doping of the highly doped zone.
Bei dem erfindungsgemäßen Feldeffekttransistor wird die Erhöhung der Grenzfrequenz erreicht durch eine Erhöhung der Steilheit. Dabei spielen drei Mechanismen eine Rolle:In the case of the field effect transistor according to the invention, the increase in the cutoff frequency is achieved by an increase in the steepness. Three mechanisms play a role here:
• Zum ersten eine drastische Verringerung des sourceseitigen Bahnwiderstandes durch die hochdotierte Zone, welche sich bis unter die Gateelektrode ausdehnt.Firstly, a drastic reduction in the source-side path resistance through the heavily doped zone, which extends to below the gate electrode.
• Zum zweiten durch die Verringerung der Länge des gesteuerten Teils und damit des Widerstandes des Strompfades.• Second, by reducing the length of the controlled part and therefore the resistance of the current path.
• Zum dritten wird durch den speziell bei Ill-V-Halbleitern ausgeprägten Overshoot-Effekt, welcher besonders bei kleinen Längen des gesteuerten Teils des Strompfades auftritt, eine drastische Erhöhung der Steilheit bewirkt• Third, the Overshoot effect, which is especially pronounced with Ill-V semiconductors, which occurs especially at small lengths of the controlled part of the current path, causes a drastic increase in the steepness
Der Vorteil des erfindungsgemäßen Feldeffekttransistors liegt in der Möglichkeit, die Länge des gesteuerten Teils des Strompfades bedeutend unter das durch die gegebene Lithografietechnik vorgegebene Minimalmaß zu verringern, ohne daß die Technologie wesentlich teurer oder komplizierter wird.The advantage of the field effect transistor according to the invention lies in the possibility of reducing the length of the controlled part of the current path significantly below the minimum dimension specified by the given lithographic technique, without the technology becoming considerably more expensive or complicated.
Ein weiterer Vorteil des erfindungsgemäßen Feldeffekttransistors liegt darin, daß die erfindungsgemäße Struktur mit den bekannten technischen Lösungen kombiniert werden kann, um die Grenzfrequenz weiter zu verbessern. Es ist möglich, sowohl Gates aus einem Metall als auch Gates aus einer Schichtfolge mehrerer Metalle mit dem gleichen technologischen Aufwand herzustellen. _Another advantage of the field effect transistor according to the invention is that the inventive structure can be combined with the known technical solutions to further improve the cutoff frequency. It is possible to fabricate both gates of a metal as well as gates of a layer sequence of several metals with the same technological effort. _
Die Erfindung soll nachstehend an einem Ausführungsbeispiel näher erläutert wewrden. In der Zeichnung zeigen:The invention will be explained in more detail below using an exemplary embodiment. In the drawing show:
Fig. 1: Herkömmlicher Mikrowellen-MESFET einfachster StrukturFig. 1: Conventional microwave MESFET simplest structure
Fig. 2: Herkömmlicher Mikrowellen-MESFET mit abgesenktem GateFig. 2: Conventional microwave MESFET with lowered gate
Fig.3: Erfindungsgemäßer Mikrowellen-MESFET einfachster StrukturFIG. 3: Microwave MESFET of the simplest structure according to the invention
Fig. 4: Erfindungsgemäßer Mikrowellen-MESFET mit verbesserter StrukturFIG. 4: Microwave MESFET according to the invention with improved structure. FIG
Fig. 5-7: Herstellungsschritte zur Herstellung eines Mikrowellen-MESFET nach Fig.4 In Fig. 1 und Fig. 2 sind derzeit übliche Ausführungsformen für Mikrowellen-MESFET gezeigt. Fig. 1 stellt die einfachste Realisierungsmöglichkeit für einen solchen MESFET dar. Dabei wird auf der Oberfläche eines semiisolierenden Substrates 1 durch Epitaxie oder Ionenimplantation eine aktive η-dotierte Schicht 2 erzeugt. Auf dieser befinden sich die Sourceelektrode 3, die Drainelektrode 4 und die Gateelektrode 5.Fig. 5-7: Fabrication steps for fabricating a microwave MESFET according to Fig. 4 In Fig. 1 and Fig. 2, conventional embodiments for microwave MESFETs are currently shown. FIG. 1 represents the simplest realization possibility for such an MESFET. In this case, an active η-doped layer 2 is produced on the surface of a semi-insulating substrate 1 by epitaxy or ion implantation. On this are the source electrode 3, the drain electrode 4 and the gate electrode 5.
Fig. 2 stellt eine verbesserte Realisierungsmöglichkeit dar. Hier werden auf ein semiisolierendes Substrat 1 eine hochohmige Pufferschicht 6 und eine aktive η-dotierte Schicht 2, beide vorzugsweise durch Epitaxie aufgebracht. Auf der aktiven Schicht 2 befinden sich wieder die Sourceelektrode 3, die Drainelektrode 4 und die Gateelektrode 5. Vor dem Aufbringen der Gateelektrode 5 wird die aktive Schicht 2 durch Ätzen abgedünnt.FIG. 2 illustrates an improved realization possibility. Here, a high-impedance buffer layer 6 and an active η-doped layer 2, both preferably epitaxially, are applied to a semi-insulating substrate 1. On the active layer 2 are again the source electrode 3, the drain electrode 4 and the gate electrode 5. Before applying the gate electrode 5, the active layer 2 is thinned by etching.
In Fig. 3 und Fig. 4 werden zwei Ausführungsbeispiele für den erfindungsgemäßen Feldeffekttransistor gezeigt. Fig. 3 stellt eine Variante mit sehr wenigen Technologieschritten dar. In ein semiisoliertes Substrat 1 aus GaAs wird eine η-hochdotierte Zone 7 mit einer Dotierung von 5 · 1018cm~3 und einer Dicke von 0,5μηη implantiert. Danach findet eine Ausheilung bei etwa 800°C statt, wobei die.Halbleiteroberfläche mit einer Deckschicht überzogen sein soll. Nach Entfernung dieser Deckschicht wird epitaktisch die aktive Schicht 2 mit einer Dotierung von 2 · 1017cm~3 und einer Dickvon 0,15/u.m aufgebracht. Auf diese werden zunächst mit Hilfe einer fotolithografisch erzeugten Maske die Sourceelektrode 3 und die Drainelektrode 4, beide bestehend aus einem Gold-Germanium-Gemisch mit einem Mischungsverhältnis von 78:12 aufgedampft. Nachfolgend werden diese Elektroden bei etwa 460°C getempert, um wirklich ohmsche Kontakte zu erzeugen. Danach wird die Maske für die Gateelektrode 5 fotolithografisch erzeugt. Durch geeignete Justiermarken wird erreicht, daß der nicht von der Maske bedeckte Streifen der Halbleiteroberfläche über der Grenze 8 zwischen der hochdotierten Halbleiterzone 7 und dem Substrat 1 liegt.FIGS. 3 and 4 show two exemplary embodiments of the field effect transistor according to the invention. FIG. 3 shows a variant with very few technology steps. A η-highly doped zone 7 with a doping of 5 × 10 18 cm -3 and a thickness of 0.5 μm is implanted in a semi-insulated substrate 1 made of GaAs. Thereafter, an annealing takes place at about 800 ° C, wherein the semiconductor surface should be covered with a cover layer. After removal of this capping layer, the active layer 2 is epitaxially deposited with a doping of 2 × 10 17 cm -3 and a thickness of 0.15 / μm. On top of this, the source electrode 3 and the drain electrode 4, both consisting of a gold-germanium mixture with a mixing ratio of 78:12, are first vapor-deposited by means of a photolithographically produced mask. Subsequently, these electrodes are annealed at about 460 ° C to produce truly ohmic contacts. Thereafter, the mask for the gate electrode 5 is photolithographically generated. By means of suitable alignment marks it is achieved that the strip of the semiconductor surface not covered by the mask lies above the boundary 8 between the highly doped semiconductor zone 7 and the substrate 1.
Der in Fig. 3 dargestellte Teil des Transistors befindet sich auf einem Mesa, der zu Beginn der Herstellung durch Ätzen erzeugt wurde.The part of the transistor shown in FIG. 3 is located on a mesa which was produced by etching at the beginning of the production.
Fig.4 bis 7 kennzeichnen ein weiteres Ausführungsbeispiel mit einer komplizierteren Technologie. Der Herstellungsablauf beginnt mit Fig.5.4 to 7 show another embodiment with a more complicated technology. The production process begins with Fig.5.
Auf der Oberfläche eines semiisolierenden Substrates 1 wird durch Epitaxie eine hochohmige undotierte Pufferschicht 6 aufgebracht. Darauf wird ebenfalls durch Epitaxie die η-leitende aktive Schicht 2 mit einer Dotierungskonzentration von 10l7cm~3 und einer Schichtdicke von ca. 0,2/^m aufgebracht. Anschließend wird eine Lackmaske 10 erzeugt, mit deren Hilfe die hochdotierten Zonen 2a und 7 a innerhalb der Pufferschicht 6 durch Ionenimplantation hergestellt werden. Die Dotierung beträgt 5 · 1018cm~3. Mit Hilfe der selben Maske werden die in Fig. 6 gezeigten Source-bzw. Drainelektroden 3 bzw. 4 durch lift-off-Technik erzeugt. Die Elektroden bestehen wiederum aus einem Gold-Germanium-Gemisch und werden nach der Strukturierung getempert. Danach stellt man eine Zweischichtmaske aus einer Oxidschicht 11 und einer Lackschicht 12 durch Fotolithografie und Ätzen des Oxids her. Dabei ist darauf zu achten, daß eine Unterätzung der Ausdehnung 9 erreicht wird, denn die Ausdehnung dieser Unterätzung ist beim fertiggestellten Transistor genau die Länge des gesteuerten Teils des Strompfades.On the surface of a semi-insulating substrate 1, a high-resistance undoped buffer layer 6 is applied by epitaxy. On top of this, the η-conducting active layer 2 with a doping concentration of 10 17 cm -3 and a layer thickness of approximately 0.2 μm is applied by epitaxy. Subsequently, a resist mask 10 is generated, by means of which the highly doped zones 2a and 7a are produced within the buffer layer 6 by ion implantation. The doping is 5 × 10 18 cm -3 . With the help of the same mask, the source or. Drain electrodes 3 and 4 generated by lift-off technique. The electrodes in turn consist of a gold-germanium mixture and are tempered after structuring. Thereafter, a two-layer mask is prepared from an oxide layer 11 and a resist layer 12 by photolithography and etching of the oxide. It is important to ensure that an undercut of the extension 9 is achieved, because the extent of this undercut in the finished transistor is exactly the length of the controlled portion of the current path.
Der gesteuerte Teil des Strompfades wird somit durch Selbstjustierung hergestellt. Im nicht von der Maske bedeckten Teil des Halbleitermaterials wird durch Ionenimplantation die hochdotierte Zone 7 b erzeugt. Dotierung und Dicke der hochdotierten Zone 7 b sind ebenso groß wie die der hochdotierten Zone 7 a. Als nächster Schritt wird das gesamte Halbleitermaterial mit einer Lackschicht bedeckt und es findet eine Ausheilung der implantierten Gebiete 2 a, 7 a und 7 b bei einer Temperatur von etwa 8000C statt. Nachfolgend wird die Lackschicht zur Lackmaske 13 strukturiert, wobei der Abstand 14 in Fig. 7 das durch die Lithografie erreichbare Minimalmaß ist. Es folgt das Aufdampfen des Gatemetalls 5. Dabei wird das allgemein bekannte Verfahren der Schrägaufdampfung angewendet. Der Aufdampfwinkel α wird festgelegt durch Ausdehnung der Unterätzung 9. Der Winkel a läßt sich bei der Herstellung einstellen, indem die gesamte Halbleiterscheibe zur Bedampfungsquelle um den Winkel α geneigtThe controlled part of the current path is thus produced by self-alignment. In the part of the semiconductor material which is not covered by the mask, the highly doped zone 7b is produced by ion implantation. Doping and thickness of the heavily doped zone 7 b are as large as those of the heavily doped zone 7 a. As a next step, the entire semiconductor material is covered with a resist layer and there is an annealing of the implanted regions 2 a, 7 a and 7 b at a temperature of about 800 0 C instead. Subsequently, the lacquer layer is patterned to the resist mask 13, wherein the distance 14 in Fig. 7 is the achievable by lithography minimum dimension. This is followed by vapor deposition of the gate metal 5. In this case, the well-known method of oblique evaporation is used. The evaporation angle α is determined by extension of the undercut 9. The angle a can be adjusted in the production by the entire wafer to the evaporation source inclined by the angle α
Nachfolgend wird der die Wirkung der in Fig. 4 dargestellten Transistorstruktur auf die Verbesserung der Grenzfrequenz im Vergleich zu herkömmlichen Strukturen wie in Fig. 1 und Fig.2 gezeigt. Im wesentlichen wird durch die Struktur in Fig.4 die Grenzfrequenz verbessert durch eine Verbesserung der Steilheit. Für die Steilheit gilt die ProportionalitätHereinafter, the effect of the transistor structure shown in FIG. 4 will be shown on the improvement of the cutoff frequency as compared with conventional structures as in FIG. 1 and FIG. In essence, the cut-off frequency is improved by improving the steepness of the structure in FIG. For the steepness, the proportionality applies
-J-. f(U«tt/.s)-J. f (U t t / .s)
Dabei ist V die mittlere Geschwindigkeit der Elektronen im gesteuerten Teil des Strompfades und L die Länge eben dieses Teils des Strompfades. In Fig. 1 und 2 ist L gleich die Gesamtlänge der Gateelektrode 5. In Fig. 4 ist L jedoch nur so lang wie der Teil der Gateelektrode, der sich nicht oberhalb der hochdotierten Zone 7 b befindet, nämlich so lang wieder Abstand 9.Where V is the mean velocity of the electrons in the controlled part of the current path and L is the length of that part of the current path. In Fig. 1 and 2, L is equal to the total length of the gate electrode 5. In Fig. 4, however, L is only as long as the part of the gate electrode which is not above the highly doped zone 7b, namely distance 9 again.
Durch die Verkürzung von Ltritt speziell bei Ill-V-Halbleitern im gesteuerten Teil des Strompfades, also in dem Gebiet der aktiven Schicht unterhalb des Gates, unter dem sich nicht die hochdotierte Zone 7 b befindet, verstärkt der Overshoot-Effekt auf. Durch diesen Effekt können die Elektronen Geschwindigkeiten erreichen, die weit über den durch die statische Geschwindigkeits-Feldstärke-Charakteristik gegebenen liegen, wenn sie über sehr kurze Distanzen hier sich stark verändernden Feldstärke ausgesetzt sind. Je kürzer der gesteuerte Teil des Strompfades ist, um so stärker prägt sich der Overshoot-Effekt aus und um so höher wird die Durchschnittsgeschwindigkeit der Elektronen. Man kann erwarten, daß sich die Elektronengeschwindigkeit bei einer Verringerung des gesteuerten Teils des Strompfades von Ιμ,ητι auf 0,4μη\ von einem Wert von ca. 1,5 · 107cm/s auf etwa 2,6- 107cm/s erhöht.Due to the shortening of leakage, especially in the case of III-V semiconductors in the controlled part of the current path, that is to say in the region of the active layer below the gate, under which the highly doped zone 7b is not found, the overshoot effect intensifies. By this effect, the electrons can reach speeds well above those given by the static velocity field strength characteristic when exposed to greatly varying field strength over very short distances. The shorter the controlled part of the current path, the more pronounced is the overshoot effect and the higher the average velocity of the electrons. It can be expected that the electron velocity at a reduction of the controlled portion of the current path of Ιμ, ητι to 0.4 μη \ from a value of about 1.5 × 10 7 cm / s to about 2.6-10 7 cm / s increased.
Durch die hochdotierte Zone 7 b wird auch der für das Bauelementeverhalten negative Bahnwiderstand Rs drastisch reduziert, was gleichzeitig die Steilheit des äußeren Transistors erhöht:Due to the highly doped zone 7 b, the negative for the device behavior resistivity R s is drastically reduced, which simultaneously increases the transconductance of the outer transistor:
* &m * & m
Dabei ist gm* die Steilheit des äußeren Transistors, die Steilheit des inneren Transistors.Here, gm * is the transconductance of the outer transistor, the transconductance of the inner transistor.
Die als Grenzfrequenz üblich betrachtete Cut-off-Frequenz fT ist proportional der Steilheit und wird durch den erfindungsgemäßen Feldeffekttransistor nach Fig. 4 gegenüber herkömmlichen Feldeffekttransistoren gleicher Abmessungen nach Fig. 1 und Fig. 2 bedeutend erhöht.The cut-off frequency as considered usual cut-off frequency f T is proportional to the slope and is significantly increased by the inventive field effect transistor of Fig. 4 as compared to conventional field effect transistors of the same dimensions according to FIG. 1 and FIG. 2.
Als gesteuerterTeil des Strompfades in Fig.4 wird nur der Teil 9 der aktiven Schicht betrachtet, da sich die Elektronen unter dem restlichen Teil des Gates in der im Vergleich zur aktiven Schicht 2 bedeutend niederohmigeren hochdotierten Zone 7 b bewegen.As a controlled part of the current path in Fig. 4, only the part 9 of the active layer is considered, since the electrons move under the remaining part of the gate in the significantly lower compared to the active layer 2 highly doped zone 7 b.
Der Leitwert der hochdotierten Zone 7 b wird durch die Raumladungszone unter dem Gate nicht beeinträchtigt.The conductance of the heavily doped zone 7 b is not affected by the space charge zone under the gate.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD26799384A DD231175A1 (en) | 1984-10-04 | 1984-10-04 | FIELD EFFECT TRANSISTOR |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD26799384A DD231175A1 (en) | 1984-10-04 | 1984-10-04 | FIELD EFFECT TRANSISTOR |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DD231175A1 true DD231175A1 (en) | 1985-12-18 |
Family
ID=5561030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DD26799384A DD231175A1 (en) | 1984-10-04 | 1984-10-04 | FIELD EFFECT TRANSISTOR |
Country Status (1)
| Country | Link |
|---|---|
| DD (1) | DD231175A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3602461A1 (en) * | 1986-01-28 | 1987-07-30 | Telefunken Electronic Gmbh | METHOD FOR PRODUCING A BARRIER FIELD EFFECT TRANSISTOR |
-
1984
- 1984-10-04 DD DD26799384A patent/DD231175A1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3602461A1 (en) * | 1986-01-28 | 1987-07-30 | Telefunken Electronic Gmbh | METHOD FOR PRODUCING A BARRIER FIELD EFFECT TRANSISTOR |
| US4753899A (en) * | 1986-01-28 | 1988-06-28 | Telefunken Electronic Gmbh | Process for the fabrication of a Schottky gate field-effect transistor having a submicron effective channel length |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE68927309T2 (en) | Delimited power MOSFET with topographical arrangement with profile-adjusting embedded source | |
| DE4219319B4 (en) | MOS-FET and manufacturing process for it | |
| EP0308939B1 (en) | Method of manufacturing a mesfet with self aligned gate | |
| DE69030415T2 (en) | Method of manufacturing a DMOS transistor | |
| DE3852444T2 (en) | Method of manufacturing an insulated gate semiconductor device. | |
| DE3939319C2 (en) | Method of manufacturing an asymmetric field effect transistor | |
| DE3788253T2 (en) | Controllable tunnel diode. | |
| DE2703877A1 (en) | MIS FIELD EFFECT TRANSISTOR WITH SHORT CHANNEL LENGTH | |
| DE3602652C2 (en) | Field effect transistor with heterojunction | |
| DE2553838A1 (en) | METHOD OF MANUFACTURING ENHANCEMENT FIELD EFFECT TRANSISTORS | |
| DE4424738A1 (en) | Semiconductor device of the type having high breakdown voltage | |
| DE3686089T2 (en) | METHOD FOR PRODUCING A METAL SEMICONDUCTOR FIELD EFFECT TRANSISTOR AND TRANSISTOR PRODUCED BY IT. | |
| DE3784761T2 (en) | METHOD FOR PRODUCING A MESFET. | |
| DE3884896T2 (en) | Compound semiconductor MESFET. | |
| DE2937261A1 (en) | MOS FIELD EFFECT TRANSISTOR | |
| DE69223376T2 (en) | Compound semiconductor component and method for its production | |
| DE69227712T2 (en) | Method of realizing a transistor with high electron mobility | |
| DE4334427A1 (en) | Lightly-doped-drain FET with limited surface depletion layer extension - confines depletion region to vicinity of gate electrode within surface region of higher charge carrier concn. | |
| DE3688318T2 (en) | FIELD EFFECT TRANSISTOR. | |
| DE2824026A1 (en) | Barrier layer FET - mfd. by under etching bottom mask layer to cover barrier layer surface | |
| EP0157226A1 (en) | Method of making a field-effect transistor | |
| DE3787691T2 (en) | MOS field effect transistor and method for its production. | |
| DE3602461C2 (en) | ||
| DE4034559C2 (en) | Junction field effect transistor and method for its production | |
| DE4409202C2 (en) | Thin film transistor and process for its manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ENJ | Ceased due to non-payment of renewal fee |