DD230740A3 - ARRANGEMENT FOR SYNCHRONIZING DATA OF OUTSTANDING SCANNING SYSTEMS - Google Patents

ARRANGEMENT FOR SYNCHRONIZING DATA OF OUTSTANDING SCANNING SYSTEMS Download PDF

Info

Publication number
DD230740A3
DD230740A3 DD25736683A DD25736683A DD230740A3 DD 230740 A3 DD230740 A3 DD 230740A3 DD 25736683 A DD25736683 A DD 25736683A DD 25736683 A DD25736683 A DD 25736683A DD 230740 A3 DD230740 A3 DD 230740A3
Authority
DD
German Democratic Republic
Prior art keywords
data
address
arrangement
memory
control stage
Prior art date
Application number
DD25736683A
Other languages
German (de)
Inventor
Jochen Schmidt
Original Assignee
Jochen Schmidt
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jochen Schmidt filed Critical Jochen Schmidt
Priority to DD25736683A priority Critical patent/DD230740A3/en
Priority to SU847773607A priority patent/SU1446591A1/en
Priority to CS892884A priority patent/CS251950B1/en
Publication of DD230740A3 publication Critical patent/DD230740A3/en

Links

Landscapes

  • Facsimile Scanning Arrangements (AREA)
  • Feedback Control In General (AREA)

Abstract

Anordnung zum Synchronisieren von Daten oertlich versetzter Abtastsysteme. Um den Leistungsbedarf zu senken und die Abtastzeit zu verringern, eine quasiparallele Ausgabe von Daten zu ermoeglichen, die erforderliche Speicherkapazitaet rasterabhaengig zu beeinflussen und einen selektiven Zugriff zu ermoeglichen, ist ein Rasterdecoder ueber eine Resetlogik und einen Adresszaehler, ueber eine Auswahlsteuerstufe sowie ueber eine Adressensteuerstufe jeweils mit jedem Speicher verbunden und ein Positionsgeber mit einer Schaltungsanordnung zur Pegelwandlung und Impulsdehnung vorgesehen. Anwendbar in Geraeten der digitalen Bildverarbeitung.Arrangement for synchronizing data of locally offset scanning systems. To reduce power consumption and reduce sample time, enable quasi-parallel output of data, raster-scale the required memory capacity, and provide selective access, a raster decoder is via a reset logic and address counter, via a select control stage, and via an address control stage, respectively connected to each memory and provided a position sensor with a circuit arrangement for level conversion and pulse expansion. Applicable in digital image processing equipment.

Description

Anwendungsgebiet der ErfindungField of application of the invention

Die Erfindung ist in Geräten der digitalen Bildverarbeitung anwendbar.The invention is applicable to digital image processing equipment.

Charakteristik der bekannten technischen LösungenCharacteristic of the known technical solutions

Wie bei optischen Tonaufzeichnungssystemen bekannt ist, (OS 2754503), insbesondere bei der optischen Aufzeichnung und Wiedergabe von Tonspuren auf Filme, wird ein Versatzausgleich in folgender Weise durchgeführt: , Die durch die drei Abtastsysteme an örtlich verschiedenen Stellen gewonnenen Informationen werden nach der Demodulation in einem Demodulator durch ein Zeitglied so verschoben, daß die örtliche Verschiebung zwischen den Abtastsystemen gerade ausgeglichen wird, so daß am Ausgang der Abtasteinheit eine quasiparallele Ausgabe der Informationen erfolgt.As is known in optical sound recording systems (OS 2754503), in particular in the optical recording and reproduction of sound tracks on films, an offset compensation is performed in the following manner: The information obtained by the three scanning systems at locally different locations becomes one after demodulation Demodulator so shifted by a timer that the local displacement between the Abtastsystemen is being compensated, so that at the output of the scanning unit is a quasi-parallel output of the information.

Die Nachteile dieser Anordnung bestehen im wesentlichen darin, daß keine exakte Synchronisation des Verschiebens der Daten erfolgt, da die Verzögerungseinheit nicht von der Geschwindigkeit des Bandes beeinflußt wird, daß mit dieser Art der Einrichtung die Anwendung digitaler Informationsdaten nicht möglich ist und daß zu den Informationsdaten zwischen den örtlich getrennten Abtasteinrichtungen nicht selektiv zugegriffen werden kann.The disadvantages of this arrangement are essentially that there is no exact synchronization of the shifting of the data, since the delay unit is not affected by the speed of the tape, that with this type of device, the application of digital information data is not possible and that the information data between the spatially separated scanners can not be selectively accessed.

Ziel der ErfindungObject of the invention

Ziel der Erfindung ist es, unter Beseitigung der aufgeführten Mangel des Standes der Technik den Leistungsbedarf solcher Aufzeichnugnssysteme zu senken und die Abtastzeit zu verringern.The aim of the invention is to reduce the power requirement of such Aufzeichnugnssysteme and to reduce the sampling time, eliminating the listed deficiency of the prior art.

Darlegung des Wesens der ErfindungExplanation of the essence of the invention

Aufgabe der Erfindung ist es, eine digitale Datenverzögerungseinheit zu schaffen, die die an drei geometrisch getrennten Orten gewonnenen Informationen so beeinflußt, daß an der Datenausgabeseite der Datenverzögerungseinheit eine quasiparallele Ausgabe der Daten erfolgen kann, daß die auszugebende Datenmenge und die erforderliche Speicherkapazität rasterabhängig beeinflußbar ist sowie ein selektiver Zugriff zu den einzelnen Abtasteinheiten möglich ist.The object of the invention is to provide a digital data delay unit that influences the information obtained at three geometrically separated locations so that a quasiparallel output of the data can take place on the data output side of the data delay unit that the amount of data to be output and the required storage capacity can be influenced rasterabhängig and a selective access to the individual scanning units is possible.

Die Aufgabe wird bei einer Anordnung zum Synchronisieren von Daten η örtlich versetzter, den gleichen Teil eines Informationsträgers überstreichender Abtasteinheiten mit A/D-Wandlern, wobei η - 1 Abtasteinheiten über die Wandler mit η — 1 Speichern verbunden sind, und zur ein- und ausgangsseitigen Verriegelung der Datenleitungen zu- und von den Speichern jeweils Eingangs- und Ausgangstore vorgesehen sind, die mit einer Steuerlogik und jeweils mit den Wandlern verbunden sind, dadurch gelöst, daß ein Rasterdecoder über eine Resetlogik und einen Adresszähler, über eine Auswahlsteuerstufe sowie über eine Adressensteuerstufe jeweils mit jedem Speicher verbunden ist, der Adresszähler über die Adressensteuerstufe mit Adresseingängen jedes Speichers verbunden ist, ein Positionsgeber über eine mit jedem Wandler verbundene Schaltungsanordnung zur Pegelwandlung und Impulsdehnung mit dem Adresszähler sowie jedem Speicher verbunden ist. Die erfindungsgemäße Wirkung besteht vor allem darin, daß in Abhängigkeit der jeweils anfallenden Datenmenge eine Einstellung der maximal benötigten Speicherkapazitäten der Verzögerungseinheiten vorgenommen werden kann, was zu einer beträchtlichen Senkung des Leistungsbedarfes sowie zu einer Verringerung der Abtastzeit der Datenvorlagen führt. Weiterhin besteht die Möglichkeit des selektiven Zugriffs zu den einzelnen digitalisierten Kanälen während des Abtastvorganges. Es werden Mittel zur eindeutigen Synchronisation der n-1 digitalen Speicher-oder Verzögerungseinheiten realisiert.The object is in an arrangement for synchronizing data η spatially offset, the same part of an information carrier sweeping scanning units with A / D converters, wherein η - 1 sampling units are connected via the converter with η - 1 memories, and to the input and output side Locking the data lines to and from the memory input and output ports are provided, which are connected to a control logic and each with the converters, achieved in that a raster decoder via a reset logic and an address counter, via a selection control stage and an address control stage respectively is connected to each memory, the address counter is connected via the address control stage with address inputs of each memory, a position encoder is connected via a circuit connected to each converter circuit for level conversion and pulse expansion with the address counter and each memory. The effect of the invention consists in the fact that, depending on the amount of data accumulating an adjustment of the maximum storage capacities required the delay units can be made, resulting in a significant reduction in power consumption and a reduction in the sampling time of the data templates. Furthermore, there is the possibility of selective access to the individual digitized channels during the scanning process. Means are realized for unambiguous synchronization of the n-1 digital memory or delay units.

Ausführungsbeispielembodiment

Im folgenden wird eine bevorzugte Ausführungsform der Erfindung anhand der in den Bildern 1 und 2 dargestellten Schemata eines Abtast- und Digitalisiergerätes für farbige graphische Vorlagen 4 erläutert.In the following a preferred embodiment of the invention will be explained with reference to the diagrams of a scanning and digitizing apparatus for colored graphic documents 4 shown in Figs.

Drei örtlich voneinander getrennte Abtasteinheiten bekannter Ausführung 1, 2, 3 liefern Bildsignale von drei Farbkanälen, die in bekannten Wandlungseinheiten 5,6, 7 (optoelektronische Signalwandlung mit Fotoempfängern und anschließende Analog-Digital-Wandlung) in digitalisierte Bildsignale überführt werden. Auf Grund des geometrischen Versatzes der Abtasteinheiten entlang einer Linie (translatorische Bewegung) bzw. eines Umfanges (Rotationsbewegung) macht sieht eine Zwischenspeicherung der von den Abtasteinheiten 2 und 3 herrührenden digitalisierten Daten erforderlich. Für die Zwischenspeicherung der Daten der Abtasteinheit 3 ist zwangsläufig eine größere Speicherkapazität erforderlich als für die Einheit 2. Die digitalisierten Daten der Einheit 1 werden direkt, d.h. ohne Zwischenspeicher ausgegeben. Als Zwischenspeicher fungieren die Funktionseinheiten 10 und 11, die im einzelnen wiederum aus mehreren Teilspeicherbereichen bestehen. Über eine Steuerlogik (E/A-Steuerung) 14 wird eine eingangs- bzw. ausgangsseitige Verriegelung der Datenleitung der Speichereinheiten beim Auslesen bzw. Einschreiben mittels der Eingangs- bzw. Ausgangstore 8,9 und 12,13 vorgenommen. Damit könne auf einfache Weise Rückwirkungen auf den Eingang sowie Übersprechen auf gültige Signale am Ausgang nach der Zwischenspeicherung vermieden werden. Da die Abtastung der Bildpunkte der Vorlage wahlweise in verschiedenen Rasterabständen vorgenommen werden kann, ist es sinnvoll, eine Einstellung der maximal benötigten Speicherkapazität für die beiden Speichereinheiten 10 und 11 vorzusehen.Three spatially separated scanning units known embodiment 1, 2, 3 provide image signals of three color channels, which are converted into digitized image signals in known conversion units 5,6, 7 (optoelectronic signal conversion with photodetectors and subsequent analog-to-digital conversion). Due to the geometric offset of the scanning units along a line (translational movement) or a circumference (rotational movement), an intermediate storage of the digitized data resulting from the scanning units 2 and 3 is required. For the buffering of the data of the scanning unit 3, a larger storage capacity is inevitably required than for the unit 2. The digitized data of the unit 1 are stored directly, i. output without buffer. The functional units 10 and 11, which in turn in turn consist of a plurality of partial storage areas, function as temporary storage. Via a control logic (I / O control) 14, an input-side or output-side locking of the data line of the memory units during reading or writing by means of the input or output gates 8, 9 and 12, 13 is undertaken. This could be avoided in a simple manner feedback to the input and crosstalk to valid signals at the output after caching. Since the scanning of the pixels of the original can optionally be performed at different grid intervals, it makes sense to provide an adjustment of the maximum storage capacity required for the two storage units 10 and 11.

Zu diesem Zweck wird eine codierte Information über das eingestellte Abtastraster 21 einem Rasterdecoder 15 zugeführt. Dieser übernimmt die notwendigen Steuerfunktionen für die Reset-Logik 16 des Adreßzählers 17, für die Adressensteuerung 19 sowie für die Auswahlsteuerung 20 der Speicherbereiche.For this purpose, coded information about the set sampling grid 21 is supplied to a raster decoder 15. This assumes the necessary control functions for the reset logic 16 of the address counter 17, for the address control 19 and for the selection control 20 of the memory areas.

-2- b/3 66-2- b / 3 66

Jenach der codierten Rasterinformation 21 werden somit Adressen der Speicherbereiche 10 und 11 zu- bzw. abgeschalteten Abhängigkeit der erforderlichen Speicherkapazität. Die rasterabhängige Adressensteuerung steht in unmittelbarem Zusammenhang mit der ebenfalls vom Rasterdecoder 15 gesteuerten Auswahlsteuerung 20. Für den minimalen Rasterabstand der abgetasteten Bildpunkte, d. h. für die größte Datenmenge wird der volle Speicherbereich der beiden Speichereinheiten 10 und 11 genutzt. Mitzunehmenden Rasterabstand werden durch die Auswahlsteuerung 20 immer mehrTeilspeicherbereiche der Speicheranordnung 11 abgeschaltet. Bei der Speicheranordnung 10, deren Speicherkapazität wegen der kleineren Wegdifferenz zur Abtasteinheit 1 geringer ist als die der Anordnung 11 wird mit steigendem Rasterabstand nur noch der niedrigste Teilspeicherbereich in der Art verwendet, daß er doppelt beschrieben wird; beim erstenmal Einschreiben einer Falschinformation und beim zweitenmal Überschreiben der Falschinformation mit der richtigen Information. Auf diese Weise werden beide Speichereinheiten nur mit der jeweils erforderlichen Kapazität beschrieben und damit die schon oben erwähnte Reduzierung des Leistungsbedarfes bei gleichzeitiger Senkung der Abtastzeit erreicht.Depending on the encoded raster information 21, addresses of the memory areas 10 and 11 are thus switched on or off depending on the required memory capacity. The raster-dependent address control is directly related to the also controlled by the raster decoder 15 selection control 20. For the minimum pitch of the sampled pixels, d. H. for the largest amount of data, the full memory area of the two memory units 10 and 11 is used. With increasing grid spacing, more and more partial storage areas of the storage arrangement 11 are switched off by the selection control 20. In the memory arrangement 10, whose storage capacity is smaller than that of the arrangement 11 because of the smaller path difference to the scanning unit 1, only the lowest partial storage area is used with increasing grid spacing in such a way that it is described twice; the first time writing a misinformation and the second time overwriting the misinformation with the correct information. In this way, both storage units are described only with the respective required capacity, thus achieving the above-mentioned reduction of power consumption while reducing the sampling time.

Für die Verzögerung der digitalisierten Daten und die anschließende parallele Daten-Ausgabe der einzelnen Abtastkanäle ist eine exakte Synchronisation der Speichereinheiten mit der Geschwindigkeit des Datenträgers erforderlich. Zu diesem Zweck wird je nach Anwendungsfall {translatorische oder rotatorische Bewegung des Datenträgers) ein Wegincrementgeber bzw. ein incrementeller Winkelgeber als Positionsgeber 18 verwendet, der eine eindeutige Ortsinformation der Abtasteinheiten in Abhängigkeit der Geschwindigkeit des Datenträgers 4 liefert. Die vom Positionsgeber 18 bereitgestellten Signale werden in einer Schaltungsanordnung zur Pegelwandlung und Impulsdehnung 22 aufbereitet und den Wandlungseinheiten 5, 6,7, sowie dem Adreßzähler 17 und den Speichereinheiten 10 und 11 zugeführt. Dadurch ist jederzeit eine eindeutige Zuordnung zwischen Ortskoordinate des Datenträgers 4 und Speicheradresse gewährleistet.For the delay of the digitized data and the subsequent parallel data output of the individual scan channels, an exact synchronization of the memory units with the speed of the data carrier is required. For this purpose, depending on the application {translational or rotational movement of the data carrier) Wegincrementgeber or an incrementeller angle encoder used as a position sensor 18, which provides an unambiguous location information of the scanning units as a function of the speed of the data carrier 4. The signals provided by the position sensor 18 are processed in a circuit arrangement for level conversion and pulse expansion 22 and the conversion units 5, 6, 7, and the address counter 17 and the memory units 10 and 11 fed. As a result, an unambiguous assignment between the location coordinate of the data carrier 4 and memory address is ensured at all times.

Abschließend sei noch vermerkt, daß die Erfindung nicht wie im Ausführungsbeispiel auf nur 3 Kanäle bzw. Abtasteinheiten begrenzt ist, sondern auch auf mehrkanalige Abtasteinrichtungen (z. B. 4kanalige Abtastung in der graphischen Industrie) zutrifft.Finally, it should be noted that the invention is not limited to only 3 channels or scanning units as in the exemplary embodiment, but also applies to multi-channel scanning devices (eg 4-channel scanning in the graphics industry).

Claims (2)

- 1 - 573 65- 1 - 573 65 Patentanspruch-:Patentanspruch-: Anordnung zum Synchronisieren von Daten η örtlich versetzter, den gleichen Teil eines Informationsträgers überstreichender Abtasteinheiten mit A/D-Wandlern, wobei η - 1 AbtasteinheitenüberdieWandlermitn - 1 Speichern verbunden sind, und zur ein- und ausgangsseitigen Verriegelung der Datenleitungen zu- und vor den Speichern jeweils Eingangs- und Ausgangstore vorgesehen sind, die mit einer Steuerlogik und jeweils mit dem Wandlern verbunden sind, dadurch gekennzeichnet, daß ein Rasterdecoder über eine Resetlogik und einen Adresszähler, über eine Auswahlsteuerstufe sowie über eine Adressensteuerstufe jeweils mit jedem Seicher verbunden ist, der Adressenzähler über die Adressensteuerstufe mit Adresseingängen jedes Speicher verbunden ist, ein Positionsgeber über eine mit jedem Wandler verbundene Schaltungsanordnung zur Pegelwandlung und Impulsdehnung mit dem Adressenzähler sowie jedem Speicher verbunden ist.Arrangement for synchronizing data η of spatially offset sampling units sweeping the same part of an information carrier with A / D converters, where η-1 sampling units are connected via the converter units-1 storing and for input-side and output-side locking of the data lines upstream and downstream of the memories, respectively Input and output ports are provided which are connected to a control logic and in each case with the transducers, characterized in that a raster decoder is connected via a reset logic and an address counter, via a selection control stage and an address control stage each with each Seicher, the address counter on the Address control stage is connected to address inputs of each memory, a position encoder is connected via a circuit connected to each converter circuit for level conversion and pulse stretching with the address counter and each memory. HierzuFor this 2 Seiten Zeichnungen2 pages drawings
DD25736683A 1983-12-01 1983-12-01 ARRANGEMENT FOR SYNCHRONIZING DATA OF OUTSTANDING SCANNING SYSTEMS DD230740A3 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DD25736683A DD230740A3 (en) 1983-12-01 1983-12-01 ARRANGEMENT FOR SYNCHRONIZING DATA OF OUTSTANDING SCANNING SYSTEMS
SU847773607A SU1446591A1 (en) 1983-12-01 1984-11-01 Apparatus for synchronizing data of spatially dispaced scanning systems
CS892884A CS251950B1 (en) 1983-12-01 1984-11-21 Device for space transferring and developping systems' data synchronizing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DD25736683A DD230740A3 (en) 1983-12-01 1983-12-01 ARRANGEMENT FOR SYNCHRONIZING DATA OF OUTSTANDING SCANNING SYSTEMS

Publications (1)

Publication Number Publication Date
DD230740A3 true DD230740A3 (en) 1985-12-11

Family

ID=5552469

Family Applications (1)

Application Number Title Priority Date Filing Date
DD25736683A DD230740A3 (en) 1983-12-01 1983-12-01 ARRANGEMENT FOR SYNCHRONIZING DATA OF OUTSTANDING SCANNING SYSTEMS

Country Status (3)

Country Link
CS (1) CS251950B1 (en)
DD (1) DD230740A3 (en)
SU (1) SU1446591A1 (en)

Also Published As

Publication number Publication date
CS251950B1 (en) 1987-08-13
SU1446591A1 (en) 1988-12-23

Similar Documents

Publication Publication Date Title
DE2703578C2 (en) Video data storage
DE3342004C2 (en) Apparatus for inputting video signals into a digital memory
DE2703579A1 (en) SYSTEM FOR PROCESSING VIDEO SIGNALS
EP0069325A2 (en) Method of converting the number of lines
DE2830925C2 (en)
DE3308195A1 (en) IMAGE DATA MASKING DEVICE
DE1297674B (en) Process for the compressed storage and reproduction of analog voltages
DE3202664C2 (en)
DE2629707C3 (en) System for converting time-sequentially transmitted color television signals
DE2456540C2 (en) Incremental encoder
DE3823921A1 (en) METHOD AND DEVICE FOR STORING DIGITAL VIDEO SIGNALS
AT397897B (en) METHOD FOR RECORDING DIGITAL DATA CORRESPONDING TO A VIDEO SIGNAL
DE3238700C2 (en) Circuit arrangement for replacing incorrect or missing data words in a digitized video information signal in PAL format
DE2454375A1 (en) SYSTEM FOR DISTRIBUTION OF ENCODED DIGITAL DATA IN ANALOG FORM
DE2757164A1 (en) METHOD AND DEVICE FOR TRANSMITTING AND / OR RECORDING DIGITAL SIGNALS
DD230740A3 (en) ARRANGEMENT FOR SYNCHRONIZING DATA OF OUTSTANDING SCANNING SYSTEMS
DE3809981A1 (en) TIME BASE CORRECTION DEVICE
DE3604374A1 (en) DATA RECORDING DEVICE
DE2708672A1 (en) Analog video tape recording and playback - splits video signal into components of equal bandwidth and records them in parallel on longitudinal tracks
DE3737054C3 (en) Video signal recording / playback device
DE4029246C2 (en) Image reading device with a number of line sensors
DE3107733C2 (en)
DE2527236C3 (en) Arrangement for inserting data in a register
DE2628283A1 (en) DIGITAL IMAGE STORAGE
EP0725404B1 (en) Delay circuit

Legal Events

Date Code Title Description
ENJ Ceased due to non-payment of renewal fee