DD230687A3

DD230687A3 - CIRCUIT ARRANGEMENT FOR DIGITAL IMPULSE COMPARISON WITH INTERNAL REFERENCE PULSE SOURCE

Info

Publication number: DD230687A3
Application number: DD24545082A
Authority: DD
Inventors: Juergen Exner
Original assignee: Greifswald Nachrichtenelekt
Priority date: 1982-12-01
Filing date: 1982-12-01
Publication date: 1985-12-04

Abstract

Die Erfindung betrifft eine digitale Schaltungsanordnung unter Verwendung von Flipflops zur Impulslaengenbestimmung mit und ohne Toleranzaussage. Um schaltungstechnischen Aufwand zu senken, erfolgt der Impulsvergleich mittels einer internen Referenzimpulsquelle der Anordnung. Bei Impulslaengenmessung ohne Toleranzaussage erfolgt das Anlegen des Ist- und des Referenzimpulses an je einen Eingang eines ersten flankengesteuerten Flipflops. Der Schaltungseingang ist direkt auf den Takteingang und ueber einen ersten Widerstand, der von einer Diode ueberbrueckt ist, auf den Informationseingang des ersten Flipflops gefuehrt, wobei dieser ueber einen Kondensator, der mit dem Widerstand ein Zeitglied bildet, an eine Spannungsquelle angeschlossen ist. Soll aber eine exakte Aussage ueber die Impulslaengentoleranz getroffen werden, so wird ein zweiter flankengesteuerter Flipflop mit seinem Takteingang dem ersten Flipflop parallelgeschaltet. Dabei ist der Widerstand als Spannungsteiler ausgefuehrt und mit seinem Abgriff am Informationseingang des zweiten Flipflops gelegt. Anwendungsgebiet ist vorzugsweise die Nachrichten- und Messtechnik.The invention relates to a digital circuit arrangement using flip-flops for pulse length determination with and without tolerance statement. In order to reduce circuit complexity, the pulse comparison is performed by means of an internal reference pulse source of the arrangement. In pulse length measurement without tolerance statement, the application of the actual and the reference pulse to each input of a first edge-triggered flip-flop. The circuit input is fed directly to the clock input and via a first resistor, which is bridged by a diode, to the information input of the first flip-flop, which is connected via a capacitor which forms a timer with the resistor to a voltage source. However, if an exact statement about the pulse length tolerance is to be made, then a second edge-triggered flip-flop with its clock input is connected in parallel with the first flip-flop. The resistor is designed as a voltage divider and placed with its tap on the information input of the second flip-flop. Field of application is preferably the news and measurement technology.

Description

Field of application of the invention

Die Erfindung betrifft eine Schaltungsanordnung zum digitalen Vergleich von einzelnen, auf einer Leitung ankommenden Impulsen mit einem intern gebildeten Normimpuls vorzugsweise zur Impulslängenmessung in der Nachrichten- und Meßtechnik.The invention relates to a circuit arrangement for digital comparison of individual, arriving on a line pulses with an internally formed standard pulse, preferably for pulse length measurement in the news and measurement.

Characteristic of the known technical solutions

Durch DE-OS 2607993 ist eine Schaltungsanordnung zur Signalisierung der gegenseitigen Lage zweier gleichartiger Rechteckspannungszüge, die in solcher gegenseitigen zeitlichen Versetzung auftreten, daß von zwei aufeinanderfolgenden Anstiegs- bzw. Abfallflanken entweder die des ersten oder die des zweiten Rechteckspannungszuges zuerst erscheint, bekannt geworden.By DE-OS 2607993 is a circuit arrangement for signaling the mutual position of two similar rectangular voltage trains that occur in such mutual time offset that of two successive rising or falling edges either the first or the second square-wave voltage first appears known.

Der Impulsvergleich erfolgt mit einem J-K-Flipflop, dessen Takteingang von der ersten Rechteckspannung, der J-Eingang von der zweiten Rechteckspannung und der K-Eingang von der zweiten Spannung in invertierter Form angesteuert werden. Als Ergebnis erscheint an den Ausgängen des Flipflops die Phasenlage der Flanken.The pulse comparison is carried out with a J-K flip-flop, the clock input of the first square-wave voltage, the J input of the second square-wave voltage and the K input of the second voltage are driven in an inverted form. As a result, the phase position of the edges appears at the outputs of the flip-flop.

Der Nachteil dieser Schaltungsordnung liegt darin, daß zum Impulslängenvergleich eine separate Schaltungsordnung zur Referenzimpulserzeugung benötigt wird.The disadvantage of this circuit arrangement is that a separate circuit order is required for reference pulse generation for pulse length comparison.

Weiterhin ist durch DD-WP 150332 eine Impulsvergleichsspannung bekannt, die den Vergleich zwischen zwei Impulsfolgen unter zur Hilfenahme einer dritten, separaten Impulsfolge vornimmt. Diese Anordnung ist ebenfalls zum Impulslängenvergleich geeignet. Sie enthält zwei erste getaktete Flipflops mit Rücksetzeingängen, deren Takteingänge mit dem ersten bzw. dem zweiten Eingang der Impulsvergleichsschaltung verbunden sind. Der Informationseingang dieser Flipflops ist an den direkten .bzw. inversen Ausgang eines RS-Flipflops und ihre Ausgänge an die D-Eingänge der zwei weiteren Flipflops angeschlossen. Diese Flipflops wiederum sind mit ihren Takteingängen an den zusätzlichen Eingang und mit ihren direkten Ausgängen an die Ausgänge der Impulsvergleichsschaltung gekoppelt. Die inversiven Ausgänge der beiden Flipflops dagegen sind mit den Rücksetzeingängen der beiden ersten getakteten Flipflops verknüpft, deren Takteingänge mit dem Setzeingang bzw. Rücksetzeingang des RS-Flipflops verbunden sind. Der Nachteil dieser Impulsvergleichsschaltung besteht wiederum in dem Erfordernis des Vorhandenseins eines Referenzimpulses zum Vergleich, der zur Impulslängenmessung durch eine zusätzliche Schaltungsanordnung erzeugt werden muß.Furthermore, DD-WP 150332 a pulse comparison voltage is known, which makes the comparison between two pulse trains with the help of a third, separate pulse train. This arrangement is also suitable for pulse length comparison. It contains two first clocked flip-flops with reset inputs whose clock inputs are connected to the first and the second input of the pulse comparison circuit. The information input of these flip-flops is at the direct .bzw. inverse output of an RS flip-flop and its outputs connected to the D inputs of the two other flip-flops. These flip-flops in turn are coupled with their clock inputs to the additional input and with their direct outputs to the outputs of the pulse comparison circuit. In contrast, the inverse outputs of the two flip-flops are connected to the reset inputs of the first two clocked flip-flops whose clock inputs are connected to the set input or reset input of the RS flip-flop. The disadvantage of this pulse comparison circuit again consists in the requirement of the presence of a reference pulse for comparison, which must be generated for pulse length measurement by an additional circuit arrangement.

Mit der CH-PS 474916 wurde gleichfalls eine digitale Impulsvergleichsschaltung bekannt gemacht, die für den Impulslängenvergleich eine Logikschaltung verwendet, die aus einem triggerbaren monostabilen Multivibrator mit nachgestalteter Gatterschaltung und einem Flipflop besteht.With the CH-PS 474916 also a digital pulse comparison circuit has been made known, which uses a logic circuit for the pulse length comparison, which consists of a triggerable monostable multivibrator with a gated gate circuit and a flip-flop.

Diese Schaltungsanordnung benötigt im Gegensatz zu den vorher erwähnten für die Impulslängenmessung nur noch einen Impuls am Eingang, da der Referenzimpuls vom monostabilen Multivibrator zur Verfügung gestellt wird. Diese Anordnung ist jedoch mit einem unvertretbaren hohen schaltungstechnischen Aufwand verbunden. Weiterhin sind alle bekannten digitalen Impulsvergleichsschaltungen mit dem Nachteil behaftet, daß sie die Toleranzabweichung der Impulslänge vom vorgegebenen Sollimpuls nicht erkennen können.This circuit requires, in contrast to the aforementioned for the pulse length measurement, only one pulse at the input, since the reference pulse is provided by the monostable multivibrator. However, this arrangement is associated with an unacceptable high circuit complexity. Furthermore, all known digital pulse comparison circuits have the disadvantage that they can not recognize the tolerance deviation of the pulse length from the predetermined desired pulse.

Object of the invention

Das Ziel der Erfindung ist eine ökonomische Realisierung für eine integrationsfähige digitale Impulsvergleichsschaltung, die sich gegenüber herkömmlichen Anordnungen durch geringeren schaltungstechnischen Aufwand und hoher Zuverlässigkeit auszeichnet.The object of the invention is an economical realization of an integratable digital pulse comparison circuit, which is distinguished from conventional arrangements by lower circuit complexity and high reliability.

Explanation of the essence of the invention

Der Erfindung liegt die Aufgabe zugrunde, eine digitale Impulsvergleicbsschaltung zu schaffen, die mittels einer internen Referenzimpulserzeugung eine exakte Aussage über die Impulslänge und deren Toleranz zuläßt.The invention has for its object to provide a digital Impulsvergleicbsschaltung that allows an exact statement about the pulse length and their tolerance by means of an internal reference pulse generation.

Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß zum digitalen Impulslängenvergleich eine Schaltungsanordnung mit einem flankengesteuerten Flipflop und einer internen Referenzimulsquelle verwendet wird, wobei der Eingangsimpuls direkt als Istimpuls auf den Takteingang des Flipflops geführt ist und der Referenzimpuls mit der internen Referenzimpulsquelle in Form eines Zeitgliedes, das aus einem Widerstand, der von einer Diode überbrückt ist, zwischen Eingang der Anordnung und Informationseingang des Flipflops und einem Kondensatorzwischen Informationseingang des Flipflops und einer Spannungsquelle besteht, erzeugt wird.The object is achieved in that the digital pulse length comparison, a circuit arrangement with a edge-triggered flip-flop and an internal reference pulse source is used, wherein the input pulse is passed directly as an actual pulse to the clock input of the flip-flop and the reference pulse with the internal reference pulse source in the form of a timer, the is generated from a resistor bridged by a diode between input of the device and information input of the flip-flop and a capacitor between information input of the flip-flop and a voltage source.

Die Funktionsweise dieser Schaltungsanordnung besteht darin, daß mit der Vorderflanke des Istimpulses der Kondensator des Zeitgliedes umgeladen wird. Damit ergibt sich eine Änderung am Informationseingang des Flipflops. Die Rückflanke des Istimpulses übernimmt das Potential am Informationseingang. Ist die Länge des Istimpulses größer als die des Referenzimpulses, kommt es zum Überschreiten der Umschaltschwelle am Informationseingang des Flipflops und somit zu einer Aussage über die Impulslänge.The operation of this circuit arrangement is that with the leading edge of the Istimpulses the capacitor of the timer is reloaded. This results in a change to the information input of the flip-flop. The trailing edge of the actual pulse takes over the potential at the information input. If the length of the actual pulse is greater than that of the reference pulse, the switching threshold at the information input of the flip-flop is exceeded and thus a statement about the pulse length.

-ζ- tat υυ -ζ- did

Soll eine exakte Aussage über die Toleranz der Impulslänge getroffen werden, so ist erfindungsgemäß ein zusätzlicher zweiter flankengesteuerter Flipflop mit seinem Takteingang dem ersten flankengesteuerten Flipflop parallelgeschaltet, wobei der erste Widerstand als Spannungsteiler realisiert ist und mit seinem Abgriff am Informationseingang des zweiten flankengesteuerten Flipflops liegt.If an exact statement about the tolerance of the pulse length to be made, so according to the invention an additional second edge-triggered flip-flop with its clock input to the first edge-triggered flip-flop connected in parallel, wherein the first resistor is implemented as a voltage divider and is located with its tap at the information input of the second edge-triggered flip-flops.

Erscheint zum Impulslängenvergleich ein Impuls am Eingang dieser Schaltung, so wird der Kondensator über die Widerstände des Zeitgliedes, welches die Referenzimpulslänge bestimmt, aufgeladen. Während der Rückflanke des Impulses übernehmen die Flipflops das Potential, das an ihren Informationseingängen anliegt. Durch die erfindungsgemäße Anordnung der Widerstände des Zeitgliedeä als Spannungsteiler ergeben sich unterschiedliche Potentiale an den Informationseingängen der beiden Flipflops. Dadurch können die drei Fälle Istimpuls kleiner, Istimpuls gleich mit einer Toleranzvorgabe und Istimpuls größer als der Referenzimpuls unterschieden werden.Appears for pulse length comparison, a pulse at the input of this circuit, the capacitor is charged via the resistors of the timer, which determines the reference pulse length. During the trailing edge of the pulse, the flip-flops take over the potential present at their information inputs. The inventive arrangement of the resistors of the Zeitgliedeä as a voltage divider, different potentials arise at the information inputs of the two flip-flops. As a result, the three cases actual pulse smaller, Istimpuls equal to a tolerance specification and Istimpuls greater than the reference pulse can be distinguished.

Ausführungsbeispielembodiment

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigen Fig. 1 Anordnung zur digitalen Impulslängenmessung ohne Toleranzerkennung Fig.2 Anordnung zur digitalen Impulslängenmessung mit Toleranzerkennung Erfindungsgemäß besteht nach Fig. 1 die Schaltungsanordnung zum digitalen Impulsvergleich mit interner Referenzimpulsquelle für die Impulslängenmessung ohne Toleranzerkennung aus dem flankengesteuerten D-Flipflop FF1 und dem Zeitglied, das aus dem Widerstand R1 und dem Kondensator C gebildet ist.An embodiment of the invention is illustrated in the drawing and will be described in more detail below. 1 Arrangement for digital pulse length measurement without tolerance detection According to the invention, the circuit arrangement for digital pulse comparison with internal reference pulse source for the pulse length measurement without tolerance detection from the edge-triggered D flip-flop FF1 and the timer, which is formed by the resistor R1 and the capacitor C.

Der Eingang E der digitalen Impulsvergleichsschaltung ist mit der Anode der Diode D, dem Widerstand R1 und dem Takteingang des D-Flipflops FF1 verbunden. Weiterhin sind Informations- und Takteingang des D-Flipflops FF1 über den Widerstand R1, der von der Diode D überbrückt ist, zusammengeschaltet.The input E of the digital pulse comparison circuit is connected to the anode of the diode D, the resistor R1 and the clock input of the D flip-flop FF1. Furthermore, information and clock input of the D flip-flop FF1 via the resistor R1, which is bridged by the diode D, interconnected.

Zwischen dem Informationseingang des D-Flipflops FF1 und der Spannungsquelle U liegt der Kondensator C des Zeitgliedes.Between the information input of the D flip-flop FF1 and the voltage source U is the capacitor C of the timer.

•Die Funktionsweise dieser Anordnung ist derart, daß, wen'n ein Impuls mit dem Potential „Low" am Eingang E erscheint, sich der Kondensator C über den Widerstand R1 aufläd. Beim „Low-High"-Potentialübergang des Impulses wird das Potential am Informationseingang in den D-Flipflop FF1 übernommen. Ist der Istimpuls kürzer als der Referenzimpuls, der durch die Zeitkonstante aus dem Widerstand R1 und dem Kondensator C bestimmt wird, so liegt am Informationseingang des D-Flipfiops FF1 zum Zeitpunkt der Übernahme das Potential oberhalb der Umschaltschwelle. Am Ausgang A der Impulsvergleichsschaltung erscheint dadurch ein „High"-Potential. Ist der IstimpuJs länger als der Referenzimpuls, so liegt das Potential zum Übernahmezeitpunkt unterhalb der Umschaltschwelle. Die Diode D dient der schnellen Umladung des Kondensators C bei „High"-Potential am Eingang E der Anordnung.The mode of operation of this arrangement is such that when a pulse with the potential "low" appears at the input E, the capacitor C charges itself via the resistor R1. At the "low-high" potential transition of the pulse, the potential at Information input in the D flip-flop FF1 taken. If the actual pulse is shorter than the reference pulse, which is determined by the time constant from the resistor R1 and the capacitor C, the potential at the information input of the D flip-flop FF1 at the time of transfer is above the switching threshold. If the actual pulse is longer than the reference pulse, then the potential at the time of transfer is below the switchover threshold, diode D serves to rapidly charge the capacitor C at the "high" potential at the input E of the arrangement.

Soll die Impulslängenmessung mit Toleranzaussage erfolgen, so ist gemäß Fig.2 eine Anordnung mit interner Referenzimpulsquelle aus zwei flankengesteuerten D-Flipflops FF1 und FF2, dem Zeitglied, das aus dem Kondensator C und den in Reihe geschalteten ohmschen Widerständen R2 und R3 sowie der Diode D zum schnellen Rückladen des Kondensators C besteht, vorgesehen. Der Eingang E dieser Impulsvergleichsschaltung ist mit der Anode der Diode, dem Widerstand R 2 und den Takteingängen der D-Flipflops FF1 und FF2 verbunden. Die Diode D überbrückt die Reihenschaltung der Widerstände R 2 und R3. Der Widerstand R2 liegt zwischen Takt- und Informationseingang des D-Flipflops FF1. Zwischen denIf the pulse length measurement is to be carried out with a tolerance statement, an arrangement with an internal reference pulse source comprising two edge-controlled D flip-flops FF1 and FF2, the timer consisting of the capacitor C and the series-connected ohmic resistors R2 and R3 and the diode D, is shown in FIG for fast recharging of the capacitor C is provided. The input E of this pulse comparison circuit is connected to the anode of the diode, the resistor R 2 and the clock inputs of the D flip-flops FF1 and FF2. The diode D bridges the series connection of the resistors R 2 and R3. The resistor R2 is between the clock and information input of the D flip-flop FF1. Between

Informationseingängen der D-Flipflops FF1 und FF2 ist der Widerstand R3 angeordnet. Der kondensator C des Zeitgliedes liegt zwischen einer Spannungsquelle U und dem Informationseingang des D-Flipflops FF2. Der Ausgang A1 der Impulsvergleichsschaltung wird durch den Q-Ausgang des D-Flipflops FF1 und der Ausgang A2 durch den Q-Ausgang des D-Flipflops FF1 gebildet.Information inputs of the D flip-flops FF1 and FF2, the resistor R3 is arranged. The capacitor C of the timer is connected between a voltage source U and the information input of the D flip-flop FF2. The output A1 of the pulse comparison circuit is formed by the Q output of the D flip-flop FF1 and the output A2 by the Q output of the D flip-flop FF1.

Nachfolgend wird die Wirkungsweise dieser Impulsvergleichsschaltung beschrieben. Wird an den Eingang E der Impulsvergleichsschaltung ein Impuls mit dem Potential „Low" angelegt,so wird der Kondensator C des Zeitgliedes, dessen Zeitkonstante erfindungsgemäß die Referenzimpulslänge festlegt, über die Reihenschaltung der Widerstände R2 und R3 aufgeladen. Die Widerstände R2 und R 3 bilden einen Spannungsteiler für die Informationseingänge der D-Flipflops FF1 und FF2. Mit dem „Low-High"-Potentialübergang des Eingansimpulses werden die Potentiale an den Informationseingängen der D-Flipf!ops FF1 und FF2 in die Speicher übernommen, wobei erfindungsgemäß das Schwellwertverhalten der Informationseingänge ausgenutzt werden. Je nach dem Zeitpunkt des „Low-High"-Potentialübergangs ergeben sich unterschiedliche Potentiale an den Informationseing'ängen und damit drei verschiedene Zustände der D-Flipflops FF1 und FF2, die dann das Ergebnis des Impulslängenvergleichs charakterisieren:The operation of this pulse comparison circuit will be described below. If a pulse with the potential "Low" is applied to the input E of the pulse comparison circuit, then the capacitor C of the timer whose time constant defines the reference pulse length is charged via the series connection of the resistors R2 and R3. The resistors R2 and R3 form one Voltage divider for the information inputs of the D flip-flops FF1 and FF2 With the "low-high" potential transition of the input pulse, the potentials at the information inputs of the D flip-flops FF1 and FF2 are transferred to the memories, wherein the threshold value behavior of the information inputs is utilized become. Depending on the time of the "low-high" potential transition, different potentials result at the information inputs and thus three different states of the D flip-flops FF1 and FF2, which then characterize the result of the pulse length comparison:

1. Fall: Der Istimpuls ist kurzer als der Referenzimpuls, so liegen die Potentiale an den Informationseingängen der D-Flipflops1st case: The actual pulse is shorter than the reference pulse, so are the potentials at the information inputs of the D flip-flops

FF1 und FF2zum Zeitpunkt der Übernahme oberhalb der Umschaltschwellen und es erscheint an den Ausgängen A1 und A2 „HigtV'-Potential.FF1 and FF2are above the switching thresholds at the time of the takeover and "HigtV" potential appears at the outputs A1 and A2.

2. Fall: Der Istimpuls fällt in den Toleranzbereich des Referenzimpulses, dann liegt das Potential an dem Informationseingang2nd case: The actual pulse falls within the tolerance range of the reference pulse, then the potential lies at the information input

des D-Flipflops FF1 unterhalb der Schaltschwelle, wodurch am Ausgang A1 „Low"-Potential und am Ausgang A2 „High"-Potential erscheint.of the D flip-flop FF1 below the switching threshold, whereby at the output A1 "low" potential and at the output A2 "high" potential appears.

3. Fall: Ist der Istimpuls größer als der Referenzimpuls, liegen die Potentiale zum Abtastzeitpunkt an den InformationseingängenCase 3: If the actual pulse is greater than the reference pulse, the potentials at the sampling time are at the information inputs

der D-Flipflops FF1 und FF2 unterhalb der Schaltschwelle und an den Ausgängen A1 und A2 erscheint „Low"-Potential.the D flip-flops FF1 and FF2 below the switching threshold and at the outputs A1 and A2 "low" potential appears.

Somit ist eine exakte Aussage über die Impulslänge und deren Toleranz mit dieser erfindungsgemäßen Impulsvergleichsschaltung realisierbar, die dann durch eine nachfolgende herkömmliche Auswertelogik ausgewiesen werden kann.Thus, an exact statement about the pulse length and its tolerance with this inventive pulse comparison circuit can be realized, which can then be identified by a subsequent conventional evaluation logic.

Claims

Invention claim:

1. Circuit arrangement for digital pulse comparison with internal reference pulse source using flip-flops, wherein the actual and the reference pulse is guided on each input of a first flip-flop, characterized in that the circuit input (E) directly to the clock input and via a first resistor ( R 1), which is bridged by a diode (D), is guided to the information input of the first edge-triggered flip-flop (FF 1), the latter via a capacitor (C), which forms a timer with the first resistor (R 1), connected to a voltage source (U).

2. Circuit arrangement according to item 1 with tolerance detection, dadurph characterized in that a second edge-triggered flip-flop (FF2) with its clock input to the first edge-triggered flip-flop (FF 1) is connected in parallel, wherein the first resistor (R 1) as a voltage divider (R 2; R3) is realized and lies with its tap at the information input of the second edge-triggered flip-flop (FF2).

For this 1 page drawings