DD221298A1 - PROCESS FOR PREPARING CR-SI DUENNIL FILM RESISTIVES - Google Patents

PROCESS FOR PREPARING CR-SI DUENNIL FILM RESISTIVES Download PDF

Info

Publication number
DD221298A1
DD221298A1 DD25437183A DD25437183A DD221298A1 DD 221298 A1 DD221298 A1 DD 221298A1 DD 25437183 A DD25437183 A DD 25437183A DD 25437183 A DD25437183 A DD 25437183A DD 221298 A1 DD221298 A1 DD 221298A1
Authority
DD
German Democratic Republic
Prior art keywords
layer
temperature
target
sputtering
layers
Prior art date
Application number
DD25437183A
Other languages
German (de)
Inventor
Lienhard Pagel
Dietmar Krueger
Manfred Kern
Ullrich Heisig
Karl Steinfelder
Christian Korndoerfer
Original Assignee
Ardenne Manfred
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ardenne Manfred filed Critical Ardenne Manfred
Priority to DD25437183A priority Critical patent/DD221298A1/en
Publication of DD221298A1 publication Critical patent/DD221298A1/en

Links

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung von Cr-Si-Duennfilmwiderstaenden, vorzugsweise fuer integrierte Wandlerschaltungen. Das Ziel ist die Erhoehung der Qualitaet, und die Aufgabe besteht darin, das Verfahren mit dem technologischen Prozess der Halbleiterherstellung kompatibel zu machen. Erfindungsgemaess wird durch Hochratezerstaeuben eines Cr-Si-Targets und eines Si-Targets die Widerstandsschicht derart aufgebracht, dass nach einer Schichtdicke von jeweils 30 bis 100 A, aber mindestens 3mal, unterbrochen und Si aufgebracht wird; im Mittel 10 A dick. Waehrend des Si-Aufstaeubens wird der Druck des reaktiven Gases auf 2 10 5 mbar gehalten.The invention relates to a method for the production of Cr-Si Duennfilmwiderstaenden, preferably for integrated converter circuits. The goal is to increase the quality, and the task is to make the process compatible with the technological process of semiconductor manufacturing. According to the invention, by Hochratezerstaeuben a Cr-Si target and an Si target, the resistance layer is applied so that after a layer thickness of 30 to 100 A, but at least 3 times, interrupted and Si is applied; on average 10 A thick. During Si Aufstaeubens the pressure of the reactive gas is maintained at 2 10 5 mbar.

Description

-2-254 371 3-2-254 371 3

Ausführungsbeispiel . v Embodiment. v

Es wird das Aufbringen der Cr-Si-Widerstandsschicht auf 3"-Siliziumscheiben mit integrierten D/A-WandlerschaltungeriThe application of the Cr-Si resistor layer to 3 "silicon wafers with integrated D / A converter circuitry is described

beschrieben. - , ,-.'.'described. -,, -. '.'

Die dazu erforderliche Hochratezerstaubungsanlage ist mit 2 5-kW-Plasmatronquellen ausgerüstet, wobei die eine mit einem Cr-Si-Target der Zusammensetzung CrSi2 und die andere einem §i-Target bestückt ist. Der Restgasdruck der Anlage beträgt 5 10"embar. Es wird Sauerstoff bis zu einem Totaldruck von 1,5 · 10~5mbar eingelassen und dann durch Ar-Einlaß ein ArbeitsdruckThe required Hochratezerstaubungsanlage is equipped with 2 5-kW Plasmatronquellen, one of which is equipped with a Cr-Si target of the composition CrSi 2 and the other a §i target. The residual gas pressure in the system is 5 10 "e mbar. It is oxygen up to a total pressure of 1.5 x 10 -5 mbar inserted and then with Ar inlet, a working pressure

von 3.10~3mbar eingestellt. : set from 3.10 ~ 3 mbar. :

Das Beschichten der Siliziumscheiben geschieht erfindungsgemäß folgendermaßen:The silicon wafers are coated according to the invention as follows:

Mit einer Leistung von 600W werden die Si-Scheiben jeweils 30s mit CrSi beschichtet, das entspricht auf dem Drehteller einer jeweiligen Schichtdicke von 6nm. Diese Beschichtung wird lOmal unterbrochen, und in dieser Zeit wird 20s Si bei einer LeistungWith a power of 600W, the Si wafers are each coated with CrSi for 30 seconds, which corresponds on the turntable to a respective layer thickness of 6 nm. This coating is interrupted 10 times, during which time 20s of Si becomes at power

von 500W aufgestäubt. Das entspricht einer mittleren Schichtdicke von 10Ä. Insgesamt ergibt das nach Ablauf dieses Prozesses eine Schichtdicke von 70nm. "".dusted by 500W. This corresponds to an average layer thickness of 10 Å. Overall, this results after the end of this process a layer thickness of 70nm. "".

Nach der Strukturierung der Widerstandsschicht in einem lift-off-Prozeß wird die Al-Leitbahnschicht aufgestäubt und strukturiert. Anschließend erfolgt das Aufbringen einer SiCySchicht mittels CVD bei 410T und eine Formiergastemperung bei 45O0C. Nach Abschluß des Zyklus I haben die Widerstände einen TK von -50 ± 5ppm/K bei einem Flächenwiderstand von 1,0 ± O,2kOhm/Q). Schichten, die von einem Cr-Si-Target der Zusammensetzung 73,6at% Si im gleichen Arbeitsgas inAfter structuring the resistive layer in a lift-off process, the Al interconnect layer is dusted and patterned. Subsequently, a SiCy layer is applied by CVD at 410T and a Formiergastemperung at 45O 0 C. After completion of the cycle I, the resistors have a TK of -50 ± 5ppm / K at a sheet resistance of 1.0 ± O, 2kOhm / Q). Layers of a Cr-Si target of composition 73.6at% Si in the same working gas in

herkömmlicher Weise hergestellt werden, zeigen nach der gleichen Behandlung am Ende des Zyklus I einen TK > +2POpPmZK?conventionally prepared, show at the end of cycle I a TK> + 2POpPmZK after the same treatment.

Claims (1)

::.· : './ ·( ·. . . ' . -1- 254371 3::. ·: './ · ( ·. ..' -1- 254371 3 Erfindungsanspruch:Invention claim: Verfahren zur Herstellung von Cr-Si-Dünnfilmwiderständendurch Aufstäuben der Widerstandsschicht durch Hochratezerstäuben eines Cr-Si-Targets mit einem Si-Gehalt von 50 bis 75at% und eines Si-Targets, dadurch gekennzeichnet, daß die Beschichtung mit CrSi nach Erreichen einer Schichtdicke von jeweils 30 bis 100Ä, mindestens aber 3mal, unterbrochen wird, daß während jeder Unterbrechung in einer Dicke im Mittel von '< 10Ä über die Beschichtungsfläche Si zur Störung des Schichtaufbaues aufgestäubt wird und daß während dem Aufbringen der Si-Schicht der Partialdruck des reaktiven Gases auf <2-10 ~6mbar bei einer Abscheidungsrate von 20Ä/min gehalten wird. :..' '. ' ;A method for producing Cr-Si thin-film resistors by sputtering the resistive layer by high rate sputtering of a Cr-Si target having a Si content of 50 to 75at% and a Si target, characterized in that the coating with CrSi after reaching a film thickness of each 30 to 100A, but at least 3 times, is interrupted during each interruption in a thickness on average of '<10A on the coating surface Si dusting to disrupt the layer structure and that during the application of the Si layer, the partial pressure of the reactive gas to < 2-10 ~ 6 mbar at a deposition rate of 20Ä / min is maintained. : .. ''. '; Anwendungsgebiet der ErfindungField of application of the invention Die Erfindung betrifft ein Verfahren zur Herstellung hochstabiler Dunnfilmwiderstände aus Cr-Si-Basismaterial, die vorzugsweise ' in integrierten Wandlerschaltun'gen eingesetzt werden.The invention relates to a method for producing highly stable thin film resistors made of Cr-Si base material, which are preferably used in integrated Wandlerschaltun'gen. Charakteristik der bekannten technischen Lösungen . ' , Characteristic of the known technical solutions. ', Cr-Si-Dünnfilmwiderstände, die in integrierten Halbleiterschaltungen eingesetzt werden, müssen in der Herstellung und ihren Eigenschaften mit der Herstellungstechnologie des Schaltkreises kompatibel sein, insbesondere muß die zur Einstellung des Temperaturkoeffizienten TKR der Widerstandsschicht notwendige Temperatur so liegen, daß durch nachfolgende Wärmebehandlungen im Zyklus I die Eigenschaften der Widerstandsschicht nicht mehr nachteilig beeinflußt werden. Solche Wärmebehandlungen sind z. B. Formiergastempern oder CVD-Abscheidung einer SiO2-Schutzschicht. Ein typischer Temperaturwert hierfür ist 4500C. ' . .Cr-Si thin-film resistors used in semiconductor integrated circuits must be compatible in manufacturing and their characteristics with the manufacturing technology of the circuit, in particular, the temperature necessary to adjust the temperature coefficient TKR of the resistive layer must be such that subsequent heat treatments in cycle I the properties of the resistive layer are no longer adversely affected. Such heat treatments are z. B. Formiergastempern or CVD deposition of a SiO 2 protective layer. A typical temperature value for this is 450 ° C. '. , Cr-Si-Dünnfilmwiderstände, die technisch durch Höchratezerstäuben hergestellt werden, rekristallisieren bei 300.;.400°C und zeigen danach hohe positive TK-Werte, die für die Anwendung ungeeignet sind. Es werden deshalb verschiedene Methoden zur Erhöhung der sogenannten TK-O-Temperatur vorgeschlagen.Cr-Si thin-film resistors, which are technically produced by high-rate sputtering, recrystallize at 300 ° C, 400 ° C and then show high positive TK values that are unsuitable for use. Therefore, various methods for increasing the so-called TK-O temperature are proposed. Bekannt ist die Verzögerung der Rekristallisation bei sehr dünnen Schichten <150Ä. Solche Schichten sind allerdings außerordentlich empfindlich gegen Kontaminationen und Schichtdickenschwankungen und zeigen dementsprechend keine gute Langzeitstabilität. Die Eigenschaften dieser dünnen Schichten werden im wesentlichen von den Grenzflächen bestirnrnt. Eine weitere Möglichkeit besteht in der Zugabe von Schwermetallen wie W, Mo zum Targetmätefial, die auch als Diffusionsbarrieren Verwendung finden. Der Schwermetallgehalt sollte allerdings 2at% nicht übersteigen, da sich sonst die Langzeitstabilität deutlich verschlechtert. Die TK-Temperaturverschiebung beträgt max. 5OK und ist oft nicht ausreichend. Eine vergleichbare Wirkung hat die partielle Oxydation der Cr-Si-Schicht z. B. durch Zugabe von Sauerstoff zum Arbeitsgas {teilreaktive Abscheidung). Sauerstoff beeinflußt allerdings auch den spezifischen Widerstand ς der Schicht, ς steigt mit wachsendem Sauerstoffgehalt steil an, die Widerstandsschicht „kippt um" in eine Isolatorschicht. Da die einzelnen Methoden für sich nicht ausreichen, arbeitet man meist derart, daß die Zerstäubung vom schwermetaflhaltigen Target im Ar-CVGemisch erfolgt. Bei 2 at% W-Zusatz und gerade noch beherrschbarem max. Sauerstoffpartialdruck kann für Cr-^-Basismaterial ein TK zwischen 0 und 50ppm/K nach 30min Tempern bei 450°C erreicht werden, d.h:,.bei Ausschöpfung des technisch Möglichen und Vernünftigen ist eine weitere Verschiebung nicht möglich.The delay in recrystallization in very thin layers <150 Å is known. However, such layers are extremely sensitive to contamination and layer thickness fluctuations and accordingly show no good long-term stability. The properties of these thin layers are essentially determined by the interfaces. Another possibility is to add heavy metals such as W, Mo to the target material, which are also used as diffusion barriers. The heavy metal content should, however, not exceed 2at%, otherwise the long-term stability deteriorates significantly. The TK temperature shift is max. 5OK and is often not enough. A comparable effect has the partial oxidation of the Cr-Si layer z. B. by adding oxygen to the working gas {partially reactive deposition). Oxygen, however, also influences the specific resistance ς of the layer, ς increases steeply with increasing oxygen content, the resistance layer "tilts" into an insulator layer Since the individual methods are not sufficient in themselves, one usually works in such a way that the atomization of the heavy metal target in the At 2 at% W addition and barely controllable maximum oxygen partial pressure, a TC between 0 and 50ppm / K can be achieved for Cr - ^ base material after 30min of annealing at 450 ° C, ie:, when exhausted of the technically possible and reasonable, a further shift is not possible. Ziel der ErfindungObject of the invention Es sollen die Mängel am Stand der Technik weitgehend vermieden werden und die Qualität steigen gegenüber den bekannten Verfahren. .The shortcomings of the prior art should be largely avoided and the quality increase over the known methods. , .Darlegung des Wesens der Erfindung.Development of the essence of the invention Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung von Cr-Si-Dünnfilmwiderständen anzugeben, dös mit ,den technologischen Prozeßschritten der Schaltkreis-Herstellung (Zyklus I) voll kompatibel ist. Es soll eine Widarstandsschicht fcvx einer TK-O-Einstelltemperatur von 450...50O0C mit Flächenwiderständen in kOhm-Bereich bei Schichtdicken von >50nm ,durch nicht oder nur schwach reaktives Plasmatronzerstäuben erzeugt werden. Insbesondere soll ermöglicht werden, daß die TK-Einstellung und die CVD-Abscheidung der Passivierungsschicht verbunden werden können.The invention has for its object to provide a method for producing Cr-Si thin-film resistors, dös, with the technological process steps of the circuit production (cycle I) is fully compatible. It is a Widarstandsschicht fcvx a TK-O setting temperature of 450 ... 50O 0 C with surface resistances in kOhm range at layer thicknesses of> 50nm, generated by not or only weakly reactive Plasmatronzerstäuben. In particular, it should be made possible that the TK adjustment and the CVD deposition of the passivation layer can be connected. Erfindungsgemäß wird die Aufgabe durch Aufstäuben der Widerstandsschicht durch Höchratezerstäuben eines Cr-Si-Targets mit einem Si-Gehalt von 50 bis 75at% und eines Si-Targets dadurch gelöst, daß die Beschichtung mit CrSi nach einer Schichtdicke von jeweils 30 bis 100Ä, mindestens aber 3mal, unterbrochen wird, um den lateralen Schichtaufbau jeweils iCiurch Aufstäuben von Si zu stören. Die aufgestäubte Si-Menge über die Beschichtungsfläche soll im Mittel < 10 A Dicke ergeben. Während des Si-Aufstäubens wird der Partialdruck des reaktiven Gases auf S 2 · 10~6 mbar bei einer Abscheiderate von 20Ä/min gehalten. Diese erfindungsgemäße, intermittierende Art des Aufbringens der Schicht ermöglicht die Herstellung von relativ dicken (>50nm) Widerstandsschichten bei Flächenwiderständen > 1 kOhm/O- Beim Vergleich von Widerstandsschichten nach diesem Verfahren und solchen, die in bekannter Weise durch Zerstäuben eines Cr-Si-Targets aufgebracht wurden, wobei der Si-Gehalt des Targets dem summarischen Gehalt in den erfindungsgemäß hergestellten Schichten entspricht, ergeben sich signifikante Unterschiede. Trotz gleichen Si-Gehalts ist nach Tempern bei 450°C der TKR bei den erfindungsgemäß hergestellten Schichten um 150...250ppm/K kleiner als bei Schichten, die in bekannter Weise hergestellt wurden. Offenbar behindert die eingebrachte Stprung des lateralen Schichtaufbaus die Rekristallisation der Cr-Si-Schicht und bewirkt damit eine effektive Erhöhung der TK-O-Temperatur. Dieser Prozeß ist sehr gut steuerbar durch die Wahl der Cr-Si-Einzelschichtdicken bzw. die Zahl der Unterbrechungen. Die Lage der TK-O-Temperatur wird damit so fixiert, daß sie der Temperatur entspricht, die bei der nachfolgenden weiteren Wafer-Bearbeitung als Maximaltemperatur auftritt: Damit entfällt ein zusätzlicher Temperschritt. Die Reproduzierbarkeit der Einstellung der kritischen Parameter „Flächenwiderstand", „Schichtdicke" (Stabilität!) und „TKR" verbessert sich erheblich gegenüber der beim reaktiven Zerstäuben im Ar-O2-Gemisch erreichbaren, da dort eine exponentialartige Abhängigkeit des Flächenwiderstandes und des Tempersprunges Δ R/Ro vom Sauerstoffpartialdruck beobachtet wird. Im Gegensatz dazu ist beim erfindungsgemäßen Verfahren der entsprechende Zusammenhäng zur zusätzlichen Si-Menge im interessierehden Bereich etwa linear.According to the invention the object is achieved by sputtering of the resistive layer by Höchratezerstäuben a Cr-Si target having a Si content of 50 to 75at% and a Si target in that the coating with CrSi after a layer thickness of 30 to 100Ä, but at least 3 times, in order to disturb the lateral layer structure each time by sputtering of Si. The sputtered amount of Si over the coating surface should give on average <10 A thickness. During Si sputtering, the partial pressure of the reactive gas on S 2 · 10 -6 mbar is maintained at a deposition rate of 20 Å / min ~. This inventive, intermittent way of applying the layer allows the production of relatively thick (> 50nm) resistive layers at surface resistances> 1 kOhm / O- When comparing resistive layers according to this method and those in a known manner by sputtering a Cr-Si target were applied, wherein the Si content of the target corresponds to the total content in the layers according to the invention, there are significant differences. Despite equal Si content after tempering at 450 ° C, the TKR in the inventively produced layers by 150 ... 250ppm / K smaller than in layers that were prepared in a known manner. Apparently, the introduced impingement of the lateral layer structure impedes the recrystallization of the Cr-Si layer and thus causes an effective increase in the TK-O temperature. This process is very well controlled by the choice of Cr-Si single layer thicknesses or the number of interruptions. The position of the TK-O temperature is thus fixed so that it corresponds to the temperature that occurs in the subsequent further wafer processing as a maximum temperature: This eliminates an additional annealing step. The reproducibility of the setting of the critical parameters "sheet resistance", "layer thickness" (stability!) And "TKR" improves considerably compared with the reactive sputtering in the Ar-O 2 mixture, since there an exponential-like dependence of the sheet resistance and the temperature jump Δ R / R o is observed by the oxygen partial pressure In contrast, in the process according to the invention, the corresponding relationship to the additional amount of Si in the region of interest is approximately linear.
DD25437183A 1983-08-31 1983-08-31 PROCESS FOR PREPARING CR-SI DUENNIL FILM RESISTIVES DD221298A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DD25437183A DD221298A1 (en) 1983-08-31 1983-08-31 PROCESS FOR PREPARING CR-SI DUENNIL FILM RESISTIVES

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DD25437183A DD221298A1 (en) 1983-08-31 1983-08-31 PROCESS FOR PREPARING CR-SI DUENNIL FILM RESISTIVES

Publications (1)

Publication Number Publication Date
DD221298A1 true DD221298A1 (en) 1985-04-17

Family

ID=5550082

Family Applications (1)

Application Number Title Priority Date Filing Date
DD25437183A DD221298A1 (en) 1983-08-31 1983-08-31 PROCESS FOR PREPARING CR-SI DUENNIL FILM RESISTIVES

Country Status (1)

Country Link
DD (1) DD221298A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3810667A1 (en) * 1988-03-29 1989-10-19 Siemens Ag ELECTRICAL RESISTANCE MATERIAL FOR ELECTROTHERMAL CONVERTERS IN THICK LAYER TECHNOLOGY

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3810667A1 (en) * 1988-03-29 1989-10-19 Siemens Ag ELECTRICAL RESISTANCE MATERIAL FOR ELECTROTHERMAL CONVERTERS IN THICK LAYER TECHNOLOGY

Similar Documents

Publication Publication Date Title
CH626468A5 (en)
DE2817258A1 (en) METHOD OF PRODUCING AN INSULATING LAYER FIELD EFFECT TRANSISTOR STRUCTURE
DE3347489C2 (en)
DE3200901A1 (en) METHOD FOR PRODUCING A TEMPERATURE-SENSITIVE COMPONENT
EP0207486B1 (en) Integrated circuit containing mos transistors and comprising a gate metallization of a metal or a metal silicide of the elements tantalum or niobium, as well as a method of producing this gate metallization
DD221298A1 (en) PROCESS FOR PREPARING CR-SI DUENNIL FILM RESISTIVES
DE1953070C3 (en) Method for producing a tantalum oxynitride film resistor element
DE2019091A1 (en) Process for the production of stable thin film resistors
EP0810300B1 (en) Process for producing an aluminium film
DE1936443A1 (en) Method and device for the production of homogeneous and plane-parallel epitaxial growth layers from semiconducting compounds by melt epitaxy
DE2262022C2 (en) Process for the production of sputtered resistance layers from tantalum-aluminum alloys
DE10060273C1 (en) Glow plug for use in combustion chamber of IC engine comprises a dielectric resistance element composed of two resistance coils, one of which maintains a body-centered cubic crystal structure during all operational states
DE1790082B2 (en) METAL FILM RESISTANT ELEMENT AND METHOD OF MANUFACTURING IT
DE2356419C3 (en) Process for the production of resistance layers from aluminum-tantalum alloys by cathode sputtering
DE2720049C3 (en) Thin film thermistor and process for its manufacture
WO2007065460A1 (en) Thin-film resistor having a layer structure and method for producing a thin-film resistor having a layer structure
DE102009022714B4 (en) Method for oxidizing a thermocouple protective tube
DE4139908A1 (en) SEMICONDUCTOR ARRANGEMENT WITH METAL LAYER SYSTEM AND METHOD FOR PRODUCTION
DD230106A1 (en) PRECISION RESISTANCE STRATEGY FOR THE MEDIUM AND HIGH RESOURCES
DD223002A1 (en) METHOD FOR PRODUCING DENSITY COAT RESISTIVES OF HIGH PRECISION
DE102022125411A1 (en) RESISTANCE MATERIAL, RESISTANCE ELEMENT AND METHOD OF MAKING A RESISTANCE ELEMENT
DE2546675B2 (en) Method of manufacturing a thin-film circuit
DD222724A1 (en) METHOD FOR PRODUCING HIGH-ACCURACY THIN FILM RESISTIVES
DD214242A1 (en) METHOD FOR PRODUCING THIN FILM RESISTANCES IN INTEGRATED SEMICONDUCTOR CIRCUITS
DD269936A1 (en) NICR RESISTANT LAYERS FOR PRECISION RESISTANCE NETWORKS

Legal Events

Date Code Title Description
ENJ Ceased due to non-payment of renewal fee