DD220472A1

DD220472A1 - CIRCUIT ARRANGEMENT FOR GENERATING SWITCHING-ON-OFF IMPULSES FOR TRANSISTOR SWITCHES OF A ROTARY CURRENT SWITCH

Info

Publication number: DD220472A1
Application number: DD25842683A
Authority: DD
Inventors: Reiner Dietzel; Egon Sfax
Original assignee: Fz Fuer Werkzeugmaschinen
Priority date: 1983-12-22
Filing date: 1983-12-22
Publication date: 1985-03-27
Also published as: DD220472B1

Abstract

SCHALTUNGSANORDNUNG ZUR ERZEUGUNG EINSCHALTVERZOEGERTER IMPULSE FUER TRANSISTORSCHALTER EINES DREHSTROMSTELLERS, UNTER VERWENDUNG EINES TAKTGEBERS MIT NACHGESTALTETEM IMPULSTEILER UND VON DIESEM ANGESTEUERTER GATTERSCHALTUNG. ZIEL IST EINE EINFACHE, FUNKTIONSSICHERE SCHALTUNG ZUR ERZEUGUNG EINSCHALTVERZOEGERTER IMPULSE, DIE SICH DIE ANSTEUERUNG VON TRANSISTORSCHALTERN FUER DREHSTROMSTELLER, D. H. FUER HOHE IMPULSFOLGEFREQUENZEN EIGNET. DIE AUFGABE BESTEHT DARIN, AUF REIN DIGITALER BASIS UM 60 GRAD ZUEINANDER VERSETZTE EINGANGSIMPULSFOLGEN ZU BILDEN, DEREN ANSTIEGSFLANKEN JEWEILS VERZOEGERT WERDEN SOLLEN. ERFINDUNGSGEMAESS IST DAZU ALS GATTERSCHALTUNG EIN SECHSSTUFIGER RINGZAEHLER VORGESEHEN, VON DEM JEWEILS ZWEI UM 180 GRAD VERSETZTE AUSGAENGE AUF DEN SETZ- BZW. RUECKSETZEINGANG JE EINER VON DREI BISTABILEN KIPPSTUFEN GESCHALTET SIND. JEDE BISTABILE KIPPSTUFE BESITZT EINEN WEITEREN UEBER EINEN ZUGEHOERIGEN NEGATOR GEFUEHRTEN ZWEITEN AUSGANG. DIE DIREKTEN SOWIE DIE NEGIERTEN AUSGAENGE DER DREI BISTABILEN KIPPSTUFEN SIND AM SETZEINGANG JE EINES ZUGEHOERIGEN RS-FLIP-FLOPS ANGESCHOSSEN, DEREN RUECKSETZEINGAENGE GEMEINSAM AN DEN TAKTGEBER GESCHALTET SIND.CIRCUIT ARRANGEMENT FOR PRODUCING SWITCHING-ON-OFF PULSES FOR TRANSISTOR SWITCHES OF A ROTARY CURRENT SWITCH, USING A CLOCK TRANSMITTER WITH RETROFITTED IMPULSE TRACK AND GATE SWITCHING THEREOF. THE OBJECTIVE IS EASY, PROTECTIVE SAFETY CIRCUIT FOR GENERATING SWITCHING-ON-OFF IMPULSES THAT MAY ENABLE CONTROL OF TRANSISTOR SWITCHES FOR ROTATING CURRENT DEVICES, DU., FOR HIGH IMPULSE IMPULSE FREQUENCIES. THE TASK IS TO PRODUCE ON A DIGITALLY BASED BASIS ON 60 DIGIT INPUT IMPULSE IMPULSES TO WHICH THE RISING FLUITS SHOULD EVEN BE DELAYED. In accordance with the invention, it is intended to provide, as a gate circuit, a six-stage ring counter, of which two sets of 180 degrees are applied to the set. RETURN ONE OF ONE OF THREE BISTABLE TILING LEVELS ARE SWITCHED ON. ANY BISTABLE TILING STAGE HAS OTHER SECOND OUTPUT OVER AN ATTACHED NEGATOR. THE DIRECT AND NEGATED OUTPUTS OF THE THREE BISTABLE TILING STEPS ARE PLACED ON THE SET INPUT OF AN ASSOCIATED RS-FLIP FLOPS WHICH HAVE RECONNECTED INTERRUPTED TO THE ACTUATOR.

Description

.,. Titel der Erfindung.,. Title of the invention

C 'C '

Schaltungsanordnung zur Erzeugung einschaltverzögerter Impulse für Transistorschalter eines DrehstromstellersCircuit arrangement for generating switch-on delayed pulses for transistor switches of a three-phase controller

Anwendungsgebiet der ErfindungField of application of the invention

Die Erfindung betrifft eine Schaltungsanordnung zur Erzeugung einschaltverzögerter Impulse für Transistorschalter eines Drehstrorhstellers, unter Verwendung eines Taktgebers mit nachgeschaltetem Impulsteiler und von diesem angesteuerter Gatterschaltung.The invention relates to a circuit arrangement for generating delay-on pulses for transistor switch a Drehstrorhstellers, using a clock with downstream pulse divider and controlled by this gate circuit.

" Charakteristik der bekannten technischen Lösungen"Characteristic of the known technical solutions

Die Transistorschalter in Stellantrieben werden im allgemeinen durch entsprechende Eingangsimpulse gesteuert. Da das Abschalten der Transistoren auf Grund ihrer Speicherwirkung später erfolgt gegenüber dem Abschaltimpuls als das Einschalten, kann bei jedem Umschaltvorgang ein Kurzschluß im primären Lastkreis auftreten, der entsprechend dem verbleibenden Kurzschlußwiderstand einen unzulässigen Stromanstieg in den Kollektor-Emitter-Strecken der Schalttransistoren über den normalen Laststrom hinaus zur Folge hat. Deshalb ist 'die Länge und die Zuordnung der Eingangsimpulse Voraussetzung dafür, daß ein ordnungs- und sicherheitsgemäßes Schalten der Transistoren gewährleistet ist. Dabei steht die Sicherheit an erster Stelle, denn es müssen Impulsüberschneidungen der Eingangsimpulse vermieden werden, damit die Schalttransistoren niqht zerstört werden . ·The transistor switches in actuators are generally controlled by respective input pulses. Since the switching off of the transistors due to their storage effect takes place later than the switch-off pulse as the turn on, a short circuit in the primary load circuit can occur at each switching, which according to the remaining short circuit resistance an inadmissible increase in current in the collector-emitter paths of the switching transistors on the normal load current has the consequence. Therefore, 'the length and assignment of the input pulses is a prerequisite for proper and safe switching of the transistors. In this case, safety comes first, because impulse intersections of the input pulses must be avoided so that the switching transistors are not destroyed. ·

Um derartige Impulsüberschneidungen zu verhindern, ist es bekannt, die für die einzelnen Transistorschalter gebildeten Einschaltsignale um eine definierte Zeit gegenüber den Ausschaltsignalen zu verzögern. Entsprechend des gewählten Taktverfahrens gibt es hierzu sehr unterschiedliche Realisierungsvariariten. Die allgemein angewendete Verzögerung von Impulsen über RC-Netzwerke ist die einfachste Form dieser Art. Diese RC-Netzwerke werden aber sehr¹ stark von BauelemententoleranzeVi und der Temperatur beeinflußt, daß sie für hochdynamische Stellglieder mit hohen Impulsfolgefrequenzen nicht in Betracht kommen .In order to prevent such pulse intersections, it is known to delay the turn-on signals formed for the individual transistor switches by a defined time with respect to the turn-off signals. Depending on the chosen clock method, there are very different implementation vari- ants for this purpose. The generally applied delay of pulses RC networks is the simplest form of this type. These RC networks but are strongly influenced by BauelemententoleranzeVi and the temperature very ^one that they do not qualify for highly dynamic actuators with high pulse repetition frequencies.

Eine andere bekannte auf digitaler Basis arbeitende Impulsverzögerungsschaltung (DE-OS 32 27 407) umgeht diese Nachteile und i'st in der Lage, unter Beibehaltung der Folgefrequenz der Eingangsimpulse verzögerte Ausgangsimpuise zu liefern. Hierzu wird mit Hilfe eines FHp-Flops aus der Eingangsimpulsfolge eine zu dieser phasensynchrone Rechteckschwingung und ,weiterhin aus jedem Anstieg und Abfall des Eingangsimpulses mittels eines monostabilen Multivibrators ein zusätzlicher Impuls mit einer vorbestimmten Verzögerungszeit entsprechender Impulsbreite erzeugt. Mit dieser Rechteck- ' Schwingung und den zusätzlich gebildeten Impulsen wird ein weiteres Flip-Flop so angesteuert, daß an dessen Ausgang eine Rechteckschwingung entsteht, welche gegenüber den Eingangsimpulsen um eine der Impulsbreite der zusätzlich gebildeten Impulse entsprechende Zeit verzögert ist.Another known digitally based pulse delay circuit (DE-OS 32 27 407) avoids these disadvantages and i'st able, while maintaining the repetition frequency of the input pulses to deliver delayed Ausgangsimpuise. For this purpose, an additional pulse having a predetermined delay time of corresponding pulse width is generated by means of an FHp-flop from the input pulse train to this phase-synchronous square wave and, further, from each rise and fall of the input pulse by means of a monostable multivibrator. With this square wave 'and the pulses additionally formed another flip-flop is driven so that at its output a square wave is formed, which is delayed relative to the input pulses by one of the pulse width of the pulses additionally formed corresponding time.

Diese für Magnetbandgeräte mit Schrägspurabtastung zur Kopfservoregelung bestimmte Impulsverzögerungsschaltung ist aber zur Ansteuerung der Transistorschalter in Drehstromstellern nicht geeignet, weil mit dieser nur eine generelle Verzögerung aller auftretenden Impulsflanken möglich ist. Eine Verzögerung nur der Einschaltflanken der Eingangsimpulse, wie es für Transistorschalter an Drehstromstellern benötigt wird, ist mit dieser Schaltung nicht möglich. Außerdem ist mit dem die zusätzlichen Impulse erzeugenden monostabilen Multivibrator wiederum eine dem Einfluß von Bauelemententoleranzen und Temperatureinflüssen unterliegende Schaltungsbaugruppe einbezogen, die für hochdynamische Stellglieder ungeeignet ist.This intended for magnetic tape devices with helical scan for head servo control pulse delay circuit is not suitable for driving the transistor switch in Drehstromstellern, because with this only a general delay of all occurring pulse edges is possible. Delaying only the switch-on edges of the input pulses, as is required for transistor switches on three-phase controllers, is not possible with this circuit. In addition, with the monostable multivibrator generating the additional pulses, a circuit assembly subject to the influence of device tolerances and temperature influences is again involved, which is unsuitable for highly dynamic actuators.

Zur Gewinnung von Impulsen zur Ansteuerung von Wechselrichtern und Umrichtern auf rein digitaler Basis ist eine Schaltungsanordnung bekannt (DE-OS 22 47 098). Zur Impulserzeugung wird hierbei ein von einem Taktgeber angesteuerter Zähler mit nachgeschaltetem Dekoder eingesetzt. Als Dekoder kann auch eine Gatterschaltung verwendet werden, die je Zählschritt einen Ausgang hat. Durch die Zusammenfassung einer entsprechenden Anzahl aufeinanderfolgender Ausgänge unter Nichtbelegung mindestens eines Ausganges zwischen diesen wird ein bestimmter Impulsplan gebildet, der um 180 versetzte überschneidungsfreie Impulse enthält. Für die Ansteuerung von Drehstromstellern ist diese Schaltung aber nicht geeignet, weil zu jedem Zeitpunkt nur ein Impulssignal vom Dekoder bzw. der Gatterschaltung ausgegeben werden kann, d. h. die zur Ansteuerung der Transistorschalter für Drehstromsteller erforderlichen um 120 zueinander versetzten also sich überlappenden Impulse können mit dieser Schaltung nicht bereitgestellt werden .To obtain pulses for controlling inverters and inverters on a purely digital basis, a circuit arrangement is known (DE-OS 22 47 098). In order to generate pulses, a counter controlled by a clock with a downstream decoder is used in this case. As a decoder, a gate circuit can be used, which has an output per counting step. By combining a corresponding number of successive outputs while not occupying at least one output therebetween, a particular pulse map is formed containing 180 offset non-overlapping pulses. For the control of three-phase controllers, however, this circuit is not suitable, because at any time only a pulse signal from the decoder or the gate circuit can be output, d. H. which are required for driving the transistor switch for three-phase controller by 120 offset from each other so overlapping pulses can not be provided with this circuit.

Ziel der ErfindungObject of the invention

Die Erfindung hat eine einfache funktionssichere Schaltung zur Erzeugung einschaltverzögerter Impulse zum Ziel, die sich für die Ansteuerung von Transistorschaltern für Drehstromsteller, d. h. für hohe Impulsfolgefrequenzen, eignet.The invention has a simple function-reliable circuit for generating switch-on delayed pulses to the target, which is suitable for the driving of transistor switches for three-phase controller, d. H. for high pulse repetition frequencies.

Darlegung des Wesens der €rfindungExplanation of the nature of the invention

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zur Erzeugung einschaltverzögerter Impulse für Transistorschalter eines Drehstromstellers, unter Verwendung eines Taktgebers mit nachgeschaltetem Impulsteiler und von diesem angesteuerter Gatterschaltung, zu schaffen, die auf rein digitaler Basis um 60 ° zueinander versetzte Eingangsimpulsfolgen bilden soll, deren Anstiegsflanken jeweils nur verzögert werden sollen.The invention has for its object to provide a circuit arrangement for generating switch-on delay pulses for transistor switch of a three-phase actuator, using a clock with downstream pulse divider and driven by this gate circuit to form on purely digital basis by 60 ° to each other offset input pulse trains whose rising edges each should only be delayed.

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß als Gatterschaltung ein sechsstufiger Ringzähler vorgesehen ist, von dem jeweils zwei um 180 versetzte Ausgänge auf den Setz- bzw. Rücksetzeingang je einer von drei bistabilen Kippstufen geschaltet sind. Jede bistabile Kippstufe besitzt einen weiteren über einen zugehörigen Negator geführten zweiten Ausgang. Die direkten sowie die negierten Ausgänge der drei bistabilen Kippstufe^ sind · am Setzeingang je eines zugehörigen RS-Flip-Flops angeschlossen, deren Rücksetzeingänge gemeinsam an den Taktgeber geschaltet sind.According to the invention the object is achieved in that a six-stage ring counter is provided as a gate circuit, each of the two offset by 180 outputs to the set or reset input each one of three bistable flip-flops are connected. Each bistable flip-flop has another second output connected via an associated inverter. The direct as well as the negated outputs of the three bistable flip-flops are connected to the set input of an associated RS flip-flop whose reset inputs are connected in common to the clock.

Ausführungsbeispielembodiment

In dem Schaltplan ist ein Ausführungsbeispiel der Erfindung dargestellt. Dabei zeigen: -In the circuit diagram, an embodiment of the invention is shown. Show: -

Fig. 1 eine Schaltungsanordnung zur Erzeugung einschaltverzögerter ImpulseFig. 1 shows a circuit arrangement for generating on-delay pulses

Fig. 2 ein Impulsdiagramm der Schaltungsanordnung nach Fig.FIG. 2 is a timing diagram of the circuit of FIG.

Ein Taktgeber 10 ist als Spannungs-Frequenz-Wandler ausgeführt. An seinem !Eingang liegt eine Gleichspannung U und ausgangsseitig steht er mit einer Teilerschaltung 11 in Verbindung. Der Ausgang der Teilerschaltung 1 1 ist über ein VerzögerungsgliedA clock generator 10 is designed as a voltage-frequency converter. At its input there is a DC voltage U and at the output it is connected to a divider circuit 11. The output of the divider circuit 1 1 is via a delay element

12 an den Takteingängen eines 6-stufigen Ringzählers 13 angeschlossen. Jeweils um 180° versetzte Ausgänge des Ringzählers12 connected to the clock inputs of a 6-stage ring counter 13. In each case by 180 ° offset outputs of the ring counter

13 sind mit bistabilen Kippstufen 14, 15, 16 verbunden. Dabei sind der Ausgang der Zählstufe 1 am Setzeingang und der Ausgang der Zählstufe 4 am Rücksetzeingang der bistabilen Kippstufe 14, der Ausgang der Zählstufe 2 am Setzeingang und der Ausgang der Zählstufe 5 am Rücksetzeingang der bistabilen Kippstufe 15 sowie der Ausgang der Zählstufe 3 am Setzeingang und der Ausgang der Zählstufe 6 am Rücksetzeingang der bistabilen Kippstufe 16 angeschlossen. Jeder bistabilen Kippstufe 14, 15,13 are connected to bistable flip-flops 14, 15, 16. The output of the counting stage 1 at the set input and the output of the counting stage 4 at the reset input of the bistable multivibrator 14, the output of the counting stage 2 at the set input and the output of the counter stage 5 at the reset input of the bistable multivibrator 15 and the output of the counter stage 3 at the set input and the output of the counting stage 6 is connected to the reset input of the bistable multivibrator 16. Each bistable flip-flop 14, 15,

sind zwei RS-Flip-Flops 17 bis 22 nachgeschaltet, wovon eines direkt und das zweite jeweils über einen Negator 23, 24, 25 am. Ausgang der bistabilen Kippstufen 14, 15, 16 liegt. Jedes RS-Flip-Flop 17 bis 22 besteht aus zwei NAND-Gattern, deren Ausgänge jeweils auf den Eingang des anderen NAND-Gatters rückgekoppelt sind. Der zweite Einang des ersten NAND-Gatters jedes RS-Flip-Flops 17 bis 22 ist jeweils als Setzeingang mit der bistabilen Kippstufe 14, 15, 16 verbunden. Die zweiten Eingänge des zweiten NAND-Gatters aller RS-Flip-Flops 17 bis 22 liegen am Aus- ( gang des Taktgebers 10. Der Ausgang \des jeweils ersten NAND-two RS flip-flops 17 to 22 are connected downstream of which one directly and the second each via an inverter 23, 24, 25 at. Output of the bistable flip-flops 14, 15, 16 is located. Each RS flip-flop 17 to 22 consists of two NAND gates whose outputs are each fed back to the input of the other NAND gate. The second input of the first NAND gate of each RS flip-flop 17 to 22 is in each case connected as a set input to the bistable flip-flop 14, 15, 16. The second inputs of the second NAND gate of all RS flip-flops 17 to 22 are at the off (transition of the clock 10. The output \ NAND of the respective first

Gatters der RS-Flip-Flops 17 bis 22 ist auf die Steuereingänge a, a, b, b und c , c nicht dargestellter Transistorschalter eines Drehstromstellers geführt.Gatters of the RS flip-flops 17 to 22 is performed on the control inputs a, b, b and c, c, not shown transistor switch of a three-phase controller.

Die Taktimpuls^ des Taktgebers 10 (Fig. 2} sind mit ihren relativ kurzen Impulsen T₁ und ihren relativ langen Impulspausen T_? dargestellt. Diese Taktfrequenz ist am Ausgang der Teilerschaltung 1 : 4 geteilt. Es besteht dort ein Verhältnis zwischen Impulszeit und Impulspause von 1 : 1 (U 11b in Fig. 2). Der von diesen Ausgangsimpuisen der Teilerschaltung 1 1 angesteuerte Ringzähler 13 , hat die Zählstufen 1 bis 6. Die Ausgänge aus den bistabilen Kippstufen 14, 15, 16 sind in Verbindung mit den zugehörigen Aus- _ gangen der RS-Flip-Flops 17, 19, 21 als Spannungen A, B, C -ein-. The clock pulse i of the clock generator 10 (Fig 2} are shown with their relatively short pulses T ₁ and their relatively long pulse intervals T This clock frequency is at the output of the divider circuit _1:?.. Shared 4, there is there a relationship between the pulse time and pulse interval of 1: 1 (U 11b in Fig. 2). The ring counter 13 controlled by these output pulses of the divider circuit 1 1 has the counting stages 1 to 6. The outputs from the bistable flip-flops 14, 15, 16 are in conjunction with the associated output. The RS flip-flops 17, 19, 21 are used as voltages A, B, C.

x=y gezeichnet. Die über die Negatoren 23, 24, 25 geführten Ausgängex = y drawn. The guided via the inverters 23, 24, 25 outputs

der bistabilen Kippstufen 14, 15, 16 sind in Verbindung mit den zugehörigen Ausgängen der RS-Flip-Flops 18, 20, 22 als Spannungen A, B, C dargestellt.the bistable flip-flops 14, 15, 16 are shown in connection with the associated outputs of the RS flip-flops 18, 20, 22 as voltages A, B, C.

Die Wirkungsweise der Schaltungsanordnung ist folgende:The operation of the circuit arrangement is the following:

Die vorgegebene Gleichspannung - U wird vom Taktgeber 10 in eine ihrer Größe entsprechende Taktfrequenz gewandelt und ip der Teilerschaltung 11 durch zwei Flip-Flops* im Verhältnis 1 : 4 geteilt, wobei Impulse mit einem Verhältnis 1 : 1 zwischen Impulszeit und Impulspausenzeit gebildet werden. Nach Teilung durch das erste Flip-Flop' der Teilerschaltung 11 entsteht die Impulsspannung U 11a.The predetermined DC voltage - U is converted by the clock generator 10 into a clock frequency corresponding to its size and divided by divider circuit 11 by two flip-flops * in a ratio of 1: 4, whereby pulses having a ratio of 1: 1 are formed between the pulse time and the pulse pause time. After division by the first flip-flop 'of the divider circuit 11, the pulse voltage U 11a is formed.

Am Ausgang des zweiten Flip-Flops der Teilerschaltung 11 liegt die Impulsspannung U 11b (Fig. 2). Diese heruntergeteilte Impulsfrequenz wird zunächst um wenige Nanösekunden verzögert und danach als Taktfrequenz für den Ringzähler 13 verwendet. Anstelle des Ringzählers 13 ist auch ein Schieberegister einsetzbar. Die Ausgangsimpulse des Ringzählers 13 werden von der bistabilen Kippstufe 14, 15, 16 zu um 60° gegeneinander' phasenverschobenen Rechteckimpulsspannungen A, B, C verarbeitet. Diese Rechteckimpulsfolgen werden jeweils von den zugehörigen Negatoren 23, 24, 25 negiert, so daß zusätzlich die Rechteckimpulsspannungen A, B, ~C entstehen. Die so gewonnenen RechteckimpulSiSpannungen A, A, B, B und C, C liegen an den Steuerejngängen a, a, b, b und c, c der zugehörigen Transistorschalter des Drehstromstellers. Die vor den Steuereingängen a, a, b, b und c, c angeordneten RS-Flip-Flops 17 bis 21 verzögern die Anstiegsflanken der Impulse, während sie die Äbfallflanken der impulse unverzögert durchlassen. Da vom Ausgang jeder bistabilen Kippstufe 14, 15, 16 gleichzeitig sowohl ein Einschaltimpuls (Anstiegsflanke) wie auch über den zugehörigen Negator 23, 24, 25 ein Löschimpuls (Abfallflahke) für die nachgeschalteten Transistorschalter ausgegeben wird, muß der Einschaltimpuls gegenüber dem Ausschaltimpuls um eine definierte Einschaltzeit verzögert werden. Dies bewirkt das jeweilige RS-Flip-Flop 17 bis 21 dadurch, daß das erste NAND-Gatter bet Verschwinden des Eingangsimpulses seinen Ausgangszustand unvei— zögert ändert (Löschimpuls für den Transistorschalter), während es bei Auftreten des Eingangsimpulses seinen Aus,gangszustand erst dann ändern kann, wenn am zweiten Eingang ebenfalls ein H-Signaf liegt. Dieser Zustand ist aber nur dann gegeben, wenn der Ausgang des zweiten NAND-Gatters ebenfalls Η-Signal führt, was zum Zeitpunkt des Auftretens des Eingansimpulses am ersten NAND-Gatter nicht gegeben ist, weil der gleichzeitig zum Eingangsimpuls auftretende direkt vom Taktgeber 10 abgeleitete Impuls am zweiten NAND-Gatter liegt und damit dessen Ausgang auf "LOW¹¹ schaltet. Dadurch bleibt über die Rückkopplung des Ausganges des zweiten NAND-Gatters auf das erste NAND-Gatter dieses solange gesperrt, bis der impuls verschwindet und, damit der Ausgang des zweiten NAND-Gatters auf "High" gesetzt wird. Erst jetzt, also um eine der Impulsbreite T₁ entsprechende Zeit verzögert, wird der Einschaltimpuls vom ersten NAND-Gatter auf die Steuereingänge a,a,b,b bzw. c,c der Transistorschalter durchgelassen (Einschaltimpuls für d. Transistorschalter).At the output of the second flip-flop of the divider circuit 11 is the pulse voltage U 11b (Fig. 2). This divided pulse frequency is first delayed by a few nanoseconds and then used as a clock frequency for the ring counter 13. Instead of the ring counter 13, a shift register can also be used. The output pulses of the ring counter 13 are processed by the bistable flip-flop 14, 15, 16 to 60 ° against each other 'phase-shifted rectangular pulse voltages A, B, C. These rectangular pulse sequences are each negated by the associated inverters 23, 24, 25, so that in addition the rectangular pulse voltages A, B, ~ C arise. The thus obtained RechteckimpulSiSpannungen A, A, B, B and C, C are located on the Steuerserejngängen a, a, b, b and c, c of the associated transistor switch of the three-phase controller. The RS flip-flops 17 to 21 arranged in front of the control inputs a, a, b, b and c, c delay the rising edges of the pulses while passing the falling edges of the pulses instantaneously. Since the output of each bistable multivibrator 14, 15, 16 at the same time both a turn-on (rising edge) as well as the corresponding negator 23, 24, 25 an erase pulse (Abfallflahke) is output for the downstream transistor switch, the turn-on must compared to the turn-off by a defined Switch-on time are delayed. This causes the respective RS flip-flop 17 to 21, characterized in that the first NAND gate bet disappears the output pulse changes its output state without delay (erasure pulse for the transistor switch), while only change its initial state when the input pulse occurs can if at the second input also an H signaf lies. However, this state is only given if the output of the second NAND gate also leads Η signal, which is not given at the time of the occurrence of the input pulse to the first NAND gate, because of the same time occurring to the input pulse derived directly from the clock pulse 10 This causes the output of the second NAND gate to switch to "LOW ^11. " This keeps the feedback of the output of the second NAND gate to the first NAND gate blocked until the pulse disappears and thus the output of the second NAND Only now, so delayed by one of the pulse width T ₁ corresponding time, the turn-on pulse from the first NAND gate to the control inputs a, b, b or c, c of the transistor switch is passed ( Switch-on pulse for the transistor switch).

Claims

Claim of invention.

Circuit arrangement for generating on-delay pulses for transistor switches of a three-phase controller, using a clock with a downstream pulse repeater and a gate circuit controlled by the latter,
characterized,

,, .. that ¹ as a gate circuit, a six-stage ring counter (13) vorge-

^A ~ - see, of the two in each case by 180 offset outputs

each of one of three bistable multivibrators (14, 15, 16) are connected to the set or reset input, each bistable multivibrator (14, 15, 16) having a further second output connected via an associated inverter (23, 24, 25) and the direct and the negated outputs of the three bistable multivibrators (14, 15, 16) are connected to the set input of each associated RS-Fiip-flop (17 to 21) whose reset inputs are connected in common to the clock generator (10).

- For this

2 pages drawings -