DD211646A1

DD211646A1 - METHOD AND CIRCUIT ARRANGEMENT FOR TESTING NOT SELF-TIMULATING DIGITAL SYSTEMS

Info

Publication number: DD211646A1
Application number: DD24515582A
Authority: DD
Inventors: Klaus Bernstein; Juergen Trautsch; Eberhard Mueller
Original assignee: Robotron Veb K
Priority date: 1982-11-23
Filing date: 1982-11-23
Publication date: 1984-07-18

Abstract

Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zur Testung nicht selbststimulierender digitaler Systeme ohne vorherige Testsatzgenerierung bezueglich der verschiedenartigsten Fehler. Dabei ist eine Fehlererkennung und -lokalisierung bis auf Bauelementeebene moeglich. Unter dieser Massgabe ist die Anwendung dieses Verfahrens im Service- bzw. Wartungsbereich, wie auch in d. Wareneingangskontrolle oder in der Produktion sehr effektiv. Das Wesen der Erfindung besteht darin, dass als Stimulusquelle fuer den Pruefling ein Pseudozufallsgenerator verwendet wird. Dieser erzeugt alle moeglichen Eingangskombinationen an dem Pruefobjekt. Fuer den Kurzschlussfall von Prueflingseingaengen besitzt der Stimulusgenerator highdominante-Ausgaenge. Fuer die Erzeugung eines Taktfensters werden dem Stimulusgenerator geeignete Signale entnommen. Die Auswertung erfolgt mittels der Signaturanalysetechnik, d.h. die entstehenden Impulsfolgen an den Testpunkten der digitalen Schaltung werden innerhalb eines definierten Messfensters aufgenommen und zu einer leicht auswertbaren Signatur komprimiert. Durch Vergleich mit einer entsprechenden Referenz ist eine Fehlererkennung und -lokalisierung leicht moeglich.The invention relates to a method and a circuit arrangement for testing non-self-stimulating digital systems without prior test set generation with respect to the most diverse errors. In this case, error detection and localization is possible down to the component level. Under this condition, the application of this method in the service or maintenance area, as well as in d. Incoming inspection or very effective in production. The essence of the invention is that a pseudo-random generator is used as stimulus source for the test. This generates all possible input combinations on the test object. For the short circuit case of test inputs, the stimulus generator has high-dominant outputs. For the generation of a clock window, suitable signals are taken from the stimulus generator. The evaluation is carried out by means of the signature analysis technique, i. the resulting pulse sequences at the test points of the digital circuit are recorded within a defined measurement window and compressed into an easily evaluable signature. By comparing with a corresponding reference, error detection and localization is easily possible.

Description

8. 11. 19828. 11. 1982

^ , „~ _Μ - *_ ^₁ ES El 236-Ru/Si,^, "~ _Μ - * _ ^ ₁ ES El 236-Ru / Si,

Verfahren und Schaltungsanordnung zur 'Testung nicht selbststimulierender digitaler SystemeMethod and circuit arrangement for testing non-self-stimulating digital systems

Anwendungsgebiet der ErfindungField of application of the invention

Die vorliegende Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zur Erkennung und Lokalisierung von Fehlernnicht selbststimulierender digitaler Systeme bis herab zur Prüfung von Leiterplatten und elektronischen Bauelementen (Schaltkreisen).The present invention relates to a method and a circuit arrangement for the detection and localization of errors of non-self-stimulating digital systems down to the testing of printed circuit boards and electronic components (circuits).

Charakteristik der bekannten technischen LösungenCharacteristic of the known technical solutions

Die digitale Prüftechnik ist gegenwärtig durch den Einsatz zunehmend komplexer Prüfmittel, z.B. Prüfautomaten, rechnergesteuerte Prüfsysteme, gekennzeichnet. Diese sind im allgemeinen ortsfest und müssen prüflingsspezifisch programmiert werden. Im Fertigungsprozeß digitaler Systeme sind sie äußerst effektiv einsetzbar (US-PS 3 286 175). Nachteilig ist jedochj daß sie auf Grund ihrer Komplexität dem Entwicklungsingenieur und dem Servicetechniker im Außendienst praktisch nicht zur Verfügung stehen_o Pur die Bereiche Wartung und Instandhaltung sowie in der Entwicklung haben sich deshalb u.a. Methoden herausgebildet, die eine Fehlersuche und -lokalisierung bis herab zu Leiterplatten und Bauelementen ermöglichen. Die bisher am häufigsten verwendeten Methoden basieren auf dem Prinzip der "Pattern-Response-Technik". Diese Methoden erfordern drei wesentliche Testschritte: die Testsatzgenerierung, das Anlegen des Testsatzes an den Prüfling und die Auswertung der Ergebnisse (DE-OS 2 121 330). Nachteilig bei diesen Methoden ist besonders die umfangreiche und aufwendige Testsatζgenerierung.Digital testing technology is currently characterized by the use of increasingly complex test equipment, such as testers, computer-controlled test systems. These are generally stationary and must be programmed to test specific. In the manufacturing process of digital systems, they are extremely effective use (US-PS 3,286,175). The disadvantage, however, j that they are virtually unavailable to the development engineer and the service technician in the field due to their complexity _o Purely the areas of maintenance and in development have therefore developed methods that include troubleshooting and localization down to PCBs and Allow components. The methods most commonly used so far are based on the principle of "pattern-response technique". These methods require three essential test steps: the test set generation, the application of the test set to the test specimen and the evaluation of the results (DE-OS 2,112,330). A disadvantage of these methods is especially the extensive and complex Testatζgenerierung.

-2--2-

Ziel der ErfindungObject of the invention

Das Ziel der vorliegenden Erfindung ist ein Prüfverfahren und eine entsprechende Schaltungsanordnung, mit dem die Testung nicht selbststimulierender digitaler Systeme bis zu Bauelementen (Schaltkreisen) möglich ist und das insbesondere- auch bei der Wartung und Instandhaltung, in der Entwicklung, für Technologen und im Reparaturdienst anwendbar ist.The object of the present invention is a test method and a corresponding circuit arrangement with which the testing of non-self-stimulating digital systems up to components (circuits) is possible and which in particular can also be applied in maintenance and servicing, in development, for technologists and in the repair service is.

Darlegung des Wesens der ErfindungExplanation of the essence of the invention

Die Aufgabe, die durch die Erfindung gelöst werden soll, besteht in der Schaffung eines Verfahrens und einer Schaltungsanordnung zur Erkennung und Lokalisierung der verschiedenartigsten Fehler bei nicht selbststimulierenden digitalen Systemen unter Verzicht auf die Orientierung von Fehlermodellen bzw, ohne vorherige Testsatzgenerierung«The object to be achieved by the invention is to provide a method and a circuit arrangement for detecting and locating the most diverse errors in non-self-stimulating digital systems without the orientation of fault models or, without prior test set generation «

Die Merkmale der Erfindung bestehen darin, daß die nicht seibststimulierenden Systeme, durch einen Stimulusgenerator, der als rückgekoppeltes Schieberegister oder als n-Bit-Binärzähler ausgebildet sein kann, stimuliert werden, dessen Zählerausgänge mittels eines Multiplexers den Aus gangsleitungen zugeordnet sind, an die das zu prüfende digitale System direkt oder über ein an sich bekanntes Netzwerk an high-dominant e-Ausgänge anschließbar ist und daß die durch die Fremdstimulierung des zu prüfenden digitalen Systems verarbeiteten Impulsfolgen als eine Signatur eines Signaturanalysegerätes darstellbar sind. Dem Stimulusgenerator -/erden geeignete Start- imd Stopsignale in Form einer oder mehrerer Zykluslängen entnommen, die als Taktfenster (Zeitrahmen) dem Signaturanalysegerät zugeführt werden, wobei das durch die Signale gebildete Meßfenster im Signaturanalysegerät synchron mit dem Taktfenster auftritt.The features of the invention are that the non-self-stimulating systems, stimulated by a stimulus generator, which can be designed as a feedback shift register or n-bit binary counter, whose counter outputs are assigned by means of a multiplexer from the output lines, to which the testing digital system can be connected directly or via a known per se network of high-dominant e-outputs and that the processed by the external stimulation of the digital system to be tested pulse sequences can be displayed as a signature of a signature analysis device. The stimulus generator is / are taken from suitable start and stop signals in the form of one or more cycle lengths which are fed to the signature analyzer as a clock window (time frame), the measurement window formed by the signals occurring in the signature analyzer synchronously with the clock window.

Ausführungsbeispielembodiment

Die.Erfindung wird anahand von Zeichnungen gezeigt und beschrieben,The invention is shown and described near drawings

/ r/ r

iX ⁶I iX ⁶ I

Es zeigenShow it

Fig. 1 ein detailliertes Blockschaltbild der Anordnung zur Durchführung des erfindungsgemäßen Verfahrens,1 is a detailed block diagram of the arrangement for carrying out the method according to the invention,

Fig. 2 ein Netzwerk zur Realisierung der high-Dominanz bei Kurzschluß zweier Ausgänge,2 shows a network for realizing the high dominance in the case of a short circuit between two outputs,

Fig. 3 ein Netzwerk zur Realisierung der high-Dominanz "bei Kurzschluß von η Ausgängen,3 shows a network for realizing the high dominance "in the event of a short circuit of η outputs,

Fig. 4 ein Blockschaltbild -zur Stimulus erzeugung, bei der eine Zuordnung der Zählerausgänge auf die Ausgangsleitungen vorgenommen wird undFig. 4 is a block diagram for stimulus generation, in which an allocation of the counter outputs on the output lines is made and

Fig. 5 ein Blockschaltbild zur Stimuluserzeugung, bei der alle möglichen Kombinationen von Zählerausgängen und Aus gangsleitungen realisiert werden.Fig. 5 is a block diagram for stimulus generation in which all possible combinations of counter outputs and output lines are realized.

Zur Stimulierung.zu prüfender nicht selbststimulierender digitaler Systeme 1 bzw₀ 2 wird ein Stimulusgenerator 3 verwendet (Fig. 1). Als Stimulusgenerator 3 kann ein bekannter Pseudozufallsgenerator verwendet werden. Der Stimulusgenerator 3 liefert sowohl die notwendigen Bitkombinationen auf den Ausgangsleitungen 4 für die Eingänge des zu prüfenden digitalen Systems 1, als auch über eine entsprechende Steuerlogik das Taktfenster (Zeitrahmen) für den zeitlichen Prüfablauf über eine Leitung 5 an ein Signaturanalysegerät 6. Als Taktfenster v/erden eine oder mehrere Zykluslängen des Stimulusgenerators 3 benutzt. Die Anwendung der Signaturanalyse wird durch die Nutzung einer oder mehrerer. Zykluslängen möglich, wenn der Stimulusgenerator 3 Steuersignale zur Festlegung des Meßfensters liefert, die mit dem jeweils definierten Taktfenster synchron auftreten. Damit wird im Gegensatz zur "Pattern-Response—Technik" eine nahezu vollständige Prüfung bei geringstem Aufwand erreicht, wobei der gerätemäßige Aufwand von der Komplexität des zu prüfenden digitalen Systems 1 bzw. 2 quasi unabhängig ist« Durch die Anwendung eines Stimulusgenerators 3? mit dem auch Wiederholungen von Testzyklen vorgenommen werden können, und durch die HutzungTo stimulate the non-self-stimulating digital systems 1 or ₀ 2 to be tested, a stimulus generator 3 is used (FIG. 1). As stimulus generator 3, a known pseudo-random generator can be used. The stimulus generator 3 supplies both the necessary bit combinations on the output lines 4 for the inputs of the digital system to be tested 1, as well as a corresponding control logic, the clock window (timeframe) for the temporal test sequence via a line 5 to a signature analyzer 6. As clock window v / earth one or more cycle lengths of the stimulus generator 3 used. The application of the signature analysis will be through the use of one or more. Cycle lengths possible when the stimulus generator 3 provides control signals for determining the measuring window, which occur synchronously with the respective defined clock window. Thus, in contrast to the "pattern-response technique" an almost complete test is achieved with minimal effort, the device-related complexity of the complexity of the digital system to be tested 1 or 2 is virtually independent «By the application of a stimulus generator 3? with which also repetitions of test cycles can be made, and by the use

des Prinzips der Vollständigkeitstestung bei sequentiellen Schaltungen entfällt die Testsatzgenerierang, Gleichzeitig können durch das vorgeschlagene Prüfverfahren die verschiedenartigsten Fehler in digitalen Systemen, wie Kurzschlußfehler, stuck-at-Fehler, Vertauschungsfehler, erfaßt und lokalisiert werden. Damit entfällt die Erarbeitung bzw. Orientierung auf ein .Fehlermodell«, Außerdem ist die Erkennung dynamischer Fehler möglich, indem die Prüfung in unterschiedlichen Frequenzbereichen durchgeführt wird. Bei Hutzung der maximalen Verarbeitungsgeschwindigkeit als Stimulierungsfrequenz ergibt sich eine Echtzeitprüfung. Die zur Stimulierung des Prüflings benutzten Impulsfolgen besitzen dabei pseudostochastischen Charakter, so daß der Forderung nach Aktivierung aller Funktionselemente des Prüflings weitestgehend entsprochen wird.At the same time, the proposed test method can detect and locate the most diverse errors in digital systems, such as short-circuit faults, stuck-at faults, errors of interchangeability, in the case of sequential circuits. This eliminates the need to develop or focus on a .error model. "In addition, the detection of dynamic errors is possible by performing the test in different frequency ranges. Using the maximum processing speed as the stimulation frequency results in a real-time check. The pulse sequences used to stimulate the test specimen have pseudo-stochastic character, so that the requirement for activation of all functional elements of the specimen is largely met.

Zur Erzeugung der geforderten pseudostochastischen Impulsfolgen werden 2 Varianten vorgeschlagen (Stimuluserzeugung).To generate the required pseudo-stochastic pulse sequences 2 variants are proposed (stimulus generation).

1. Linear rückgekoppelte Schieberegister1. Linear feedback shift registers

Linear rückgekoppelte Schieberegister gestatten, Impulsfolgen mit pseudostochastischem Charakter zu erzeugen. Die Impulsfolgen sind dabei aowohl in. ihrer Länge als auch ihrer Form von der Anordnung der Rückführungen bestimmt. Die maximale Zykluslänge bei linear rückgekoppelten Schieberegistern beträgt 2ⁿ-1, wobei η die Anzahl der in die Rückkopplung einbezogenen Flip-Flops ist„Linear feedback shift registers allow pseudo-stochastic character trains to be generated. The pulse sequences are determined both in. Their length and their shape of the arrangement of the feedback. The maximum cycle length for linear feedback shift registers is 2 ⁿ -1, where η is the number of flip-flops included in the feedback "

2, Binärzähler und Ausgangszuordner2, Binary counter and output mapper

Generell werden zur Erzeugung der entsprechenden Impulsfolgen η-stufige Binärzähler 7 verwendet, deren Ausgänge über den Zuordner 9 η Ausgaiigsleitungen 16 des Stimulusgenerators 3 zugeordnet werden (Fig. 4 und 5). Bei der ersten Möglichkeit erfolgt die.Zuordnung der Zählerausgänge auf die Ausgangsleitungen ΐβ in Form einer linearen Verschiebung (Fig, 4). Bei der zweiten Möglichkeit werden alle möglichen Kombinationen von Zählerausgängen und Ausgangsleitungen realisiert (Fig. 5).In general, η-stage binary counters 7 are used to generate the corresponding pulse sequences whose outputs are assigned via the assigner 9 η Ausgaiigsleitungen 16 of the stimulus generator 3 (FIGS. 4 and 5). In the first possibility the assignment of the counter outputs to the output lines ΐβ takes place in the form of a linear displacement (FIG. 4). In the second possibility, all possible combinations of counter outputs and output lines are realized (FIG. 5).

Die Umschaltung eines Zuordners 9 erfolgt in beiden Fällen nach jedem Zählerdurchlauf. Im ersten Fall betragen die Zykluslängen η · 2ⁿ Takte, im zweiten Fall n! . 2ⁿ TakteThe switching of an allocator 9 takes place in both cases after each counter pass. In the first case the cycle lengths are η · 2 ⁿ cycles, in the second case n! , 2 ⁿ bars

Inn e rhi nau η bzw« n! mal auf. Inn e rhi nau η or «n! let's go.

Innerhalb eines Zyklus tritt jedes der 2ⁿ Datenwörter ge-Within one cycle, each of the 2 ⁿ data words occurs.

Die Binärzähler 7 werden von einem Taktgenerator 10 gesteuert, dessen Frequenz innerhalb eines Bereiches veränderbar ist. Neben dem Taktgenerator 10 kann auch eine Handtaktung 11 vorgesehen werden, die mittels eines Umschalters 12 wähl-O bag! ist (Fig. 1).The binary counters 7 are controlled by a clock generator 10 whose frequency is variable within a range. In addition to the clock generator 10, a hand-clock 11 can be provided, the dial-O bag by means of a switch 12! is (Fig. 1).

Start- und Stopsignale des Taktfensters werden in geeigneter Weise dem Zähler zur Steuerung der Zuordner entnommen. Diese Steuerung besteht aus einem Zähler mit einem Zählerusifang von η Impulsen für den ersten Fall bzw« von n! Impulsen für den zweiten Fall sowie einem Dekoder 13 (Fig. 5), der die Zählerstände in eine entsprechende Steuerinformation für den Zuordner 9 umwandelte Ein Zählerdurchlauf entspricht einem Grundzyklus.Start and stop signals of the clock window are suitably taken from the counter for controlling the allocators. This control consists of a counter with a counter catch of η pulses for the first case or of n! Pulses for the second case and a decoder 13 (Fig. 5), which converted the counts into a corresponding control information for the allocator 9 A counter pass corresponds to a basic cycle.

Von.den verschiedenartigsten realen Fehlern digitaler Systeme 1 bzw, 2 sind die Kurzschlüsse zwischen zwei oder mehreren Eingängen des PrüfObjektes von besonderem Interesse, weil '^w" zusätzliche SchaltungsanOrdnungen zu berücksichtigen sind.Of the most diverse real errors of digital systems 1 and 2, the short circuits between two or more inputs of the test object are of particular interest, because ' ^w ' additional circuit arrangements have to be considered.

Bei einem solchen Kurzschlußfall sind die entsprechenden Ausgangsleitungen 4 bzw. 17 des Stimulusgenerators 3 kurzgeschlossen« Werden im Stimulusgenerator 3 Schaltkreise mit Totem-pole-Ausgang verwendet,, so entsteht je nach Anzahl der kurzgeschlossenen Ausgänge bei unterschiedlicher Ansteuerung ein low-Signal bzw. ein Pegel im verbotenen Bereich. Im Extremfall kann eine Zerstörung der Treiberschaltkreise des Stimulusgenerators 3 erfolgen. ITur wenn die treibenden Gatter so angesteuert sind., daß im Hormalfall alle high-Pegel führen, entsteht auch im Kurzschlußfall ein high-Signal. Somit ist bei dieser Art der Stimulierung eine Erkennung von Fehlern in Form von EingangskurzSchlussen nicht möglich,In such a short circuit case, the corresponding output lines 4 and 17 of the stimulus generator 3 are short-circuited. If three circuits with totem pole output are used in the stimulus generator, then, depending on the number of short-circuited outputs, a low signal or a level occurs in the forbidden area. In extreme cases, a destruction of the driver circuits of the stimulus generator 3 can take place. ITur if the driving gates are so controlled., That lead in the case of hormones all high levels, even in the case of short circuit, a high signal. Thus, with this type of stimulation, it is not possible to detect errors in the form of in-ear short-circuits.

ψ*ψ *

wenn es sich bei den Prüflingen um Schaltkreise handelt, deren . Grundfunktion UI¹TD bzw, NAIiD ist₀ Anders verhält es sich, wenn der Stimulusgenerator 3 so gestaltet wird, daß im Kurzschlußfall mehrerer Ausgangsleitungen 17 das high-Signal-dominant ist„ Unter diesen Voraussetzungen ist die Erkennbarkeit des Kurzschlußfehlers gewährleistet. Im vorgeschlagenen Ausführungsbeispiel wird den Treibergattern des Binärzählers 7 ein Netzwerk 14 nachgeschaltet, mit dem die geforderte high-Dominanζ bei Kurzschlüssen zwischen zwei Eingängen erreicht wird_o Figur 2 zeigt das Netzwerk 14 zur Realisierung der high-Dominanz bei Kurzschluß zweier Ausgangsleitungen 17 des Stimulusgenerators 3. Die so entwickelte Ankopplung ist kurzschlußfest sowohl gegen Masse als auch gegen Betriebsspannung.if the devices under test are circuits whose. Basic function UI ¹ TD or, NAIiD is ₀ The situation is different if the stimulus generator 3 is designed so that in the case of a short circuit of several output lines 17 is the high signal dominant "Under these conditions, the detectability of the short circuit error is guaranteed. In the proposed embodiment, the driver gate of the binary counter 7 is followed by a network 14, with which the required high Dominanζ is achieved in short circuits between two inputs _o Figure 2 shows the network 14 to realize the high dominance in the short circuit of two output lines 17 of the stimulus generator. 3 The coupling developed in this way is short-circuit proof both against ground and against operating voltage.

Figur 3 zeigt eine Schaltungsvariante für das Netzwerk 14 zur Realisierung der high-Dominanζ bei Kurzschluß von η Ausgangsleitungen 17. Dabei ist zu beachten, daß in diesem Fall ein Kurzschluß gegen Masse nicht auftreten darf, anderenfalls erfolgt eine Zerstörung des betreffenden Transistors. Die Dimensionierung der Schaltung richtet sich nach dem konkret geforderten Wert für n,FIG. 3 shows a circuit variant for the network 14 for realizing the high dominance in the case of a short circuit of η output lines 17. It should be noted that in this case a short to ground must not occur, otherwise the transistor in question will be destroyed. The dimensioning of the circuit depends on the actually required value for n,

Das digitale System 1 (Fig. 1) ist direkt an die Ausgangsleitungen 4 des Stimulusgenerators 3 angeschlossen, um über eine Verbindungsleitung 15 zum Signaturanalysegerät 6 eine entsprechende Fehlerprüfung vorzunehmen. Das digitale System 2 ist über das Netzwerk 14 mit den Ausgangsleitungen 4 verbunden, um für den Fall des Auftretens von Kurzschlußfehlern eine Fehlererkennung zu ermöglichen sowie die Treiberstufe des Stimulusgenerators 3 vor möglicher Zerstörung zu schützenοThe digital system 1 (FIG. 1) is connected directly to the output lines 4 of the stimulus generator 3 in order to perform a corresponding error check via a connecting line 15 to the signature analysis device 6. The digital system 2 is connected to the output lines 4 via the network 14 in order to enable fault detection in the event of the occurrence of short circuit faults and to protect the driver stage of the stimulus generator 3 from possible destruction

Die Signatur eines zu prüfenden digitalen Systems 1 bzw, 2 wird mit einer entsprechenden Referenz verglichen, wodurch eine leichte Fehlererkennung und -lokalisierung möglich ist. Die Referenz kann rechnerisch ermittelt oder von einem fehlerfreien Exemplar empirisch abgenommen werden.The signature of a digital system 1 or 2 to be tested is compared with a corresponding reference, whereby an easy error detection and localization is possible. The reference can be computationally determined or empirically accepted from a faultless copy.

Claims

-7- / ο h ^ h ⁵ ^

Erfindrmgsanspruch

Method mad Circuit arrangement for the detection and localization of the most diverse errors in non-self-stimulating digital systems waiving the orientation of fault models or, without prior test set generation. characterized in that

a stimulus generator (3) is provided as the stimulation source and a signature analyzer (6) is provided for evaluating the test results, to which a digital system (1, 2) to be tested is connected;

- The stimulus generator (3) is essentially a feedback shift register or an n-bit binary counter (7) whose counter outputs are assigned by means of allocator (9) the output lines (16);

- The digital system to be tested (1, 2) directly to the output lines (4) and when testing for short circuit faults via a network (14) to high-dominant outputs (17) of the stimulus generator (3) can be connected;

- Suitable clock, start and stop signals (5) of the stimulus generator (3) in the form of one or more cycle lengths as a clock window (time frame) are fed to the signature analyzer (6) and

the pulse sequences processed by the external stimulation of the digital system to be tested (1, 2) can be represented as a signature of the signature analysis device (6).

For this 3 sheets of drawings