DD208254A1 - CIRCUIT ARRANGEMENT FOR AN INTERFACE FOR SERIAL DATA TRANSMISSION - Google Patents
CIRCUIT ARRANGEMENT FOR AN INTERFACE FOR SERIAL DATA TRANSMISSION Download PDFInfo
- Publication number
- DD208254A1 DD208254A1 DD23457881A DD23457881A DD208254A1 DD 208254 A1 DD208254 A1 DD 208254A1 DD 23457881 A DD23457881 A DD 23457881A DD 23457881 A DD23457881 A DD 23457881A DD 208254 A1 DD208254 A1 DD 208254A1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- input
- data
- interface
- slave
- circuit arrangement
- Prior art date
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
Die Erfindung betrifft eine Schaltungsanordnung fuer eine Schnittstelle zur seriellen Datenuebertragung und bezieht sich auf das Gebiet der digitalen Datenverarbeitung mit dem Ziel, die Schnittstelle fuer eine grosse Anzahl Slaverechner bei einfacher Prioritaetsstruktur zu konzipieren. Die Aufg., eine Schnittstelle zu schaffen, die die Steuerinformation intern verarbeitet und somit die Datenwege entlastet und die raeumlich entfernte Anordnung der Slaverechner vom Masterrechner gestattet, wird unter Einsatz eines Multiplexers, eines Demultiplexers, einer Torschaltung, einer Parallel-Ein-/Ausgabeeinheit und mehrerer Optokoppler und Treiber zwecks galvanischer Trennung geloest.Die Erfindung kann angewendet werden bei der Verbindung eines Rechners mit mehreren Datenstationen, die selbst Rechenanlagen sein koennen.The invention relates to a circuit arrangement for an interface for serial data transmission and relates to the field of digital data processing with the aim of designing the interface for a large number of slave computers with a simple priority structure. The Aufg. To provide an interface that processes the control information internally and thus relieves the data paths and allows the remote location of the slave computer from the master computer is using a multiplexer, a demultiplexer, a gate circuit, a parallel input / output unit and several optocouplers and drivers for the purpose of galvanic isolation geloest.Die invention can be applied in the connection of a computer with a plurality of data stations, which may themselves be computer systems.
Description
234578 1234578 1
Titel der ErfindungTitle of the invention
Schaltungsanordnung für eine Schnittstelle zur seriellen DatenübertragungCircuit arrangement for an interface for serial data transmission
Anwendungsgebiet der ErfindungField of application of the invention
Die Erfindung bezieht sich auf das Gebiet der digitalen Datenverarbeitung und findet vorrangig Anwendung bei der Verbindung eines Rechners mit räumlich entfernt angeordneten Datenstationen, die vorzugsweise selbständige Rechenanlagen sind.The invention relates to the field of digital data processing and has priority application in the connection of a computer with remote data terminals, which are preferably independent computers.
Charakteristik der bekannten technischen LösungenCharacteristic of the known technical solutions
Schnittstellen zur Datenübertragung in Rechnersystemen sind bekannt. Um im Falle der Übertragung über größere Distanaen Hardwaremittel zur galvanischen Trennung der Sende- und Empfangsstationen einzusparen, v/ird die Übertragung im allgemeinen bitseriell ausgeführt, so daß im SenderInterfaces for data transmission in computer systems are known. To save in the case of transmission over larger distances hardware means for galvanic separation of the transmitting and receiving stations, the v / ird the transmission is generally carried out bit serial, so that in the transmitter
"SHOl 1981*969178SHOl 1981 * 969178
234578 1234578 1
eine Parallel-VSerie- und im Empfänger eine Serie-VParallel-Wandlung nötig ist, da digitale Rechenanlagen normalerweise intern eine bitparallele Struktur aufweisen.a parallel VSerie- and in the receiver a series-VParallel-conversion is necessary, since digital computers usually internally have a bit-parallel structure.
Ein Beispiel für eine Schnittstelle zwischen einem Wartungsprozessor und einer Mehrzahl einzeln zu prüfender Punktionseinheiten eines datenverarbeitenden Systems ist in der DE-AS 28 42 603 beschrieben. Zwischen dem Wartungsprozessor und den zu prüfenden Funtkionseinheiten werden die Informationen bidirektional bitseriell übertragen. Dazu ist die Schnittstelle vorgesehen, wobei sowohl die Schnittstelle selbst als auch jede zu testende Funktionseinheit mit einem Schnittstellenadapter ausgerüstet ist. Diese Schnittstellenadapter dienen u. a. der Serie-/Parallel- und Parallel-/Serie-Wandlung der zu übertragenden Daten. Die dargestellte Schnittstelle überträgt neben den Daten ebenfalls bestimmte Steuersignale vom Wartungsprozessor zu den einzelnen Funktionseinheiten, wobei die Steuersignale von den jeweiligen Schnittstellenadaptern abgeleitet und verarbeitet werden. Dazu enthält jeder Schnittstellenadapter u. a. verschiedene Zustandsflipflops, Register und Ein-ZAusgabeschaltungen.An example of an interface between a maintenance processor and a plurality of puncture units of a data-processing system to be individually tested is described in DE-AS 28 42 603. Between the maintenance processor and the Funtkionseinheiten to be tested, the information is transmitted bi-directionally bit-serial. For this purpose, the interface is provided, wherein both the interface itself and each functional unit to be tested is equipped with an interface adapter. These interface adapters are used u. a. the series / parallel and parallel / serial conversion of the data to be transmitted. The interface shown transmits in addition to the data also certain control signals from the maintenance processor to the individual functional units, wherein the control signals are derived and processed by the respective interface adapters. For this purpose, each interface adapter u. a. various state flip-flops, registers, and one-Z output circuits.
Der Nachteil einer solchen Schnittstellengestaltung liegt insbesondere darin, daß aufgrund der Übertragung von Daten und Steuersignalen die Menge der übertragbaren Daten eingeschränkt wird, da eine zeitliche Verschachtelung der verschiedenartigen Signale stattfindet. Soll dies umgangen werden, müßten zusätzliche Leitungen für die Steuerinformationen zwischen der Schnittstelle und den einzelnen Funktionseinheiten vorgesehen werden, die einen beträchtlichen Aufwand darstellten.The disadvantage of such an interface design is in particular that due to the transmission of data and control signals, the amount of transferable data is limited, since a temporal nesting of various signals takes place. Should this be avoided, additional lines for the control information between the interface and the individual functional units would have to be provided, which represented a considerable effort.
Ziel der ErfindungObject of the invention
Die Erfindung hat das Ziel, den Nachteil des Standes der Technik zu beseitigen und die Schnittstelle so zu gestalten,The invention aims to eliminate the disadvantage of the prior art and to design the interface
234578 1234578 1
daß eine große Anzahl Slaverechner bei Vereinfachung der Prioritätsstruktur anschließbar ist.that a large number of slave computers can be connected with simplification of the priority structure.
Darlegung des Wesens der ErfindungExplanation of the essence of the invention
Es ist Aufgabe der Erfindung, eine Schnittstelle zur seriellen Datenübertragung zwischen einem Masterrechner und einer Vielzahl asynchron arbeitender Slaverechner zu schaffen, die die Steuerinformationen intern verarbeitet und somit die Datenwege entlastet sowie die räumlich entfernte Anordnung der Slaverechner bezüglich des Masterrechners gestattet.It is an object of the invention to provide an interface for serial data transmission between a master computer and a plurality of asynchronously operating slave computer, which processes the control information internally and thus relieves the data paths and allows the spatially distant arrangement of the slave computer with respect to the master computer.
Diese Aufgabe wird dadurch gelöst, daß der Systembus eines als Master fungierenden Mikrorechners auf eine Parallel-Ein/Ausgabeeinheit geschaltet ist, die über ein Eingabe- und ein Ausgabetor verfügt, wobei an das Ausgabetor über einen· internen Bus ein Demultiplexer und ein Multiplexer zwecks deren Steuerung sowie eine Ahmeldetorschalturtg, die als Freigabelogik dient, angeschlossen sind, das Eingabetor hingegen mit dem Aüsgahg der Ahmeldetorschaltung verbünden ist, die eingangeseitig mit den η Dateneingängen des Multiplexers, die über h Leitungen mit η Slaverechnern verbunden sind, wobei zwecks galvanischer Trennung erste Optokoppler awischengeschaltet sind, parallel gekoppelt ist, der Demultiplexer über" h Ausgänge verfügt, die über erste Treiber und η Leitungen an η Slaverechner angeschlossen sind Uhd der Datenausgang des Multiplexers und der Dateneingang des Demultiplexers über einen zweiten Treiber bzw. einen zweiten Optokoppler an Anschlüsse einer mit dem Systembus des Masterrechners verbundenen Seriell-Ein/Ausgabeeinheit geführt sind.This object is achieved in that the system bus of a microcomputer acting as a master is connected to a parallel input / output unit which has an input and an output gate, wherein a demultiplexer and a multiplexer for the purpose of the output gate via an internal bus Control and a Ahmeldetorschalturtg, which serves as a release logic, are connected, the input port, however, is associated with the Aüsgahg the Ahmeldetorschaltung, the input side with the η data inputs of the multiplexer, which are connected via h lines with η slave computers, wherein for the purpose of galvanic isolation first optocoupler awischgeschaltet are coupled in parallel, the demultiplexer has "h outputs which are connected via first driver and η lines to η slave computers Uhd the data output of the multiplexer and the data input of the demultiplexer via a second driver or a second optocoupler to terminals one with the Syst embus of the master computer connected serial input / output unit are performed.
Ausgestaltet wird die Erfindung dadurch, daß mittels ODER-Verknüpfung des Datenausganges des Multiplexers und des Dateneinganges des Demultiplexers mit äquivalenten AnschlüssenThe invention is characterized in that by means of OR operation of the data output of the multiplexer and the data input of the demultiplexer with equivalent terminals
234578234578
einer zusätzlichen Schaltungsanordnung ohne deren Verbindung mit der Seriell-Ein-/Ausgabeeinheit 2n Slaverechner zum Datenverkehr mit dem Masterrechner abschließbar sind.an additional circuit arrangement without their connection to the serial input / output unit 2n slave computer for data traffic to the master computer are lockable.
Die erfindungsgemäße Schaltungsanordnung ermöglicht die folgende Wirkungsweise.The circuit arrangement according to the invention allows the following mode of operation.
Über die Parallel-Ein-/Ausgabeeinheit steuert der Masterrechner den Multiplexer und den Demultiplexer, die demgemäß jeweils einen Kanal freischalten, so daß genau ein Slaverechner mit dem Masterrechner in Dialog treten kann. Dies geschieht seriell mittels der Seriell-Ein-/Ausgabeeinheit, Die Anmeldetorschaltung vermittelt Interruptanforderungssignale der nicht bedienten Slaverechner an die Parallel-Ein-/ Ausgabeeinheit, die daraufhin ein dem Masterrechner spezifisches Interruptanforderungssignal auf dessen Systembus legt. Der jeweils am höchsten priorisierte Interrupt wird von dem Masterrechner nach Beendigung der laufenden Bedienung erfüllt und der anfordernde Slaverechner wird bedient. Liegt kein Interruptanforderungssignal am Masterrechner an, bestimmt dieser einen Slaverechner zum Dialog. Dies geschieht wiederum über die Parallel-Ein~/Ausgabeeinheit, die dann je einen Kanal des Multiplexers und des Demultiplexers anfordert.Via the parallel input / output unit, the master computer controls the multiplexer and the demultiplexer, which accordingly unlock one channel each, so that exactly one slave computer can enter into dialogue with the master computer. This is done serially by means of the serial input / output unit. The logon circuit conveys interrupt request signals of the non-serviced slave computers to the parallel input / output unit, which then places an interrupt request signal specific to the master computer on its system bus. The highest prioritized interrupt is fulfilled by the master computer after completion of the current operation and the requesting slave computer is operated. If no interrupt request signal is present at the master computer, this determines a slave computer for the dialog. This is done in turn via the parallel input / output unit, which then requests one channel each of the multiplexer and the demultiplexer.
Ausführungsbeispielembodiment
Anhand eines bevorzugten Ausführungsbeispiels soll die Erfindung näher erläutert werden. Die dazugehörige Zeichnung zeigt inReference to a preferred embodiment of the invention will be explained in more detail. The accompanying drawing shows in
Fig. 1 das Blockschaltbild einer erfindungsgemäßen Schaltungsanordnung für eine Schnittstelle zur seriellen Datenübertragung und inFig. 1 shows the block diagram of a circuit arrangement according to the invention for an interface for serial data transmission and in
234578 1234578 1
Fiug. 2 eine zweckmäßige Ausbaustufe einer Schnittstelle unter Verwendung mehrerer erfindungsgemäßer Schaltungsanordnungen.Fiug. FIG. 2 shows a suitable expansion stage of an interface using a plurality of circuit arrangements according to the invention. FIG.
Fig. 1 der Zeichnung zeigt eine erfindungsgemäße Schaltungsanordnung SDM 1 sowie eine weitere erfindungsgemäße Schaltungsanordnung SDM 2. Zur Beschreibung des Ausführungsbeispieles wird die Schaltungsanordnung SDM 1 herangezogen. Diese enthält eine Parallel-Ein-/Ausgabeeinheit PEA, die an den Systembus SB eines nicht dargestellten Mikrorechners, der als Master fungiert, angeschlossen ist. Ein Ausgabetor der Parallel-Ein-/Ausgabeeinheit PEA führt auf einen internen Bus IB, der die Parallel-Ein-/Ausgabeeinheit PEA mit Kanalauswahleingängen eines Multiplexers MX und eines Demultiplexers DX sowie mit Freigabeeingängen einer Anmeldetorschaltung TOR verbindet. Ein Eingabetor der Parallel-Ein-/ Ausgabeeinheit PEA ist mit den Ausgängen der Anmeldetorschaltung TOR verbunden, die neben den mit dem internen Bus IB verbundenen Über weitere Eingänge verfügt, die mit den Dateneingängen des Multiplexers MX parallel geschaltet sind. Die Dateneingänge des Multiplexers MX sind, galvanisch getrennt mittels erster Optokoppler OK 1, über η Leitungen mit η Slaverechnern, die nicht dargestellt sind, verbunden. Die Datenausgänge des Demultiplexers DX sind, galvanisch getrennt mittels erster Treiber TR 1, ebenfalls über η Leitungen mit den η Slaverechnern verbunden. Der Datenausgang des Multiplexers MX, es handelt sich um einen 1-aus-n-Typ, ist über ein ODER-Glied 0 und einen zweiten Treiber TR 2 auf einen Eingang einer mit dem Systembus SB des Masterrechneriö gekoppelten Seriell-Ein-VAusgabeeinheii SEA gesöhälte-fc. litt Attegaltg äenet1 Seriell-Ein-/AuBgabeeinheit SEA ist über einen zweiten Optokoppler OK 2 auf den Dateneingang des 1-zu-n-Demultiplexers DX geführt. Das ODER-Glied 0 dient der Verknüpfung des MultiplexerausgangesFig. 1 of the drawing shows a circuit arrangement according to the invention SDM 1 and a further inventive circuit arrangement SDM 2. For the description of the embodiment, the circuit arrangement SDM 1 is used. This contains a parallel input / output unit PEA, which is connected to the system bus SB of a microcomputer, not shown, which acts as a master. An output gate of the parallel input / output unit PEA leads to an internal bus IB, which connects the parallel input / output unit PEA with channel selection inputs of a multiplexer MX and a demultiplexer DX and with enable inputs of a logging gate TOR. An input port of the parallel input / output unit PEA is connected to the outputs of the registering gate TOR, which in addition to the connected to the internal bus IB via further inputs, which are connected in parallel with the data inputs of the multiplexer MX. The data inputs of the multiplexer MX are, galvanically separated by means of first optocoupler OK 1, connected via η lines with η slave computers, which are not shown. The data outputs of the demultiplexer DX are, galvanically separated by means of the first driver TR 1, also connected via η lines with the η slave computers. The data output of the multiplexer MX, which is a 1-out-of-n type, is connected via an OR gate 0 and a second driver TR 2 to an input of a serial-in-output unit SEA coupled to the system bus SB of the master computer -fc. suffered Attegaltg äenet 1 serial input / output unit SEA is guided via a second optocoupler OK 2 to the data input of the 1-to-n-demultiplexer DX. The OR gate 0 is used to link the multiplexer output
234578 1234578 1
der Schaltungsanordnung SDM 1/an die Slaverechner 1, 2, ..., η angeschlossen sind, mit demjenigen der Schaltungsanordnung SDM 2, die die Verbindung zu den Slaverechnern n+1, > n+2, ..., 2n herstellt und deren Demultiplexereingang mit demjenigen der Schaltungsanordnung SDM 1 parallel geschaltet ist, so daß sowohl die Schaltungsanordnung SDM 1 als auch die Schaltungsanordnung SDM 2 über den gleichen Kanal der Seriell-Ein-/Ausgabeeinheit SEA Daten auf den Systembus SB legen bzw. von dort an die angeschlossenen Slaverechner übertragen können.the circuit arrangement SDM 1 / are connected to the slave computer 1, 2, ..., η, with that of the circuit arrangement SDM 2, which establishes the connection to the slave computers n + 1,> n + 2, ..., 2n and their Demultiplexeringang is connected in parallel with that of the circuit arrangement SDM 1, so that both the circuit arrangement SDM 1 and the circuit SDM 2 via the same channel of the serial input / output unit SEA data on the system bus SB and from there to the connected slave computer can transfer.
Die in Fig. 2 dargestellte Ausbaustufe einer Schnittstelle zur seriellen Datenübertragung beinhaltet die an den Systembus SB des Masterrechners angeschlossene Seriell-Ein-/ Ausgabeeinheit SEA, die übel* zwei Eingabe-/Ausgabekanäle verfügt An einen Ein~/Ausgabekanal ist die Schaltungsanordnung SDM 1 , ail den zweiten Ein-/AuBgabekanal die Schaltungsanordnung SDM 3 angeschlossen» Die Schaltungsanordnung SDM 2 ist, wie in Fig. 1 gezeigt, mit der Schaltungsanordnung SDM über eirie Eingabe- und eine Ausgabeleitung verbunden. Analog dazu iöt die Schaltungsanordnung SDM 4 über eine Bingabe- und eine Ausgabeleitung mit der Schaltungsanordnung BDM 3 gekoppelt. Sowohl die Schaltungsanordnung SDM 2 als auch die Schaltungsanordnung SDM 4 haben keine eigene Verbindung mit der Sefiell-Ein-/Ausgabeeinheit SEA. Alle Schalturtgsanordhtingen SDM 1 , . . . , SDM 4 sind gleichartig an den Systembus öÖ gekoppelt.The expansion stage of an interface for serial data transmission shown in FIG. 2 includes the serial input / output unit SEA which is connected to the system bus SB of the master computer and has two input / output channels. The circuit arrangement SDM 1 is connected to an input / output channel. the circuit arrangement SDM 3 is connected to the second input / output channel. As shown in FIG. 1, the circuit arrangement SDM 2 is connected to the circuit arrangement SDM via an input and an output line. Analogously, the circuit arrangement SDM 4 is coupled to the circuit arrangement BDM 3 via a Bingabe and an output line. Both the circuit arrangement SDM 2 and the circuit arrangement SDM 4 do not have their own connection to the serial input / output unit SEA. All Schalturtgsanordhtingen SDM 1,. , , , SDM 4 are similarly coupled to the system bus öÖ.
Zur besseren Veranschaulichung sollen die bevorzugte Ausführungsform der erfindungsgemäßen Schaltungsanordnung einerseits und das Zusammenspiel mehrerer Schaltungsanordnungen in einer Schnittstelle andererseits in Funktion beschrieben werden.For better illustration, the preferred embodiment of the circuit arrangement according to the invention on the one hand and the interaction of a plurality of circuit arrangements in an interface on the other hand will be described in function.
234578 1234578 1
An eine Schaltungsanordnung nach der Erfindung, wie sie in Fig. 1 dargestellt ist, ist es möglich, η asynchron arbeitende Sende- und Empfangsteilnehmer, vornehmlich Mikrorechner, anzuschließen, so daß eine Kommunikation zwischen jeweils einem der Sende- und Empfangsteilnehmer, einem Slaverechner und einem weiteren Mikrorechner, dem Master des Systems, zustande kommt. Die Kommunikation verläuft bitseriell, wobei seitens der gerade nicht bedienten Slaverechner Bedienungsanforderungen an den Masterrechner gesendet werden können. Die Steuerung der Kommunikation obliegt dem Masterrechner in Verbindung mit einer der erfindungsgemäßen Schaltungsanordnungen SDM 1, ..., SDM 4 innerhalb einer Schnittstelle gemäß Fig. 2. Die Schaltungsanordnungen SDM 1, ..., SDM 4 dienen jedoch neben der Steuerung der Kommunikation ebenso dem Datenverkehr selbst·To a circuit arrangement according to the invention, as shown in Fig. 1, it is possible to connect η asynchronously operating transmitting and receiving participants, especially microcomputer, so that a communication between each one of the transmitting and receiving participants, a slave computer and a another microcomputer, the master of the system, comes about. The communication is bit-serial, whereby on the part of the not yet serviced slave computer operating requests can be sent to the master computer. The control of the communication is incumbent on the master computer in conjunction with one of the circuit arrangements SDM 1,..., SDM 4 according to the invention within an interface according to FIG. 2. However, the circuit arrangements SDM 1,..., SDM 4 are used in addition to the control of the communication as well the traffic itself ·
Der Mafeterrechner erteilt über den Systembus SB Steuerinfortnationeh in Form von Anforderungsbefehlen ßotoie Adreßinformatiohen an eine Schaltungsanordnung SDM 1, ..., SDM 4) beispielsweise an die Schaltungsanordnung SDM 1, die dort von der Parallel-Ein-/Ausgabeeinheit I3EA empfangen werden. Die Parallel-Ein-/Ausgabeeinheit PEA legt daraufhin eine Kahaladresse 1, ..., η für den Multiplexer MX und den Demultiplexer DX auf den internen Bus IB. Der Multiplexer MX und äef Demultiplexer DX Öffnen den adressierten Kanal i und über den Demultiplexer DX und den geöffneten Kanal i wird der Slaverechner aufgerufen, so daß ein bidirektionaler Datenverkehr zwischen dem Masterrechner und dem Slaverechner 1 gestartet werden kann, nachdem der Slaverechner i ein Bestätigungssignal über die Anmeldetorschaltung TOR an die Parallel-Ein-/Ausgabeeinheit PEA gesendet hat, die das Bestätigungssignal dem Masterrechner über dessen Systembus SB mitteilt. In gleicher Weise wie das Bestätigungssignal des Slaverechners i kann beispiels-The Mafeterrechner granted over the system bus SB Steuerinfortnationeh in the form of request commands ßotoie Adreßinformatiohen to a circuit SDM 1, ..., SDM 4), for example, to the circuit SDM 1, which are received there from the parallel input / output unit I 3 EA. The parallel input / output unit PEA then sets a Kahaladresse 1, ..., η for the multiplexer MX and the demultiplexer DX on the internal bus IB. The multiplexer MX and äef demultiplexer DX Open the addressed channel i and the demultiplexer DX and the open channel i, the slave computer is called so that a bidirectional data traffic between the master computer and the slave computer 1 can be started after the slave computer i an acknowledgment signal on the registration gate TOR has sent to the parallel input / output unit PEA, which notifies the acknowledgment signal to the master computer via the system bus SB. In the same way as the confirmation signal of the slave computer i can, for example,
234578 1234578 1
weise der Slaverechner k eine Bedienungsanforderung aussenden, wobei die Anmeldetorschaltung TOR während der Bedienung eines Slaverechners für Bedienungsanforderungssignale anderer Slaverechner freigeschaltet ist. Bedienungsanforderungen der Slaverechner bewirken, daß die Parallel-Ein-/ Ausgabeeinheit PEA eine Interruptanforderung auf den Systembus SB legt. Die Interruptanerkennung durch den Masterrechner mit darauffolgender Bedienung des anfordernden Slaverechners erfolgt nach Beendigung der aktuellen Bedienung. Die einzelnen Slaverechner unterliegen bezüglich der Bedienungsanforderung einem Prioritätsschema, so daß bei mehreren in einem Bedienungszyklus des Masterrechners auftretenden Bedienungsanforderungen der jeweils höchstpriorisierte Slaverechner bedient wird.example, the slave computer k emit a service request, the registration TOR is enabled during operation of a slave computer for operation request signals other Slaverechner. Operating requirements of the slave computer cause the parallel input / output unit PEA sets an interrupt request on the system bus SB. The interrupt acknowledgment by the master computer with subsequent operation of the requesting slave computer takes place after completion of the current operation. The individual slave computers are subject to a priority scheme with respect to the service request, so that in the case of a plurality of service requests occurring in an operating cycle of the master computer, the respectively highest prioritized slave computer is serviced.
Der Datenverkehr zwischen dem Masterrechner und dem an die Schaltühgßänbrdnunfe SDM 1 angeschlossenen Slavereehher i vollzieht sieh, indem Sendedaten des Slaverechnerß i über den Kanal £ auf den Multiplexer MX gegeben werden, der daraufhin die Sehdedaten an die Seriell-Ein-/Ausgabeelnheit SEA durchschauet, die die Sendedaten auf den Systembus SB des Masterrechners! legt, so daß sie vom Masterrechner verarbeitet werden können. Die Sendedäten des Masterrechners werden über den Systembus SB und die Seriell-Ein-/Ausgabeeinheit SEA an den Eingang des Demultiplexers DX geführt, der sie über den Kanal i an den Slavereohner i sendet.The data traffic between the master computer and slave slave i connected to switch mode SDM 1 is performed by transmitting transmit data of slave computer i via channel £ to multiplexer MX, which then looks through the vision data to serial input / output unit SEA, which the transmission data on the system bus SB of the master computer! so that they can be processed by the master computer. The transmission devices of the master computer are routed via the system bus SB and the serial input / output unit SEA to the input of the demultiplexer DX, which sends them via the channel i to the slave user i.
Die Schnittstelle gemäß Fig. 2 ermöglicht den Datenverkehr zwischen dem Masterrechner und 4n Slaverechnern. Die Seriell-Ein-/Ausgabeeinheit SEA umfaßt zwei Eingabe- und Ausgabekanäle, so daß je ein Kanal für 2n Slaverechner ausgenutzt wird. Ein Eingabe-/Ausgabekanal der Seriell-Ein-ZAusgabeeinheit SEA bedient die Schaltungsanordnungen SDM 1 und SDM 2, der zweite Kanal die Schaltungsanordnungen SDM 3 und SDM 4. Aderessiert werden die Schaltungsanordnungen SDM 1 ,.._., SDM 4 und die Slaverechner 1, ..., 4n vom Masterrechner über den Systembus SB und die jeweiligen Parallel-Ein-ZAusgabe-The interface according to FIG. 2 allows the data traffic between the master computer and 4n slave computers. The serial input / output unit SEA comprises two input and output channels, so that one channel each is used for 2n slave computers. An input / output channel of the serial I / O output unit SEA operates the circuit arrangements SDM 1 and SDM 2, the second channel the circuit arrangements SDM 3 and SDM 4. The circuit arrangements SDM 1,..., SDM 4 and the slave computers 1 are processed , ..., 4n from the master computer via the system bus SB and the respective parallel I / O output
234578 1234578 1
und den Slaverechnern1, ···, 2n erfolgt über den Systembus SB, die Seriell-Ein-/Ausgabeeinheit SEA, den ersten Eingabe-/ Ausgabekanal und die Schaltungsanordnungen SDM 1 oder SDM 2, wobei in jedem Fall die Optokoppler OK 2, die Treiber TR 2 und das ODER-Glied 0 innerhalb der Schaltungsanordnung SDM zum Datenweg gehören. Analog dazu erfolgt der Datenverkehr zwischen dem Masterrechner und den Slaverechnern 2n+1, ..., 4n über den Systembus SB, die Seriell-Ein-/Ausgabeeinheit SEA, den zweiten Eingabe-/Ausgabekanal und die Schaltungsanordnungen SDM 3 oder SDM 4, wobei in jedem Fall die Optokoppler OK 2, die Treiber TR 2 und das ODER-Glied 0 innerhalb der Schaltungsanordnung SDM 3 zum Datenweg gehören.and the slave computers 1, ···, 2n via the system bus SB, the serial input / output unit SEA, the first input / output channel and the circuit arrangements SDM 1 or SDM 2, in each case the optocouplers OK 2, the driver TR 2 and the OR gate 0 within the circuit SDM belong to the data path. Analogously, the data traffic between the master computer and the slave computers 2n + 1, ..., 4n via the system bus SB, the serial input / output unit SEA, the second input / output channel and the circuit arrangements SDM 3 or SDM 4, where in any case, the optocouplers OK 2, the driver TR 2 and the OR gate 0 within the circuit SDM 3 belong to the data path.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD23457881A DD208254A1 (en) | 1981-11-03 | 1981-11-03 | CIRCUIT ARRANGEMENT FOR AN INTERFACE FOR SERIAL DATA TRANSMISSION |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD23457881A DD208254A1 (en) | 1981-11-03 | 1981-11-03 | CIRCUIT ARRANGEMENT FOR AN INTERFACE FOR SERIAL DATA TRANSMISSION |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DD208254A1 true DD208254A1 (en) | 1984-03-28 |
Family
ID=5534495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DD23457881A DD208254A1 (en) | 1981-11-03 | 1981-11-03 | CIRCUIT ARRANGEMENT FOR AN INTERFACE FOR SERIAL DATA TRANSMISSION |
Country Status (1)
| Country | Link |
|---|---|
| DD (1) | DD208254A1 (en) |
-
1981
- 1981-11-03 DD DD23457881A patent/DD208254A1/en unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2406740C2 (en) | Circuit arrangement for controlling the data transfer between a data processor and a remote processing device | |
| DE4303643A1 (en) | X-ray system | |
| DE3137627C1 (en) | Arrangement for fast message transfer between computers | |
| DE3886964T2 (en) | Parallel switching with circular priority. | |
| DE3826895C2 (en) | ||
| DE102011004358B3 (en) | Method for transmitting data over a synchronous serial data bus | |
| DE3851089T2 (en) | Multiple connection / multi-point computer communication. | |
| DE3035804A1 (en) | DATA TRANSFER SYSTEM BETWEEN AT LEAST TWO MICROPROCESSOR SYSTEMS | |
| DE112012003005T5 (en) | Network for the transmission of information and corresponding network nodes | |
| DD208254A1 (en) | CIRCUIT ARRANGEMENT FOR AN INTERFACE FOR SERIAL DATA TRANSMISSION | |
| EP0185936B1 (en) | Interface circuit arrangement for connecting data sources with data sinks, and switching systems with such an interface circuit arrangement | |
| CH656276A5 (en) | METHOD AND CIRCUIT ARRANGEMENT FOR TRANSMITTING DATA SIGNALS BETWEEN DATA SWITCHING DEVICES OF A DATA SWITCHING SYSTEM. | |
| DE102020121644A1 (en) | Modular input and output station for an industrial automation system and/or industrial IoT system | |
| DE2316478C3 (en) | Method for testing and maintaining the functionality of a time division multiplex switching network | |
| DE102009043629B4 (en) | Serial bus structure | |
| EP1363197B1 (en) | System for transferring data between microcomputer devices | |
| EP1248987B1 (en) | Multi master bus system | |
| DE2719282C3 (en) | Data processing system | |
| DE3732740C2 (en) | ||
| EP1135902B1 (en) | Method for operating interface modules in an atm-communications device | |
| DE3622988C2 (en) | ||
| DE1512049B2 (en) | TELEPHONE SYSTEM | |
| EP0392246B1 (en) | Monitoring and control system for digital information transmission systems with master and substitution master | |
| EP4300898A2 (en) | Vacuum machine | |
| DE3326945C1 (en) | Special telephone system with key function transmission in the in-band range of the speech information channel |