DD143341A1 - SENDING AND RECEIVING CIRCUITS WITH A CABLE CONNECTION CIRCUIT - Google Patents
SENDING AND RECEIVING CIRCUITS WITH A CABLE CONNECTION CIRCUIT Download PDFInfo
- Publication number
- DD143341A1 DD143341A1 DD21250379A DD21250379A DD143341A1 DD 143341 A1 DD143341 A1 DD 143341A1 DD 21250379 A DD21250379 A DD 21250379A DD 21250379 A DD21250379 A DD 21250379A DD 143341 A1 DD143341 A1 DD 143341A1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- circuit
- transistor
- transmitting
- diode
- line termination
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
Abstract
Die Erfindung betrifft eine Sende- und Empfangsschaltung mit einer Leitungsabschlußschaltung für Datensammelleitungen in digitalen hochintegrierten Anlagen der Nachrichten- und Rechentechnik. Es werden Sonderlösungen für den Aufbau der Steckeinheiten.und Signalreflexionen vermieden. Eine Wellenwiderstandsanpassung wird unmittelbar am Datenleitungsanfang und -ende und nur zu dem Zeitpunkt vorgenommen, wenn Datensignale über die Datenleitung gesendet werden. Dazu enthält die Schaltung einen Vor- und Endverstärker mit Speichereigenschaften und eine Abschlußsclialtung, deren Impedanz über logische Baustufen umgesteuert wird. Fig.1 zeigt den Aufbau einer erfindungsgemäßen Schaltung.The invention relates to a transmitting and receiving circuit with a line termination circuit for data buses in digital highly integrated systems of the news and computing technology. It Special solutions for the construction of the plug-in units Signal reflections avoided. A characteristic impedance adjustment is immediately at the beginning and end of the data line and only at the time made when data signals are sent over the data line. For this purpose, the circuit includes a pre- and final amplifier Memory properties and a termination, their impedance is changed over logical stages of construction. Fig.1 shows the structure of a inventive circuit.
Description
212503 -212503 -
Titel der ErfindungTitle of the invention
Sende- und Empfangsschaltung mit einer LeitungsabschlußschaltungTransmitting and receiving circuit with a line termination circuit
Anwendungsgebiet der ErfindungField of application of the invention
Die Erfindung betrifft eine Sende- und Empfangsschaltung mit einer Leitungsabschlußschaltung für Datensammelleitungen in digitalen hochintegrierten Anlagen der Nachrichten- und Rechentechnik.The invention relates to a transmitting and receiving circuit with a line termination circuit for data collection lines in digitally highly integrated systems of communications and computing.
Charakteristik der bekannten technischen Lösungen Bei EDVA, Mikrorechnern u. a. digitalen Einrichtungen sind die für die Funktion notv/endigen Baugruppen (Zentrale Verarbeitungseinheit, Speicher, Ein- und Ausgabebaugruppen u. a. m.). durch Sammelleitungen für Daten-, Adreß- und Steuersignale miteinander gekoppelt. Bei großen Leitungslängen muß für eine schnelle und ungestörte Signalausbreitung jede Leitung mit einem dem Wellenwiderstand angepaßten Abschluß versehen werden. Außerdem dürfen die mit der Sammelleitung verbundenen Empfangs- und Sendeschaltungen keine Rückwirkung auf die Qualität der Signalausbreitung haben, d. h. sie müssen eine hohe Impedanz aufweisen, so daß der Strombedarf und die Störstellenausbildung am AnSchlußpunkt der Sammelleitung minimal sind. Bisher wurden solche Sammelleitungen durch ständig wirkende passive Widerstände (Einzelwiderstände, Spannungsteiler) abgeschlossen, die in Gruppen auf der Steckeinheit oder in einem Kabelstecker befestigt wurden. (Reisz, K. "Integrierte Digitalbausteine", Siemens AG München, 1970, S. 191 - 202). Diese Lösungen haben verschiedene Kachteile.Characteristic of the known technical solutions In EDVA, microcomputers u. a. Digital devices are the modules required for the function (central processing unit, memory, input and output modules, etc.). coupled by bus lines for data, address and control signals. For long cable lengths, each line must be provided with a characteristic impedance adapted to a fast and undisturbed signal propagation. In addition, the receive and transmit circuits connected to the bus must not affect the quality of the signal propagation, i. H. they must have a high impedance, so that the power consumption and the impurity formation at the AnSchlußpunkt the manifold are minimal. So far, such buses were completed by constantly acting passive resistors (individual resistors, voltage dividers), which were attached in groups on the plug-in unit or in a cable connector. (Reisz, K. "Integrated Digital Devices", Siemens AG Munich, 1970, pp. 191-202). These solutions have different parts.
-2- 212503-2- 212503
Das Anbringen -von diskreten passiven Widerständen auf einer STE, die mit hochintegrierten Schaltkreisen "bestückt ist, bedeutet immer eine Sonderlösung und damit einen zusätzlichen Steckeinheiten-Typ; außerdem nehmen sie sehr viel Platz ein und müssen einzeln bestückt werden. Weiterhin fließt durch die ständige galvanische Verbindung zwischen Abschlußwiderstand und Leitung ein relativ hoher Strom durch die Leitung und die Widerstände; auch in den Pausen der Signalübertragung. Aus technologisch-konstruktiven Gründen können die Abschlußwiderstände nicht in unmittelbare Kachbarschaft zum Leitungsende gebracht werden; es sind oft sogenannte Stichleitungen notwendig, die eine Fehlanpassung und damit Signalforinverfälschung durch Mehrfachreflexionen verursachen.The mounting of discrete passive resistors on a STE equipped with highly integrated circuits always means a special solution and thus an additional type of plug-in unit, they also take up a lot of space and have to be individually populated Connection between terminator and line A relatively high current through the line and the resistors, even in the pauses of signal transmission For technological reasons, the terminating resistors can not be brought into direct Kachbarschaft to the line end, it is often necessary so-called stub lines, which is a mismatch and thus cause signal forgery corruption by multiple reflections.
•Eine bekannte Lösung (DE-OS 19 33 052) sieht deshalb vor, daß die diskreten Abschlußwiderstände mit auf die Logik-Steckeinheit gebracht werden. Dadurch wird aber die Bauelementedichte um fast ein Drittel herabgesetzt. Außerdem setzt der ständig durch die Widerstände fließende Strom die Verlustleistung pro Steckeinheit herauf.• A known solution (DE-OS 19 33 052) therefore provides that the discrete terminating resistors are brought to the logic plug-in unit. As a result, the component density is reduced by almost one-third. In addition, the current constantly flowing through the resistors increases the power loss per plug-in unit.
Eine weitere bekannte Lösung sieht deshalb eine Reihenschaltung eines Kondensators mit dem Abschlußwiderstand vor (Abtrennung des Gleichstromanteils), wodurch nur noch beim Signalwechsel an den Impulsflanken ein Strom durch die Leitung und den Abschlußwiderstand fließt. Ein Nachteil dieser Lösung besteht darin, daß bestimmte Impulsbreiten und statische Signalzustände nicht übertragbar sind. Außerdem wird ^e Abschlußwiderstand ein zusätzliches passives Bauelement benötigt, das die Bauelementedichte pro Steckeinheit weiter herabsetzt·Another known solution therefore provides a series circuit of a capacitor with the terminating resistor before (separation of the DC component), whereby only a current through the line and the terminating resistor flows during the signal change at the pulse edges. A disadvantage of this solution is that certain pulse widths and static signal states are not transferable. In addition, a terminating resistor requires an additional passive component, which further reduces the component density per plug-in unit.
Ziel der ErfindungObject of the invention
Die Erfindung hat das Ziel, Sonderlösungen für den Aufbau der Steckeinheiten (Platzausnutzung, Wärmeabführung) zu vermeiden und eine hohe Packungsdichte zu erreichen. Außerdem wird eine Verlustleistungseinsparung pro Steckeinheit angestrebt»The invention has the goal to avoid special solutions for the construction of the plug-in units (space utilization, heat dissipation) and to achieve a high packing density. In addition, a power loss per plug-in unit is sought »
212503212503
Darlegung des Y/esens der ErfindungExplanation of the invention of the invention
Der Erfindung liegt die Aufgabe zugrunde, eine Sende- und Empfangsschaltung für Datensammelleitungen in digitalen Anlagen zu schaffen, bei der Signalreflexionen bis in den SubnanoSekundenbereich vermieden werden und die Wellenwider- standsanpassung unmittelbar am Datenleitungsanfang und -ende und nur zu dem Zeitpunkt vorgenommen wird, wenn Datensignale über die betreffende Leitung gesendet v/erden sollen.The invention has for its object to provide a transmitting and receiving circuit for data collection lines in digital systems, are avoided in the signal reflection into the SubnanoSekundenbereich and the characteristic impedance adaptation is made directly at the data line beginning and end and only at the time when data signals sent via the line in question.
Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß gleichzeitig in der Sende- und Empfangsschaltung angeordnete Vor- . Verstärker und Endverstärker mit Speichereigenschaften und eine elektronische Leitungsabschlußschaltung, deren Impedanz über logische Baustufen, bestehend aus einem UND-Glied und nachgeordneten Trigger-Flip-Flops, umgesteuert wird, wobei dazu ein Signaleingang zum Anlegen eines Bereitschaftssignals an das UND-Glied vorgesehen ist·According to the invention the object is achieved in that simultaneously arranged in the transmitting and receiving circuit Vor. Amplifier and power amplifier with memory characteristics and an electronic line termination circuit, the impedance of logical stages, consisting of an AND gate and downstream trigger flip-flops, reversed, with a signal input is provided for applying a standby signal to the AND gate.
Die Erfindung ist weiterhin dadurch gekennzeichnet, daß die Yerzögerungszeiten des Endverstärkers und Vorverstärkers für beide Impulsflanken unterschiedlich sind.The invention is further characterized in that the retardation times of the final amplifier and preamplifier are different for both pulse edges.
Für die Ansteuerung symmetrischer Übertragungsleitungen ist lediglich ein Vorverstärker für beide Sendeschaltungen vorgesehen.For the control of balanced transmission lines, only one preamplifier is provided for both transmission circuits.
Eine weitere Ausgestaltung der Erfindung besagt, daß die Leitungsabschlußschaltung aus einem Stromverstärker, enthaltend einen Widerstand, eine Diode und Transistoren, wobei ein Transistor als Diode geschaltet ist, so daß die Basiselektrode und die Kollektorelektrode mit der Klemme verbunden sind, und der Transistor Verbindung zur Klemme hat, und einer aktiven Konstantstromquelle besteht, die in bekannter Weise einen Tran-r sistor aufweist, der mit seiner Kollektorelektrode mit den gemeinsamen Emitterelektroden der Transistoren verbunden ist und mit seiner Emitterelektrode an der negativen Betriebsspannung anliegt, und die weiterhin einen mit der Kollektorelektrode des Transistors und mit der positiven Betriebsspannungsquelle verbundenen Widerstand, eine daran angeschlosseneA further embodiment of the invention states that the line termination circuit consists of a current amplifier comprising a resistor, a diode and transistors, wherein a transistor is connected as a diode, so that the base electrode and the collector electrode are connected to the terminal, and the transistor connects to the terminal has, and a constant-current active source, which has in a known manner a Tran-r sistor, which is connected with its collector electrode to the common emitter electrodes of the transistors and applied with its emitter electrode to the negative operating voltage, and further with the collector electrode of the transistor and the resistor connected to the positive power source, one connected thereto
-*- 212503- * - 212503
Diode und einen liderstand in fortgesetzter Reihe enthält, der einerseits ebenfalls mit der negativen Betriebsspannungsquelle und andererseits mit dem gemeinsamen Verbindungspunkt· der Diode mit der Basiselektrode des Transistors verbunden ist· Die Leitungsabschlußschaltung kann auch vorteilhaft als Stromspiegelschaltung realisiert werden, 'Diode and a resistor in a continued series, which is also connected on the one hand to the negative operating voltage source and on the other hand to the common connection point of the diode with the base electrode of the transistor. The line termination circuit can also be advantageously realized as a current mirror circuit, '
Ausführungsbeispielembodiment
Die Erfindung wird anhand der Zeichnungen erläutert· Es zeigen:The invention will be explained with reference to the drawings.
Fig· i: das Blockschaltbild einer erfindungsgemäßen Sendeschaltung,FIG. 1 shows the block diagram of a transmission circuit according to the invention, FIG.
Fig· 2: das Blockschaltbild einer erfindungsgemäßen Empfangsschaltung,2 shows the block diagram of a receiving circuit according to the invention,
Fig* 3' den Aufbau einer elektronischen Leitungsabschlußschaltung.Fig * 3 'the construction of an electronic line termination circuit.
Die Sende- und Empfangsschaltungen werden integrierter Bestandteil der jeweiligen Funktionsgruppe. Auf dem LSI-Halbleiterchip sind sie an der Peripherie untergebracht, um den Zugang zum Schaltkreis unkompliziert zu gestalten. In Fig. 1 ist das Blockschaltbild einer Sendeschaltung mit elektronischer Abschlußschaltung für die Ansteuerung von Übertragungsleitungen 1 dargestellt. Die Schaltung besteht aus einem Vorverstärker 2 und einem Endverstärker 3 mit Spei-chereigenschaften. Die eigentliche Leitungsabschlußschaltung 6 hat zur Steuerung ein UND-Glied 4 und ein Trigger-Flip-Flop 5· Die dem Eingang 7 anliegenden Datensignale werden durch die Verstärker verstärkt und am Ausgang 8 auf die Übertragungsleitung 1 gegeben. Ob am Ausgang 8 die Leitungsabschlußschaltung hochohmig oder niederohmig wirkt, hängt von der Umsteuerung durch das UND-Glied 4 und das Trigger-Flip-Flop 5 ab,-Unter der Annahme, daßThe transmitting and receiving circuits become an integral part of the respective function group. On the LSI semiconductor chip, they are located on the periphery to make access to the circuit uncomplicated. In Fig. 1, the block diagram of a transmission circuit with electronic termination circuit for the control of transmission lines 1 is shown. The circuit consists of a preamplifier 2 and a power amplifier 3 with memory properties. The actual line termination circuit 6 has an AND gate 4 and a trigger flip-flop 5 for control. The data signals applied to the input 7 are amplified by the amplifiers and applied to the transmission line 1 at the output 8. Whether at the output 8, the line termination circuit has a high impedance or low impedance depends on the reversal by the AND gate 4 and the trigger flip-flop 5, -Unter the assumption that
- Datensignale übertragen werden sollen,- data signals are to be transmitted,
- sich die Sendeschaltung am Anfang der Übertragungsleitung 1 befindet,the transmission circuit is at the beginning of the transmission line 1,
- die Übertragungsleitung 1 am Anfang angepaßt abgeschlossen werden soll (niedrige Impedanz der Abschlußschaltung)the transmission line 1 should be terminated at the beginning (low impedance of the termination circuit)
liegt am Eingang 9 ein Bereitschaftssignal an.is at the input 9 to a ready signal.
212503212503
Mit der ansteigenden Flanke des ersten Datensignals wird das UND-Glied 4 geöffnet und das Trigger-Flip-Flop 5 so umgesteu-1 ert, daß die' Leitungsabschlußschaltung 6 in den Zustand niedriger Impedanz versetzt wird· Durch die verzögernde Wirkung des Endverstärkers 3 ist sichergestellt, daß die niedrige Ab-. schlußimpedanz noch vor Eintreffen der Anstiegsflanke anliegt. Voraussetzung dazu ist, daß die Verzögerungszeit für diese Flanke im Endverstärker 3 größer ist als die Schaltzeit der Baustufenkette (UND-Glied 4, Trigger-Flip-Flop 5, Leitungs- " abschlußschaltung 6). Die darauffolgende abfallende Flanke des ersten Datensignals sperrt das UND-Glied 4, wodurch das Trigger-Flip-Flop 5 zurückgekippt und die Impedanz der Leitungs ab schlußschaltung 6 hochohmig gesteuert wird. Damit die hohe Impedanz der Abschlußschaltung erst nach Beendigung der abfallenden Flanke einsetzt, ist die Verzögerungszeit des Endverstärkers 3 für diese Flanke kleiner als die Schaltzeit der genannten Baustufenkette auszulegen·With the rising edge of the first data signal, the AND gate 4 is opened and the trigger flip-flop 5 so umgesteu- 1 ert that the 'line termination circuit 6 is placed in the state of low impedance · By the delaying effect of the power amplifier 3 is ensured that the low Ab-. final impedance before the arrival of the rising edge. The prerequisite for this is that the delay time for this edge in the output amplifier 3 is greater than the switching time of the component supply chain (AND gate 4, trigger flip-flop 5, line termination circuit 6) .The subsequent falling edge of the first data signal blocks the AND 4, whereby the trigger flip-flop 5 is tilted back and the impedance of the line termination circuit 6 is controlled to be high-resistance so that the high impedance of the termination circuit does not start until after the falling edge, the delay time of the power amplifier 3 for this edge is smaller than to design the switching time of the mentioned type of construction chain
Liegt kein Bereitschaftssignal an dem Signaleingang 9, dann ist das UND-Glied 4 stets gesperrt und die Leitungsabschlußschaltung 6 immer im Zustand ihrer hohen Impedanz· Obv/ohl Jetzt ebenfalls Datensignale vom Eingang 7 über Vorverstärker und Endverstärker 3 in die übertragungsleitung 1 eingespeist werden können, fehlt der niederohmige Leitungsabschluß· Dieser Fall liegt beispielsweise dann vor, wenn die Sendeschaltung nicht am Anfang der Übertragungsleitung 1, sondern zwischen Anfang und Ende an einem beliebigen Ort angeschlossen ist. In solchen Fällen ist es erwünscht, daß die Sendeschaltung gegenüber der Übertragungsleitung 1 eine relativ hohe Impedanz aufweist.If no ready signal at the signal input 9, then the AND gate 4 is always locked and the line termination circuit 6 always in the state of high impedance · Obv / ohl Now also data signals from the input 7 via preamplifier and power amplifier 3 in the transmission line 1 can be fed lacking the low-impedance line termination · This case is, for example, if the transmission circuit is not connected to the beginning of the transmission line 1, but between the beginning and end of any location. In such cases, it is desirable that the transmitting circuit has a relatively high impedance with respect to the transmission line 1.
Das Bereitschaftssignal v/ird in dem jeweiligen aktiven, zum Datenaustausch bereiten Gerät bzw. Schaltkreis gebildet.The ready signal v / ird formed in the respective active, ready for data exchange device or circuit.
In Fig. 2 ist das Blockschaltbild der Empfangsschaltung mit einer elektronischen Leitungsabschlußschaltung 15 dargestellt. Die Schaltung ist ähnlich wie die Sendeschaltung aufgebaut. Vor- und Endverstärker 11; 12 dienen dem Empfang der am Eingang 16 eintreffenden Datensignale. Am Ausgang 17 ist die Logik zur weiteren Verarbeitung der empfangenden Datensignale angeschlossen. ·In Fig. 2, the block diagram of the receiving circuit is shown with an electronic line termination circuit 15. The circuit is constructed similar to the transmission circuit. Pre- and final amplifier 11; 12 are used to receive the data arriving at the input 16 data signals. At the output 17, the logic for further processing of the receiving data signals is connected. ·
* · D ™"* D ™ "
212503212503
Die Impedanzsteuerung der Leitungsabschlußschaltung 15 wird' über die logischen Baugruppen (UND-Glied 13* Trigger-Flip-Flop 14) vorgenommenThe impedance control of the line termination circuit 15 'is made via the logic modules (AND gate 13 * trigger flip-flop 14)
Ist die Empfangsschaltung bereit, Is the receiving circuit ready,
— Daten zu übernehmen und . . -- to take over data and. , -
— am Ende der Übertragungsleitung angeschlossen und- connected to the end of the transmission line and
— soll die Leitung angepaßt abgeschlossen v/erden,- If the line is completed completed v / earth,
dann liegt an dem Signaleingang 18 ein Bereitschaftssignal an. Mit der ansteigenden Flanke des ersten Datensignals wird das UND-Glied 13 geöffnet und das Trigger-Flip-Flo.p 14 so gekippt, daß mit dem FF-Ausgangssigaal die Leitungsabschlußschaltung 15 in den Zustand niedriger Impedanz gesteuert wird. Die Verzögerungszeit des Vorverstärkers 11 für die Flanke muß größer sein als die Schaltzeit der Baustufenkette (UND-Glied 13, Trigger-Flip-Flop 14, Leitungsabschlußschaltung 15)· Mit dem Endver-. stärker 12 wird das eintreffende Datensignal zusätzlich geformt und verstärkt.then there is a ready signal at the signal input 18. With the rising edge of the first data signal, the AND gate 13 is opened and the trigger flip-flo.p 14 is tilted so that the FF Ausgangssigaal the line termination circuit 15 is controlled in the low impedance state. The delay time of the preamplifier 11 for the edge must be greater than the switching time of the building supply chain (AND gate 13, trigger flip-flop 14, line termination circuit 15). more strongly, the incoming data signal is additionally shaped and amplified.
Die darauffolgende Abfallflanke des ersten Datensignals sperrt das UND-Glied 13, wodurch das Trigger-Flip-Flop 14 zurückgekippt und die Leitungsabschlußschaltung 15 in den Zustand hoher Impedanz gesteuert wird.The subsequent falling edge of the first data signal disables the AND gate 13, causing the trigger flip-flop 14 to flip back and the line termination circuit 15 to be driven to the high impedance state.
Damit die niedrige Impedanz bis zum Flankenende anliegt, muß die Verzögerungszeit des Vorverstärkers 11 für diese Flanke kleiner sein als die Schaltzeit der genannten Baustufenkette. Sollen keine Datensignale mit der Empfangsschaltung empfangen werden, dann fehlt das Bereitschaftssignal an dem Signalein— gang 18, wodurch die Leitungsabschlußschaltung 15 den Zustand hoher Impedanz behält und der Endverstärker 12 gesperrt ist» In Fig. 3 ist eine bevorzugte Lösung einer elektronischen Leitungsabschlußschaltung 6; 15 dargestellt. Die Schaltung besteht prinzipiell aus einem Stromverstärker (Widerstand 21, Diode 22, Transistoren 23J 24) mit aktiver Konstantstromquelle. Der Transistor 23 ist als Diode geschaltet. Sein Kollektor ist über eine Diode 22 mit der positiven Betriebsspannung +Ug verbunden. Die Basis des Transistors 23 ist mit der Klemme 29 verbunden, an die die Übertragungsleitung 1 bzw· der Ausgang des Vorverstärkers 11 angeschlossen ist- Die Basis des Transistors 24 ist mitIn order for the low impedance applied to the end of the edge, the delay time of the preamplifier 11 for this edge must be smaller than the switching time of said building supply chain. If no data signals are to be received by the receiving circuit, then the ready signal is missing at the signal input 18, whereby the line terminating circuit 15 retains the high impedance state and the power amplifier 12 is disabled. In FIG. 3, a preferred solution is an electronic line terminating circuit 6; 15 is shown. The circuit consists in principle of a current amplifier (resistor 21, diode 22, transistors 23J 24) with active constant current source. The transistor 23 is connected as a diode. Its collector is connected via a diode 22 to the positive operating voltage + Ug. The base of the transistor 23 is connected to the terminal 29 to which the transmission line 1 or the output of the preamplifier 11 is connected. The base of the transistor 24 is connected to
212503212503
der Klemme 30 verbunden, Über diese Klemme wird der Zustand der Abschlußschaltung vom Trigger-Flip-Flop 5; 14 gesteuert. Um die Leitungsabschlußschaltung in den Sustand niedriger Impedanz zu steuern, muß am Ausgang des Trigger-Flip-Flop 5; 14 niedriges Potential liegen. Dadurch wird der Transistor 24 gesperrt und der Transistor 23 stromführende Der durch die Konstantstromquellej die einen Widerstand 25, eine Diode 26, einen weiteren Widerstand 27 und einen Transistor 28 aufweist, wobei der Transistor 28 mit seiner Kollelctorelektrode mit den· gemeinsamen Emitterelektroden der Transistoren 23; 24 verbunden ist, mit seinem Emitter an der negativen Betriebsspannung -Ug anliegt und mit der Basis am gemeinsamen Verbindungspunkt Diode 26 und Widerstand 27 angeschlossen ist, vorbestimmte Strom im Stromverstärker fließt jetzt über den Transistor 23 und damit über die Diode 22 und den 7/iderstand 21. Das Potential auf der Übertragungsleitung 1 (Klemme 29) v/ird durch eine aktive Sendeschaltung bestimmt. Führt die Sammelleitung hohes Potential, dann steigt auch das Potential an der Klemme 29 an und die in Sperrichtung gepolte Diode 22 unterbricht den Stromfluß durch den Widerstand 21. Der aus der Übertragungsleitung 1 entzogene Strom fließt über den Transistor 23 und die Konstantstromquelle gegen die negative Betriebsspannung -UB ab· Der Transistor 23 stellt in diesem Sehaltungszustand für die Übertragungsleitung 1 eine Impedanz dar, die dem Wellenwiderstand der Übertragungsleitung 1 entspricht· Die Übertragungsleitung 1 ist angepaßt abgeschlossen j es finden keine Reflexionen, statt.connected to the terminal 30, via this terminal, the state of the termination circuit from the trigger flip-flop 5; 14 controlled. In order to control the line termination circuit in the low impedance state, the output of the trigger flip-flop 5 must be turned off; 14 low potential. Thereby, the transistor 24 is turned off and the transistor 23 is energized through the Konstantstromquellej having a resistor 25, a diode 26, another resistor 27 and a transistor 28, the transistor 28 with its Kollelctorelektrode with the common emitter electrodes of the transistors 23; 24 is connected, with its emitter at the negative operating voltage -Ug is applied and connected to the base at the common connection point diode 26 and resistor 27, predetermined current in the current amplifier now flows through the transistor 23 and thus via the diode 22 and the 7 / iderstand 21. The potential on the transmission line 1 (terminal 29) is determined by an active transmission circuit. If the bus carries high potential, then the potential at terminal 29 also rises and reverse-biased diode 22 interrupts current flow through resistor 21. The current extracted from transmission line 1 flows through transistor 23 and the constant current source against the negative operating voltage -U B from · the transistor 23 is in this Sehaltungszustand for the transmission line 1 present an impedance corresponding to the characteristic impedance of the transmission line 1 · the transmission line 1 is completed adapted j it found no reflections instead.
Soll die Leitungsabschlußscnaltung 6j 15 eine gegenüber dem Wellenwiderstand der Übertragungsleitung 1 hohe Impedanz einnehmen, dann wird über das Trigger-Flip-Flop 5; 14 an Klemme ein hohes Potential gelegt. Dadurch übernimmt der Transistor den gesamten Strom der Konstantstromquelle. Die auf der Übertragungsleitung 1 befindliche Energie kann über Transistor 23 nicht abfließen. Der Kollektor von Transistor 23 stellt für die Übertragungsleitung 1 eine hohe Impedanz dar.If the Leitungsabschlußscnaltung 6j 15 assume a relation to the characteristic impedance of the transmission line 1 high impedance, then via the trigger flip-flop 5; 14 high potential at terminal. As a result, the transistor takes over the entire current of the constant current source. The energy present on the transmission line 1 can not flow away via transistor 23. The collector of transistor 23 represents a high impedance for the transmission line 1.
212503212503
In gleicher Weise wie die vorgestellte Lösung der Leitungsabschlußschaltung 6j 15 kann auch eine Stromspiegelschaltung eingesetzt werden« Mit der erfindungsgemäßen Lösung werden bedeutende Vorteile erzielt« Die Leitungsabschlußschaltung 6j 15 kann unmittelbar anschließend an den Leitungsanfang bzw. das Leitungsende einschließlich der Leitungen auf der Steckeinheit und der integrierten Schaltung angeschlossen werden· Sie ist nur in Funktion, wenn Datensignale über die betreffende Leitung gesendet werden. Es sind statische Signale übertragbar· Ein H- bzw» L-Signal kann spannungsrichtig unbegrenzt lange auf der Übertragungsleitung 1 gehalten werden·In the same way as the presented solution of the line termination circuit 6j 15, a current mirror circuit can also be used. The solution according to the invention achieves significant advantages. The line termination circuit 6j 15 can be connected directly to the line start or line end including the lines on the plug-in unit and the integrated circuit Circuit connected · It is only functional when data signals are sent over the line in question. Static signals can be transmitted · An H or »L signal can be held on the transmission line 1 indefinitely in the correct voltage state ·
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD21250379A DD143341A1 (en) | 1979-04-26 | 1979-04-26 | SENDING AND RECEIVING CIRCUITS WITH A CABLE CONNECTION CIRCUIT |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD21250379A DD143341A1 (en) | 1979-04-26 | 1979-04-26 | SENDING AND RECEIVING CIRCUITS WITH A CABLE CONNECTION CIRCUIT |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DD143341A1 true DD143341A1 (en) | 1980-08-13 |
Family
ID=5517851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DD21250379A DD143341A1 (en) | 1979-04-26 | 1979-04-26 | SENDING AND RECEIVING CIRCUITS WITH A CABLE CONNECTION CIRCUIT |
Country Status (1)
| Country | Link |
|---|---|
| DD (1) | DD143341A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007013379A1 (en) * | 2006-11-27 | 2008-05-29 | Ifm Electronic Gmbh | Network closure for connection of bus line of e.g. actuator-sensor-interface-system, has line circuit formed such that signal of bus line is present at end after running time, where running time is adapted to another running time |
-
1979
- 1979-04-26 DD DD21250379A patent/DD143341A1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007013379A1 (en) * | 2006-11-27 | 2008-05-29 | Ifm Electronic Gmbh | Network closure for connection of bus line of e.g. actuator-sensor-interface-system, has line circuit formed such that signal of bus line is present at end after running time, where running time is adapted to another running time |
| DE102007013379B4 (en) * | 2006-11-27 | 2012-03-15 | Ifm Electronic Gmbh | Network termination for connection to a bus line |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69129642T2 (en) | Adaptation circuit for transmission lines | |
| EP0576442B1 (en) | Reception comparator | |
| DE3708499C2 (en) | ||
| EP0090255A2 (en) | Tristate driver circuit | |
| DE4135528A1 (en) | TRISTATE DRIVER CIRCUIT | |
| EP0424554A1 (en) | Multiple stage series to parallel and/or parallel to series converter | |
| DE2217537A1 (en) | Transistor-transistor logic circuit | |
| DE2122292C3 (en) | Driver circuit for an external load connected to a transmission line | |
| DE3237778A1 (en) | DYNAMIC SLIDE REGISTER | |
| DE3686090T2 (en) | NMOS DATA STORAGE CELL AND SHIFT REGISTER. | |
| DE3501274A1 (en) | COUNTER | |
| EP0977406B1 (en) | Circuit for transmission of galvanically isolated digital signals | |
| EP0735493B1 (en) | Bus driver circuit | |
| DE3248133A1 (en) | THREE-STATE LOGIC CIRCUIT | |
| DE2422123A1 (en) | BISTABLE SWITCHING WITHOUT SWITCHING DELAY | |
| DD143341A1 (en) | SENDING AND RECEIVING CIRCUITS WITH A CABLE CONNECTION CIRCUIT | |
| DE2044418A1 (en) | Shift register | |
| DE2210541B2 (en) | Polarity hold latch assembly with input gating circuits | |
| EP0057239A1 (en) | Monolithic integrated push-pull driver circuit | |
| DE3429982A1 (en) | CIRCUIT ARRANGEMENT FOR TRANSMITTING BINARY SIGNALS | |
| EP0905892B1 (en) | RS flipflop with enable inputs | |
| DE2363616C2 (en) | Delay circuit | |
| DE19717012B4 (en) | Electronic switch | |
| DE60014986T2 (en) | Tristate differential output stage | |
| DE1083074B (en) | Combined AND gate circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ENJ | Ceased due to non-payment of renewal fee |