CZ306418B6 - A subliminal bulk-driven circular amplifier for applications with low supply voltage - Google Patents
A subliminal bulk-driven circular amplifier for applications with low supply voltage Download PDFInfo
- Publication number
- CZ306418B6 CZ306418B6 CZ2016-19A CZ201619A CZ306418B6 CZ 306418 B6 CZ306418 B6 CZ 306418B6 CZ 201619 A CZ201619 A CZ 201619A CZ 306418 B6 CZ306418 B6 CZ 306418B6
- Authority
- CZ
- Czechia
- Prior art keywords
- gate
- transistor
- transistors
- gates
- terminal
- Prior art date
Links
Abstract
Description
Podprahový bulk-driven kruhový zesilovač pro aplikace s nízkým napájecím napětímSubthreshold bulk-driven circular amplifier for applications with low supply voltage
Oblast technikyField of technology
Vynález se týká podprahového bulk-driven kruhového zesilovače pro aplikace s nízkým napájecím napětím.The invention relates to a subthreshold bulk-driven ring amplifier for low supply voltage applications.
Dosavadní stav technikyPrior art
Kruhový zesilovač je relativně nový obvodový princip, který byl vyvinut ze známého kruhového oscilátoru. Kruhový zesilovač lze popsat jako kaskádní zapojení i-stupňového zesilovacího invertoru a zatěžovacího kapacitoru Cl na výstupu kruhového zesilovače, a proto ho lze považovat za kruhový oscilátor s otevřenou smyčkou.A circular amplifier is a relatively new circuit principle that has been developed from a known circular oscillator. A circular amplifier can be described as a cascade connection of an i-stage amplifier inverter and a load capacitor C1 at the output of a circular amplifier, and therefore can be considered as an open loop circular oscillator.
Obr. 1 znázorňuje příklad kruhového zesilovače skládajícího se ze tří kaskádních invertoru Invi, Inv2. Invs, zatímco obr. 2 znázorňuje jeho ekvivalentní malosignálový model, pomocí kterého lze vyjádřit napěťové zesílení Av(s) kruhového zesilovače podle níže uvedeného vzorce (1) _____________^vo_____________Giant. 1 shows an example of a ring amplifier consisting of three cascade inverters Invi, Inv 2 . Invs, while Fig. 2 shows its equivalent small-signal model, by which the voltage gain A in (s) of the ring amplifier can be expressed according to the formula (1) below. _____________ ^ vo_____________
Í1+í£lY]+^Y1+A] < 8ol 8o2 A 8o3 >Í 1 + í £ lY ] + ^ Y 1+ A] <8ol 8o2 A 8o3>
(1) kde:(1) where:
Av(s) je napěťové zesílení obvodu v závislosti na frekvenci,And in (s) is the voltage gain of the circuit as a function of frequency,
C] je parazitní kapacita prvního invertoru Invi,C] is the parasitic capacitance of the first inverter Invi,
C2 je parazitní kapacita druhého invertoru Inv2,C 2 is the parasitic capacitance of the second inverter Inv 2 ,
CL' je suma zatěžovací kapacity Cl a parazitní kapacity třetího invertoru lnv2.C L 'is the sum of the load capacity Cl and the parasitic capacity of the third inverter lnv 2 .
goi je výstupní vodivost prvního invertoru Inv2, go2 je výstupní vodivost druhého invertoru Inv2, go3 je výstupní vodivost třetího invertoru Inv2.goi is the output conductivity of the first inverter Inv 2 , go2 is the output conductivity of the second inverter Inv 2 , go3 is the output conductivity of the third inverter Inv 2 .
Avo je stejnosměrné napěťové zesílení obvodu s otevřenou smyčkou daného vzorcem (2) i _ SmlSm2Sm3 £ο1£ο2&ο3 kde:A vo is the DC voltage gain of the open loop circuit given by formula (2) i _ SmlSm2Sm3 £ ο1 £ ο2 & ο3 where:
gm] je transkonduktance prvního invertoru Inv2, gm2 je transkonduktance druhého invertoru Inv2. gm3 je transkonduktance třetího invertoru Inv2, go! je výstupní vodivost prvního invertoru Inv2, go2 je výstupní vodivost druhého invertoru Inv2, go3 je výstupní vodivost třetího invertoru Inv2.g m] is the transconductance of the first Inv 2 inverter, g m2 is the transconductance of the second Inv 2 inverter. g m3 is the transconductance of the third inverter Inv 2 , go! is the output conductivity of the first inverter Inv 2 , go2 is the output conductivity of the second inverter Inv 2 , go3 is the output conductivity of the third inverter Inv 2 .
Obvod má dle rovnice (1) tři póly p(, p2, p3 spojené s každým stupněm zesilovače, jejich polohy jsou dány vzorcem:According to equation (1), the circuit has three poles p ( , p 2 , p 3 connected to each stage of the amplifier, their positions are given by the formula:
- _ Sol _ 8o2 _ So3- _ Sol _ 8o2 _ So3
Pi—-při P2-—r~> VVPi —- at P2 -— r ~> VV
Ci c3 kde:Ci c 3 where:
goi je výstupní vodivost prvního invertoru Invb go2 je výstupní vodivost druhého invertoru Inv2, go3 je výstupní vodivost třetího invertoru Inv3,goi is the output conductivity of the first inverter Inv b g o2 is the output conductivity of the second inverter Inv 2 , go 3 is the output conductivity of the third inverter Inv 3 ,
C] je parazitní kapacita prvního invertoru Invb C] is the parasitic capacitance of the first inverter Inv b
C2 je parazitní kapacita druhého invertoru lnv2,C 2 is the parasitic capacitance of the second inverter lnv 2 ,
CL' je suma zatěžovací kapacity Cl a parazitní kapacity třetího invertoru Inv3.C L 'is the sum of the load capacity Cl and the parasitic capacity of the third inverter Inv 3 .
Klíčovým bodem kruhového zesilovače je kompenzace frekvenční charakteristiky celkové struktury, jinak řečeno splnit podmínku |p3| « |pi|, |p2|. Této podmínky lze dosáhnout stanovením velké hodnoty zatěžovací kapacity Cl anebo malé hodnoty výstupní vodivosti třetího invertoru go3. Tímto způsobem je splněno tzv. „Bodovo kritérium stability“ s dostatečně velkou fázovou rezervou, a to za předpokladu, že první a druhý pól pb p2 je umístěn na velmi vysokých frekvencích, vyšších než šířka pásma GBW, tj. „Gain bandwidth“, kruhového zesilovače. Když oba póly |pi| a |p2| jsou větší než šířka pásma GBW, pak jeho hodnotu lze aproximovat pomocí vzorce (4)The key point of the ring amplifier is to compensate the frequency response of the overall structure, in other words to satisfy the condition | p 3 | «| Pi |, | p 2 |. This condition can be achieved by determining a large value of the load capacity Cl or a small value of the output conductivity of the third inverter g o3 . In this way, the so-called "Point stability criterion" with a sufficiently large phase reserve is met, provided that the first and second poles p b p 2 are located at very high frequencies, higher than the bandwidth GBW, ie "Gain bandwidth" , circular amplifier. When both poles | pi | a | p 2 | are larger than the GBW bandwidth, then its value can be approximated using formula (4)
GBW = vp3Aw (4) kde:GBW = v p3 A w (4) where:
ωρ3 je úhlová frekvence třetího pólu p3,ω ρ3 is the angular frequency of the third pole p 3 ,
Avo je stejnosměrné napěťové zesílení obvodu s otevřenou smyčkou.And vo is the DC voltage gain of the open loop circuit.
Vzhledem k malosignálové vlastnosti kruhového zesilovače je patrné, že zvýšení hodnoty zatěžovací kapacity Cl zlepšuje stabilitu obvodu, protože pól p3 bude přemístěn směrem k nižším frekvencím. Je rovněž patrné, že je šířka pásma GBW omezena hlavně lokalitou prvního a druhého pólu pi, p2, tedy gbw<So2. (5) ci c2 kde:Due to the small signal properties of the ring amplifier, it is evident that increasing the value of the load capacity C1 improves the stability of the circuit, because the pole p3 will be shifted towards lower frequencies. It is also evident that the bandwidth GBW is limited mainly by the location of the first and second poles pi, p 2 , i.e. gbw <So2 . (5) c and c 2 where:
goi je výstupní vodivost prvního invertoru Invi, go2 je výstupní vodivost druhého invertoru Inv2,goi is the output conductivity of the first inverter Invi, g o2 is the output conductivity of the second inverter Inv 2 ,
Ci je parazitní kapacita prvního invertoru Invb Ci is the parasitic capacitance of the first inverter Inv b
C2 je parazitní kapacita druhého invertoru lny2.C2 is the parasitic capacitance of the second inverter lny 2 .
Z tohoto důvodu by měly být frekvence pólů pi a p2 tak velké, jak je to jen možné. To vyžaduje malé parazitní kapacity, což znamená použít velmi malé rozměry MOS tranzistoru.For this reason, the pole frequencies pi and p 2 should be as large as possible. This requires small parasitic capacitances, which means using very small MOS transistor dimensions.
Dosavadní kruhové zesilovače nejsou schopny pracovat s velmi nízkým napájecím napětím a z důvodu nutnosti zajištění stability zesilovače používají další obvody se spínanými kapacitory, cožExisting circular amplifiers are not able to work with a very low supply voltage and due to the need to ensure the stability of the amplifier use other circuits with switched capacitors, which
-2CZ 306418 B6 zvyšuje složitost struktury kruhového zesilovače, zvyšuje celkovou spotřebu a celkovou plochu obvodu na čipu. Dosavadní kruhové zesilovače proto nejsou vhodné pro moderní aplikace, obzvláště ty biomedicínské, vyžadující velmi nízké napájecí napětí a nízkou spotřebu.-2GB 306418 B6 increases the complexity of the structure of the ring amplifier, increases the total power consumption and the total area of the circuit on the chip. Therefore, existing circular amplifiers are not suitable for modern applications, especially biomedical applications, requiring very low supply voltage and low power consumption.
Cílem vynálezu je představit podprahový bulk-driven kruhový zesilovač, který by výše uvedené nedostatky stavu techniky odstranil.It is an object of the present invention to provide a subthreshold bulk-driven ring amplifier which overcomes the above drawbacks of the prior art.
Podstata vynálezuThe essence of the invention
Výše zmíněné nedostatky odstraňuje do značné míry bulk-driven kruhový zesilovač jehož podstata spočívá vtom, že obsahuje první bulk-driven invertor zahrnující první a druhý tranzistor, druhý primární bulk-driven invertor zahrnující třetí a čtvrtý tranzistor, druhý sekundární bulkdriven invertor zahrnující pátý a šestý tranzistor, a třetí invertor zahrnující sedmý a osmý tranzistor, kde hradla source prvního, třetího, pátého a sedmého tranzistoru, a hradlo bulk sedmého tranzistoru jsou vyvedena na svorku napájecího napětí, hradla source druhého, čtvrtého, šestého a osmého tranzistoru, a hradlo bulk osmého tranzistoru jsou uzemněna, hradlo gate prvního tranzistoru je vyvedeno na svorku prvního předpětí, hradla gate druhého, čtvrtého a šestého tranzistoru jsou vyvedena na svorku druhého předpětí, hradlo gate třetího tranzistoru je vyvedeno na svorku třetího předpětí, hradlo gate pátého tranzistoru je vyvedeno na svorku čtvrtého předpětí, hradla bulk prvního a druhého tranzistoru jsou vyvedena na svorku vstupního napětí, hradla drain prvního a druhého tranzistoru, a hradla bulk třetího, čtvrtého, pátého a šestého tranzistoru jsou vzájemně propojena, hradla drain třetího a čtvrtého tranzistoru a hradlo gate sedmého tranzistoru jsou vzájemně propojena, hradla drain pátého a šestého tranzistoru a hradlo gate osmého tranzistoru jsou vzájemně propojena, hradla drain sedmého a osmého tranzistoru jsou vyvedena na svorku výstupního napětí.The above-mentioned drawbacks are largely eliminated by a bulk-driven ring amplifier, the essence of which is to comprise a first bulk-driven inverter comprising first and second transistors, a second primary bulk-driven inverter comprising third and fourth transistors, a second secondary bulkdriven inverter comprising fifth and sixth a transistor, and a third inverter comprising a seventh and eighth transistors, wherein the source gates of the first, third, fifth and seventh transistors, and the bulk gate of the seventh transistor are connected to the supply voltage terminal, the source gates of the second, fourth, sixth and eighth transistors, and the eighth bulk gate transistor are grounded, the gate gate of the first transistor is connected to the first bias terminal, the gate gates of the second, fourth and sixth transistors are connected to the second bias terminal, the gate gate of the third transistor is connected to the third bias terminal, the gate gate of the fifth transistor is connected to the fourth the bias, bulk gates of the first and second transistors are vyve the input voltage terminal, the drain gates of the first and second transistors, and the bulk gates of the third, fourth, fifth and sixth transistors are interconnected, the drain gates of the third and fourth transistors and the gate gate of the seventh transistor are interconnected, the drain gates of the fifth and sixth transistors, and the gate gates of the eighth transistor are interconnected, the drain gates of the seventh and eighth transistors are connected to the output voltage terminal.
Ve výhodném provedení je přes svorku napájecího napětí, přes svorku prvního předpětí, přes svorku druhého předpětí, přes svorku třetího předpětí a přes svorku čtvrtého předpětí připojen řídicí obvod obsahující nastavovací obvod dále obsahující první proudový zdroj a jedenáctý tranzistor, obvod první repliky dále obsahující čtvrtý proudový zdroj, třetí kapacitor a devátý, desátý, dvacátý druhý, dvacátý třetí a dvacátý čtvrtý tranzistor, obvod druhé primární repliky dále obsahující druhý proudový zdroj, první kapacitor a dvanáctý až šestnáctý tranzistor, a obvod druhé sekundární repliky dále obsahující třetí proudový zdroje, druhý kapacitor a sedmnáctý až dvacátý první tranzistor, přičemž kladná svorka prvního proudového zdroje je vyvedena na svorku napájecího napětí, hradlo bulk jedenáctého tranzistoru je vyvedena na svorku souhlasného napětí, hradlo gate a hradlo drain jedenáctého tranzistoru a záporná svorka prvního proudového zdroje jsou vyvedeny na svorku druhého předpětí, hradlo source jedenáctého je uzemněno, hradla source devátého a dvacátého druhého tranzistoru a kladný kontakt čtvrtého proudového zdroje jsou vyvedeny na svorku napájecího napětí, hradlo gate devátého tranzistoru, hradlo drain dvacátého čtvrtého tranzistoru, záporný kontakt třetího kapacitoru a záporný kontakt čtvrtého proudového zdroje jsou vyvedeny na svorku prvního předpětí, hradla source desátého, dvacátého třetího a dvacátého čtvrtého tranzistoru, a hradla bulk dvacátého čtvrtého jsou uzemněna, hradla bulk devátého a desátého tranzistoru jsou vyvedena na svorku souhlasného napětí, hradlo drain devátého a desátého tranzistoru, hradla bulk dvacátého druhého a dvacátého třetího tranzistoru a kladná svorka třetího kapacitoru jsou vzájemně propojeny, hradla drain dvacátého druhého a dvacátého třetího tranzistoru a hradlo gate dvacátého čtvrtého tranzistoru jsou vzájemně propojeny, hradla gate desátého a dvacátého třetího tranzistoru jsou vyvedeny na svorku druhého předpětí, hradlo gate dvacátého druhého tranzistoru je vyvedeno na svorku čtvrtého předpětí, hradla source třináctého, čtrnáctého a šestnáctého tranzistoru a hradlo bulk čtrnáctého tranzistoru jsou vyvedena na svorku napájecího napětí, hradlo gate třináctého tranzistoru, hradla drain patnáctého a šestnáctého tranzistoru, a záporný kontakt prvního kapacitoru jsou vyvedeny na svorku třetího předpětí, hradla source dvanáctého a patnáctého tranzistoru, a záporný kontakt druhého proudového zdroje jsou uzemněny, hradla bulk dvanáctého a třináctého tranzistoru jsou vyvedena na svorku souhlasného napětí, hradla drain dvanáctého a třináctého tranzistoru, a hradlo gate čtrnáctého tranzisIn a preferred embodiment, a control circuit comprising a setting circuit further comprising a first current source and an eleventh transistor, a first replica circuit further comprising a fourth current is connected via the supply voltage terminal, via the first bias terminal, via the second bias terminal, via the third bias terminal and via the fourth bias terminal source, a third capacitor and a ninth, tenth, twenty-second, twenty-third and twenty-fourth transistors, a second primary replica circuit further comprising a second current source, a first capacitor and a twelfth to sixteenth transistor, and a second secondary replica circuit further comprising a third current source, a second capacitor and seventeenth to twenty-first transistors, wherein the positive terminal of the first current source is connected to the supply voltage terminal, the bulk gate of the eleventh transistor is connected to the common voltage terminal, the gate gate and drain drain of the eleventh transistor and the negative terminal of the first current source are connected to the second bias terminal , gate Sat. the eleventh terminal is grounded, the source gates of the ninth and twenty-second transistors and the positive contact of the fourth current source are connected to the supply voltage terminal, the gate gate of the ninth transistor, the drain gate of the twenty-fourth transistor, the negative contact of the third capacitor and the negative contact of the fourth current source are connected to the terminal of the first bias, the source gates of the tenth, twenty-third and twenty-fourth transistors, and the bulk of the twenty-fourth transistor are grounded, the bulk gates of the ninth and tenth transistors are connected to the common voltage terminal, the drain gate of the ninth and tenth transistors, the bulk of the twenty-third and twenty and the positive terminal of the third capacitor are interconnected, the drain gates of the twenty-second and twenty-third transistors and the gate gate of the twenty-fourth transistor are interconnected, the gate gates of the tenth and twenty-third transistors are connected to the second bias terminal, gate twenty the second transistor is connected to the fourth bias terminal, the source gates of the thirteenth, fourteenth and sixteenth transistors and the bulk gate of the fourteenth transistor are connected to the supply voltage terminal, the gate gate of the thirteenth transistor, the drain gates of the fifteenth and sixteenth transistors, and the negative contact of the first capacitor the third bias terminal, the source gates of the twelfth and fifteenth transistors, and the negative contact of the second current source are grounded, the bulk gates of the twelfth and thirteenth transistors are connected to the common voltage terminal, the drain gates of the twelfth and thirteenth transistors, and the gate gate of the fourteenth transistor
-3 CZ 306418 B6 toru jsou vzájemně propojeny, hradlo drain čtrnáctého tranzistoru, hradla bulk patnáctého a šestnáctého tranzistoru, kladná svorka druhého proudového zdroje a kladná svorka prvního kapacitoru jsou vzájemně propojeny, hradla gate dvanáctého a patnáctého tranzistoru jsou vyvedena na svorku druhého předpětí, hradlo gate šestnáctého tranzistoru je vyvedeno na svorku prvního předpětí, hradla source osmnáctého a dvacátého tranzistoru, a kladná svorka třetího proudového zdroje jsou vyvedeny na svorku napájecího napětí, hradla source sedmnáctého, devatenáctého a dvacátého prvního tranzistoru, a hradlo bulk devatenáctého tranzistoru jsou uzemněna, hradla bulk sedmnáctého a osmnáctého tranzistoru jsou vyvedena na svorku souhlasného napětí, hradlo gate osmnáctého tranzistoru, hradla drain dvacátého a dvacátého prvního tranzistoru a kladná svorka druhého kapacitoru jsou vyvedeny na svorku čtvrtého předpětí, hradla drain sedmnáctého a osmnáctého tranzistoru, a hradlo gate devatenáctého tranzistoru jsou vzájemně propojena, hradlo drain devatenáctého tranzistoru, hradla bulk dvacátého a dvacátého prvního tranzistoru, záporná svorka třetího proudového zdroje a záporná svorka druhého kapacitoru jsou vzájemně propojeny, hradla gate sedmnáctého a dvacátého prvního tranzistoru jsou vyvedena na svorku druhého předpětí, hradlo gate dvacátého tranzistoru je vyvedeno na svorky prvního předpětí.-3 CZ 306418 B6 tors are interconnected, the drain gate of the fourteenth transistor, the bulk gates of the fifteenth and sixteenth transistors, the positive terminal of the second current source and the positive terminal of the first capacitor are interconnected, the gate gates of the twelfth and fifteenth transistors are connected to the second bias terminal, gate the gate of the sixteenth transistor is connected to the first bias terminal, the source gates of the eighteenth and twentieth transistors, and the positive terminal of the third current source are connected to the supply voltage terminal, the source gates of the seventeenth, nineteenth and twenty-first transistors, and the bulk gate of the nineteenth transistor are grounded, seventeenth and eighteenth transistors are connected to the common voltage terminal, gate gate of the eighteenth transistor, drain gates of the twentieth and twenty-first transistors and positive terminal of the second capacitor are connected to the fourth bias terminal, drain gates of the seventeenth and eighteenth transistors, and gate gate of the nineteenth the drain gate of the nineteenth transistor, the bulk gates of the twentieth and twenty-first transistors, the negative terminal of the third current source and the negative terminal of the second capacitor are interconnected, the gate gates of the seventeenth and twenty-first transistors are connected to the second bias terminal, gate gate of the twentieth the transistor is connected to the terminals of the first bias.
Objasnění výkresůExplanation of drawings
Vynález bude dále přiblížen pomocí obrázků, kde obr. 1 představuje kruhový zesilovač podle dosavadního stavu techniky, obr. 2 představuje ekvivalentní malosignálový model kruhového zesilovače zobrazeného na obr. 1, obr. 3 představuje bulk-driven kruhový zesilovač podle vynálezu, obr. 4 představuje řídicí obvod bulk-driven kruhového zesilovače podle vynálezu, obr. 5 představuje frekvenční a fázovou charakteristiku bulk-driven kruhového zesilovače podle vynálezu, obr. 6 představuje časovou charakteristiku výstupního napětí bulk-driven kruhového zesilovače podle vynálezu, a obr. 7 představuje časovou charakteristika drain proudů sedmého a osmého tranzistoru u třetího invertoru bulk-driven kruhového zesilovače podle vynálezu.The invention will be further illustrated by the figures, where Fig. 1 shows a circular amplifier according to the prior art, Fig. 2 shows an equivalent small-signal model of the circular amplifier shown in Fig. 1, Fig. 3 shows a bulk-driven circular amplifier according to the invention; the control circuit of the bulk-driven ring amplifier according to the invention, Fig. 5 shows the frequency and phase characteristics of the bulk-driven ring amplifier according to the invention, Fig. 6 shows the time characteristic of the output voltage of the bulk-driven ring amplifier according to the invention, and Fig. 7 shows the drain time characteristic currents of the seventh and eighth transistors at the third inverter of the bulk-driven ring amplifier according to the invention.
Příklad uskutečnění vynálezuExample of an embodiment of the invention
Schematické zapojení bulk-driven kruhového zesilovače podle vynálezu je představeno na obr. 3 a obsahuje první bulk-driven invertor Inv2 zahrnující první a druhý tranzistor M2, M?. druhý primární bulk-driven invertor lnv?i zahrnující třetí a čtvrtý tranzistor M3, M4, druhý sekundární bulk-driven invertor Inv^ zahrnující pátý a šestý tranzistor Ms. Mg,a třetí invertor Inv2 zahrnující sedmý a osmý tranzistor M2, Mg.A schematic circuit of a bulk-driven ring amplifier according to the invention is shown in Fig. 3 and comprises a first bulk-driven inverter Inv 2 comprising a first and a second transistor M 2 , M 2. a second primary bulk-driven inverter Invn comprising the third and fourth transistors M3, M 4 , a second secondary bulk-driven inverter Inv comprising the fifth and sixth transistors Ms. Mg, and a third Inv 2 inverter comprising a seventh and eighth transistors M 2 , Mg.
Hradla source S prvního, třetího, pátého a sedmého tranzistoru M2, M3, Ms. M2, a hradlo bulk B sedmého tranzistoru M2 vyvedena na svorku napájecího napětí Vnn.Gate source S of the first, third, fifth and seventh transistors M 2 , M3, Ms. M 2 , and the gate bulk B of the seventh transistor M 2 is connected to the supply voltage terminal Vnn.
Hradla source S druhého, čtvrtého, šestého a osmého tranzistoru M2, M4, Mg, Mg, a hradlo bulk B osmého tranzistoru Mg jsou uzemněna.The gate S of the second, fourth, sixth and eighth transistors M 2 , M 4 , Mg, Mg, and the bulk gate B of the eighth transistor Mg are grounded.
Hradlo gate G prvního tranzistoru M2 je vyvedeno na svorku prvního předpětí Vm.The gate gate G of the first transistor M 2 is connected to the terminal of the first bias voltage Vm.
Hradla gate G druhého, čtvrtého a šestého tranzistoru M?, M4, Mg, jsou vyvedena na svorku druhého předpětí Vr2.The gate gates G of the second, fourth and sixth transistors M ?, M 4 , Mg, are connected to the terminal of the second bias voltage Vr 2 .
Hradlo gate G třetího tranzistoru M3 je vyvedeno na svorku třetího předpětí Vm.The gate gate G of the third transistor M3 is connected to the terminal of the third bias voltage Vm.
Hradlo gate G pátého tranzistoru Ms je vyvedeno na svorku čtvrtého předpětí Υηλ.The gate gate G of the fifth transistor M s is connected to the terminal of the fourth bias voltage Υηλ.
Hradla bulk B prvního a druhého tranzistoru Mh M2 jsou vyvedena na svorku vstupního napětí Vin bulk-driven kruhového zesilovače podle vynálezu.The bulk gates B of the first and second transistors M h M2 are connected to the input voltage terminal Vin of the bulk-driven ring amplifier according to the invention.
-4CZ 306418 B6-4CZ 306418 B6
Hradla drain D prvního a druhého tranzistoru Μι, M2, a hradla bulk B třetího, čtvrtého, pátého a šestého tranzistoru M3, M4, Mg. Mg jsou vzájemně propojena.Drain gates D of the first and second transistors Μι, M2, and bulk gates B of the third, fourth, fifth and sixth transistors M3, M 4 , Mg. Mg are interconnected.
Hradla drain D třetího a čtvrtého tranzistoru M3, M4 a hradlo gate G sedmého tranzistoru M7 jsou vzájemně propojena.The drain gates D of the third and fourth transistors M3, M 4 and the gate gate G of the seventh transistor M7 are interconnected.
Hradla drain D pátého a šestého tranzistoru Ms. Mg a hradlo gate G osmého tranzistoru M§ jsou vzájemně propojena.Gates drain D of the fifth and sixth transistors Ms. Mg and the gate gate G of the eighth transistor M§ are interconnected.
Hradla drain D sedmého a osmého tranzistoru M7, Mg jsou vyvedena na svorku výstupního napětí You, bulk-driven kruhového zesilovače podle vynálezu.The drain gates D of the seventh and eighth transistors M7, Mg are connected to the output voltage terminal You, a bulk-driven circular amplifier according to the invention.
První až šestý tranzistor M2 - Mg je řízen hradlem bulk B. Jelikož jsou bulk-driven tranzistory vhodné pro aplikace pracující s velmi nízkým napájecím napětím pod 0,5 V, odstraňují prahové napětí ze signálových cest a tím zvyšují rozsah vstupního napěťového signálu na rail-to-rail. Sedmý a osmý tranzistor M2, Mg je řízen hradlem gate G za účelem zvýšení maximální hodnoty výstupního proudu. Sedmý a osmý tranzistor M7, Mg může být ovšem řízen rovněž hradlem bulk Β. V takovém případě by však byl maximální výstupní proud pouze několikrát větší než referenční proud sedmého a osmého tranzistoru M7, Mg, a vzhledem k tomu, že referenční proud je kvůli stabilitě nastaven velmi malý, maximální amplituda výstupního signálu by byla přísně omezena.The first to sixth M 2 - Mg transistors are controlled by a bulk B gate. Since bulk-driven transistors are suitable for applications operating with very low supply voltages below 0.5 V, they remove threshold voltage from signal paths and thus increase the range of input voltage signal on rail -to-rail. The seventh and eighth transistors M 2 , Mg are controlled by the gate G in order to increase the maximum value of the output current. However, the seventh and eighth transistors M7, Mg can also be controlled by a bulk hrad gate. In such a case, however, the maximum output current would be only several times larger than the reference current of the seventh and eighth transistors M7, Mg, and since the reference current is set very small for stability, the maximum amplitude of the output signal would be strictly limited.
Největší problém bulk-driven kruhového zesilovače podle vynálezu je nastavení a stabilizace pracovního bodu, především stabilizace referenčních proudů MOS tranzistorů v závislosti na procesním a napájecím napětí a teplotních odchylkách PVT, tj. „Process Voltage Temperature“. Tyto PVT odchylky následně způsobují výchylky pólů pi—p3 zesilovače, což má za následek vážné problémy s jeho stabilitou. Za účelem překonání výše uvedeného problému a poskytnutí dostatečně přesné stabilizace referenčních proudů všech invertoru bulk-driven kruhového zesilovače podle vynálezu je pro jeho řízení výhodně použit řídicí obvod představený na obr. 4.The biggest problem of the bulk-driven ring amplifier according to the invention is the setting and stabilization of the operating point, in particular the stabilization of the reference currents of MOS transistors depending on the process and supply voltage and PVT temperature deviations, i.e. "Process Voltage Temperature". These PVT deviations consequently cause the pole-p 3 of the amplifier to deviate, which results in serious problems with its stability. In order to overcome the above problem and to provide a sufficiently accurate stabilization of the reference currents of all the bulk-driven inverters of the ring amplifier according to the invention, the control circuit shown in Fig. 4 is preferably used for its control.
Obr. 4 představuje řídicí obvod bulk-driven kruhového zesilovače podle vynálezu, na obrázku rozdělený na dvě elektricky propojené části, který obsahuje nastavovací obvod Bias, obvod první repliky Řepu obvod druhé primární repliky Rep?i a obvod druhé sekundární repliky Rep?2·Giant. 4 shows a control circuit of a bulk-driven ring amplifier according to the invention, in the figure divided into two electrically interconnected parts, which comprises a setting circuit Bias, a circuit of a first replica Beet a circuit of a second primary replica Rep? 1 and a circuit of a second secondary replica Rep?
Nastavovací obvod Bias slouží k nastavení referenčního proudu pro druhý, čtvrtý, šestý, desátý, dvanáctý, patnáctý, sedmnáctý, dvacátý první a dvacátý třetí tranzistor M^ M4, Mio, M12, M15, Mn, Μτη M73· Každý z těchto tranzistorů tvoří s jedenáctým tranzistorem Mn proudové zrcadlo, proto lze referenční proudy těchto tranzistorů nastavit pomocí poměru šířky a délky daného tranzistoru ku poměru šířky a délky jedenáctého tranzistoru Mn.The Bias setting circuit is used to set the reference current for the second, fourth, sixth, tenth, twelfth, fifteenth, seventeenth, twenty-first and twenty-third transistors M ^ M 4 , Mio, M12, M15, Mn, Μτη M73 · Each of these transistors forms with the eleventh transistor Mn current mirror, therefore, the reference currents of these transistors can be set by means of the ratio of the width and length of the given transistor to the ratio of the width and length of the eleventh transistor Mn.
Nastavovací obvod Bias obsahuje první proudový zdroj Z2 a jedenáctý tranzistor Mn.The setting circuit Bias contains the first current source Z 2 and the eleventh transistor Mn.
Kladná svorka prvního proudového zdroje ZJe vyvedena na svorku napájecího napětí Vpn.The positive terminal of the first current source ZJ is connected to the supply voltage terminal Vpn.
Hradlo bulk B jedenáctého tranzistoru Mnje vyvedena na svorku souhlasného napětí VCM.The bulk gate B of the eleventh transistor Mn is connected to the common voltage terminal V CM .
Hradlo gate G a hradlo drain D jedenáctého tranzistoru Mn a záporná svorka prvního proudového zdroje Z2 jsou vyvedeny na svorku druhého předpětí VinHradlo source S jedenáctého Mnje uzemněno.The gate gate G and the drain gate D of the eleventh transistor Mn and the negative terminal of the first current source Z 2 are connected to the terminal of the second bias voltage Vinr source S of the eleventh Mn is grounded.
První replika Rem řídicího obvodu slouží ke stabilizaci referenčního proudu prvního, druhého tranzistoru M2, M? a k potlačení změny napájecího napětí, označované jako PSRR, tj. „Power supply rejection ratio“.The first replica Rem of the control circuit serves to stabilize the reference current of the first, second transistor M 2 , M? and to suppress the change in supply voltage, referred to as PSRR, ie "Power supply rejection ratio".
-5CZ 306418 B6-5CZ 306418 B6
První replika Repg řídicího obvodu obsahuje čtvrtý proudový zdroj Z4, třetí kapacitor Ccg a devátý, desátý, dvacátý druhý, dvacátý třetí a dvacátý čtvrtý tranzistor Mg, Mw, Mgg, M23, M24.The first replica of the control circuit Repg comprises a fourth current source Z 4 , a third capacitor Ccg and a ninth, tenth, twenty-second, twenty-third and twenty-fourth transistor Mg, Mw, Mgg, M23, M 24 .
Hradla source S devátého a dvacátého druhého tranzistoru M2, M22 a kladný kontakt čtvrtého proudového zdroje Z4 jsou vyvedeny na svorku napájecího napětí Vpr>.The gates of the source S of the ninth and twenty-second transistors M 2 , M22 and the positive contact of the fourth current source Z 4 are connected to the supply voltage terminal Vpr>.
Hradlo gate G devátého tranzistoru Mg, hradlo drain D dvacátého čtvrtého tranzistoru M^, záporný kontakt třetího kapacitoru C?3 a záporný kontakt čtvrtého proudového zdroje Z4 jsou vyvedeny na svorku prvního předpětí Vri.The gate G of transistor gate Mg gate drain D twenty-fourth transistor M ^, negative contact the third capacitor C? 3 and the fourth negative contact from the power source 4 are connected to a terminal of the first bias voltage Vri.
Hradla source S desátého, dvacátého třetího a dvacátého čtvrtého tranzistoru Mjo, Mgg, Mgg. a hradla bulk B dvacátého čtvrtého Mgg jsou uzemněna.Gates source S of the tenth, twenty-third and twenty-fourth transistors Mjo, Mgg, Mgg. and the gates of bulk B of the twenty-fourth Mgg are grounded.
Hradla bulk B devátého a desátého tranzistoru Mg, Mgo jsou vyvedena na svorku souhlasného napětí Vcm.The gates of bulk B of the ninth and tenth transistors Mg, Mgo are connected to the terminal of the agreed voltage Vcm.
Hradlo drain D devátého a desátého tranzistoru Mg, Mgo, hradla bulk B dvacátého druhého a dvacátého třetího tranzistoru M22, Mgj a kladná svorka třetího kapacitoru C& jsou vzájemně propojeny.The drain gate D of the ninth and tenth transistors Mg, Mgo, the bulk g gates B of the twenty-second and twenty-third transistors M22, Mgj and the positive terminal of the third capacitor C & are interconnected.
Hradla drain D dvacátého druhého a dvacátého třetího tranzistoru M22, M23 a hradlo gate G dvacátého čtvrtého tranzistoru Mg4 jsou vzájemně propojeny.The drain gates D of the twenty-second and twenty-third transistors M22, M23 and the gate gate G of the twenty-fourth transistor Mg4 are interconnected.
Hradla gate G desátého a dvacátého třetího tranzistoru Mgo, Mgg jsou vyvedeny na svorku druhého předpětí Vrj.The gate gates G of the tenth and twenty-third transistors Mgo, Mgg are connected to the terminal of the second bias voltage Vrj.
Hradlo gate G dvacátého druhého tranzistoru M^je vyvedeno na svorku čtvrtého předpětí Vm.The gate gate G of the twenty-second transistor M 1 is connected to the terminal of the fourth bias voltage Vm.
Devátý a desátý tranzistor Mg, Mgo tvoří repliku prvního a druhého tranzistoru Mg, Mg. dvacátý druhý a dvacátý třetí tranzistor Mgg, Mgg tvoří první stupeň zesilovače a dvacátý čtvrtý tranzistor M24 druhý stupeň zesilovače. Účelem tohoto dvoustupňového zesilovače je poskytovat vetší napěťové zesílení první repliky Repg a tím zvýšit její přesnost. Výstupní první předpětí Vrj první repliky Repg je přivedeno na hradlo gate G devátého tranzistoru Mg, čímž se vytváří negativní zpětné vazby, které vynutí napětí na hradle D devátého a desátého tranzistoru Mg, Mgo i na hradle D prvního a druhého tranzistoru Mg, Mg, aby se rovnalo souhlasnému napětí Vcm, a to bez ohledu na odchylky PVT.The ninth and tenth Mg, Mg transistors form a replica of the first and second Mg, Mg transistors. the twenty-second and twenty-third transistors Mgg, Mgg form the first stage of the amplifier, and the twenty-fourth transistor M24 forms the second stage of the amplifier. The purpose of this two-stage amplifier is to provide greater voltage gain to the first replica Repg and thereby increase its accuracy. The output first bias Vrj of the first replica Repg is applied to the gate gate G of the ninth Mg transistor, thereby creating negative feedback which forces voltages on the gate D of the ninth and tenth Mg, Mgo transistors and on the gate D of the first and second Mg, Mg transistors to was equal to the agreed voltage Vcm, regardless of the deviations of the PVT.
Čtvrtý referenční proud Igg první repliky Repg nastavuje proud dvacátého čtvrtého tranzistoru M24. ” ’The fourth reference current Igg of the first replica Repg sets the current of the twenty-fourth transistor M24. ”’
Referenční proud devátého a desátého tranzistoru Mg, Mgo je nastaven prostřednictvím druhého předpětí Vm, a jeho hodnotu lze nastavit pomocí poměru šířky a délky desátého a jedenáctého tranzistoru Mgo, Mgg, tj. (W/L)MI0/(W/L)M]1, kde W je šířka daného tranzistoru a L je délka daného tranzistoru.The reference current of the ninth and tenth transistors Mg, Mgo is set by the second bias voltage Vm, and its value can be set by the width and length ratio of the tenth and eleventh transistors Mgo, Mgg, i.e. (W / L) MI0 / (W / L) M] 1 , where W is the width of a given transistor and L is the length of a given transistor.
Třetí kapacitor Ccg poskytuje frekvenční kompenzaci první repliky Repg.The third capacitor Ccg provides frequency compensation of the first replica Repg.
Vzhledem k tomu, že první a druhé předpětí Vgg, Vr? řídicího obvodu jsou rovněž přiváděna do bulk-driven kruhového zesilovače podle vynálezu, pak referenční proudy prvního a druhého tranzistoru Mg, Mg jsou stejné jako ujím odpovídajících replik tranzistorů řídicího obvodu.Since the first and second bias Vgg, Vr? control circuits are also fed to the bulk-driven ring amplifier according to the invention, then the reference currents of the first and second transistors Mg, Mg are the same as the reception of the corresponding replicas of the control circuit transistors.
Druhá primární replika Repgg řídicího obvodu slouží k nastavení a stabilizaci referenčního proudu třetího a sedmého tranzistoru Mg, M7.The second primary replica of the control circuit Repgg serves to set and stabilize the reference current of the third and seventh transistors Mg, M7.
-6CZ 306418 B6-6GB 306418 B6
Druhá primární replika Rep^ řídicího obvodu obsahuje druhý proudový zdroj Z2, první kapacitor Cc| a dvanáctý až šestnáctý tranzistor M12-M16·The second primary replica Rep1 of the control circuit comprises a second current source Z2, a first capacitor Cc1 and twelfth to sixteenth transistors M12-M16 ·
Hradla source S třináctého, čtrnáctého a šestnáctého tranzistoru Mb, Mu, Mu a hradlo bulk B čtrnáctého tranzistoru Mu jsou vyvedena na svorku napájecího napětí Vm.The gates source S of the thirteenth, fourteenth and sixteenth transistors Mb, Mu, Mu and the bulk gate B of the fourteenth transistor Mu are connected to the supply voltage terminal Vm.
Hradlo gate G třináctého tranzistoru Mb, hradla drain D patnáctého a šestnáctého tranzistoru Mis, Mu, a záporný kontakt prvního kapacitoru C^ jsou vyvedeny na svorku třetího předpětí Vm.The gate gate G of the thirteenth transistor Mb, the drain gates D of the fifteenth and sixteenth transistors Mis, Mu, and the negative contact of the first capacitor C 1 are connected to the terminal of the third bias voltage Vm.
Hradla source S dvanáctého a patnáctého tranzistoru Mn, Mis, a záporný kontakt druhého proudového zdroje Z2 jsou uzemněny.The gate source S of the twelfth and fifteenth transistors Mn, Mis, and the negative contact of the second current source Z2 are grounded.
Hradla bulk B dvanáctého a třináctého tranzistoru Mn, Mb, jsou vyvedena na svorku souhlasného napětí VcmHradla drain D dvanáctého a třináctého tranzistoru My, Mb, a hradlo gate G čtrnáctého tranzistoru Mu jsou vzájemně propojeny.The bulk gates B of the twelfth and thirteenth transistors Mn, Mb, are connected to the matching voltage terminal VcmThe drain d gates of the twelfth and thirteenth transistors My, Mb, and the gate gate G of the fourteenth transistor Mu are interconnected.
Hradlo drain D čtrnáctého tranzistoru Mu, hradla bulk B patnáctého a šestnáctého tranzistoru Mu, Mu, kladná svorka druhého proudového zdroje Z2 a kladná svorka prvního kapacitoru jsou vzájemně propojeny.The drain gate D of the fourteenth transistor Mu, the bulk gates B of the fifteenth and sixteenth transistors Mu, Mu, the positive terminal of the second current source Z 2 and the positive terminal of the first capacitor are interconnected.
Hradla gate G dvanáctého a patnáctého tranzistoru M12, Mis jsou vyvedena na svorku druhého předpětí V^·The gate gates G of the twelfth and fifteenth transistors M12, Mis are connected to the terminal of the second bias voltage V ^ ·
Hradlo gate G šestnáctého tranzistoru Mu je vyvedeno na svorku prvního předpětí Vm.The gate gate G of the sixteenth transistor Mu is connected to the terminal of the first bias voltage Vm.
Dvanáctý a třináctý tranzistor Mn, Mb tvoří repliku třetího a čtvrtého tranzistoru M3. M4, a čtrnáctý tranzistor Mm tvoří repliku sedmého tranzistoru Mz· Druhý referenční proud Im druhé primární repliky Rep^ nastavuje proud čtrnáctý tranzistoru Mu a následně referenční proud sedmého tranzistoru Mz· Patnáctý a šestnáctý tranzistor Mb, Mu tvoří zesilovač, jehož účelem je poskytovat vetší napěťové zesílení druhé primární repliky Rep2_i a tím zvýšit její přesnost. Výstupní třetí předpětí Vm druhé primární repliky Rep2, je přivedeno na hradlo gate G třináctého tranzistoru Mb, čímž se vytváří negativní zpětné vazby, které vynutí saturační referenční proud čtrnáctého tranzistoru Mu, aby byl roven druhému referenčnímu proudu Im. Referenční proud dvanáctého a třináctého tranzistoru Mn, Mb je nastaven prostřednictvím druhého předpětí Vm a jeho hodnotu lze nastavit pomocí poměru šířky a délky dvanáctého a jedenáctého tranzistoru Mn, Mn, tj. (W/L)M|2/(W/L)mii, kde Wje šířka daného tranzistoru a L je délka daného tranzistoru.The twelfth and thirteenth transistors Mn, Mb form a replica of the third and fourth transistors M 3 . M4, and the fourteenth transistor Mm form a replica of the seventh transistor Mz · second reference current Im of the second primary replica Rep-set current of the fourteenth transistor Mu and consequently reference current seventh transistor Mz · fifteenth and sixteenth transistor Mb Mu consisting amplifier whose purpose is to provide greater voltage amplifying the second primary replica Rep2_i and thereby increasing its accuracy. The output third bias Vm of the second primary replica Rep2, is applied to the gate G of the thirteenth transistor Mb, thereby creating negative feedback which forces the saturation reference current of the fourteenth transistor Mu and would be equal to the second reference current Im. The reference current transistor twelfth and thirteenth Mn Mb e j adjusted by the second bias voltage Vm and its value can be adjusted by the ratio of the width and length of the twelfth and the eleventh transistor Mn, Mn, i.e. (W / L) M | 2 / (W / L) mii, where W is the width of the given transistor and L is the length of the given transistor.
První kapacitor poskytuje frekvenční kompenzaci druhá primární repliky Rep^. Vzhledem k tomu, že druhé a třetího předpětí Vm, Vm řídicího obvodu jsou rovněž přiváděna do bulk-driven kruhového zesilovače podle vynálezu, pak referenční proudy třetího a čtvrtého tranzistoru M4, M4 a sedmého tranzistoru Mz jsou stejné jako ujím odpovídajících replik tranzistorů řídicího obvodu.The first capacitor provides frequency compensation to the second primary replica Rep ^. Since the second and third bias voltages Vm, Vm of the control circuit are also fed to the bulk-driven ring amplifier according to the invention, the reference currents of the third and fourth transistors M4, M4 and seventh transistor Mz j are the same as the corresponding replicas of the control circuit transistors. .
Druhá sekundární replika Repw řídicího obvodu slouží k nastavení a stabilizaci referenčního proudu pátého a osmého tranzistoru Ms, Mg·The second secondary replica of the control circuit Repw is used to set and stabilize the reference current of the fifth and eighth transistors Ms, Mg ·
Druhá sekundární replika Rep?? řídicího obvodu obsahuje třetí proudový zdroje Z3, druhý kapacitor Cc2 a sedmnáctý až dvacátý první tranzistor Mn - M^.Second secondary replica Rep ?? control circuit comprises a third current source Z 3 , a second capacitor Cc2 and a seventeenth to twenty-first transistor Mn - M 1.
Hradla source S osmnáctého a dvacátého tranzistoru M^s, Mw, a kladná svorka třetího proudového zdroje Z3 jsou vyvedeny na svorku napájecího napětí Vnn-7 CZ 306418 B6The gates of the source S of the eighteenth and twentieth transistors M ^ s, Mw, and the positive terminal of the third current source Z 3 are connected to the supply voltage terminal Vnn-7 CZ 306418 B6
Hradla source S sedmnáctého, devatenáctého a dvacátého prvního tranzistoru Mn, Mw, Mgg, a hradlo bulk B devatenáctého tranzistoru Mwjsou uzemněna.Gates source S of the seventeenth, nineteenth and twenty-first transistors Mn, Mw, Mgg, and the bulk gate B of the nineteenth transistor Mwj are grounded.
Hradla bulk B sedmnáctého a osmnáctého tranzistoru Mn, Mu jsou vyvedena na svorku souhlasného napětí Vcm.The gates of bulk B of the seventeenth and eighteenth transistors Mn, Mu are connected to the terminal of the agreed voltage Vcm.
Hradlo gate G osmnáctého tranzistoru Mu, hradla drain D dvacátého a dvacátého prvního tranzistoru M20, M21 a kladná svorka druhého kapacitoru C^jsou vyvedeny na svorku čtvrtého předpětí Vg4.The gate gate G of the eighteenth transistor Mu, the drain gates D of the twentieth and twenty-first transistors M20, M21 and the positive terminal of the second capacitor C1 are connected to the terminal of the fourth bias voltage Vg4.
Hradla drain D sedmnáctého a osmnáctého tranzistoru Mp, Mu a hradlo gate G devatenáctého tranzistoru Mw jsou vzájemně propojena.The gates drain D of the seventeenth and eighteenth transistors Mp, Mu and the gate gate G of the nineteenth transistor Mw are interconnected.
Hradlo drain D devatenáctého tranzistoru Mw, hradla bulk B dvacátého a dvacátého prvního tranzistoru Mgo, Mgg, záporná svorka třetího proudového zdroje Z3 a záporná svorka druhého kapacitoru GJ jsou vzájemně propojeny.The drain gate D of the nineteenth transistor Mw, the bulk gates B of the twentieth and twenty-first transistors Mgo, Mgg, the negative terminal of the third current source Z 3 and the negative terminal of the second capacitor GJ are interconnected.
Hradla gate G sedmnáctého a dvacátého prvního tranzistoru Mn, M?g jsou vyvedena na svorku druhého předpětí Vng.The gate gates G of the seventeenth and twenty-first transistors Mn, M? G are connected to the terminal of the second bias voltage Vng.
Hradlo gate G dvacátého tranzistoru Mgo je vyvedeno na svorky prvního předpětí VrbThe gate gate G of the twentieth transistor Mgo is connected to the terminals of the first bias voltage Vrb
Sedmnáctý a osmnáctý tranzistor Mp, Mu tvoří repliku pátého a šestého tranzistoru Mž, MÉ a devatenáctý tranzistor Mw tvoří repliku osmého tranzistoru Mg. Třetí referenční proud Iga druhé sekundární repliky Repg? nastavuje proud devatenáctého tranzistoru Mw a tedy referenční proud osmého tranzistoru Mg. Dvacátý a dvacátý první tranzistor M20, M21 tvoří zesilovač určený k poskytnutí většího napěťového zesílení druhé sekundární repliky Rep?g a tím ke zvýšení její přesnosti. Výstupní čtvrté předpětí Vwi druhé sekundární repliky Rep?? je přivedeno na hradlo gate G osmnáctého tranzistoru Mu, čímž se vytváří negativní zpětné vazby, které vynutí saturační referenční proud devatenáctého tranzistoru Mw, aby byl roven třetímu referenčnímu proudu Ib3. Referenční proud sedmnáctého a osmnáctého tranzistoru Mn, Mu je nastaven prostřednictvím druhého předpětí Vr?, a jeho hodnotu lze nastavit pomocí poměru šířky a délky sedmnáctého a jedenáctého tranzistoru Mp, Mn, tj. (W/L)Mi7/(W/L)mh, kde W je Šířka daného tranzistoru a Lje délka daného tranzistoru.The seventeenth and eighteenth transistors Mp, Mu form a replica of the fifth and sixth transistors M ž , M É, and the nineteenth transistor Mw forms a replica of the eighth transistor Mg. Third reference current Iga of the second secondary replica Repg? sets the current of the nineteenth transistor Mw and thus the reference current of the eighth transistor Mg. The twenty-first and twenty-first transistors M20, M21 form an amplifier designed to provide greater voltage gain to the second secondary replica Rep? Ga and thereby increase its accuracy. Output fourth bias Vwi of the second secondary replica Rep ?? is applied to the gate G of the eighteenth transistor Mu, thereby generating negative feedbacks which force the saturation reference current of the nineteenth transistor Mw to be equal to the third reference current Ib3. The reference current of the seventeenth and eighteenth transistors Mn, Mu is set by means of the second bias voltage Vr ?, and its value can be set by the width and length ratio of the seventeenth and eleventh transistors Mp, Mn, i.e. (W / L) M i7 / (W / L) mh, where W is the Width of the given transistor and L is the length of the given transistor.
Druhý kapacitor Cc2 poskytuje frekvenční kompenzaci obvodu druhé sekundární repliky ReP22 Vzhledem k tomu, že druhé a čtvrté předpětí Vb?, Vb4 jsou z řídicího obvodu přiváděna do obvodu kruhového zesilovače, pak referenční proudy pátého a šestého tranzistoru Ms, Mě a osmého tranzistoru Mg jsou stejné jako jim odpovídající repliky tranzistorů v řídicím obvodu.The second capacitor Cc2 provides frequency compensation of the second secondary replica circuit ReP22 Since the second and fourth bias voltages Vb ?, Vb4 are fed from the control circuit to the circular amplifier circuit, then the reference currents of the fifth and sixth transistors M s , Me and the eighth transistor Mg they are the same as the corresponding replicas of the transistors in the control circuit.
Princip fungování bulk-driven kruhového zesilovače podle vynálezu s řídicím obvodem je následující:The principle of operation of a bulk-driven ring amplifier according to the invention with a control circuit is as follows:
Referenční proud MOS prvního a druhého tranzistorů Mg, Mg bulk-driven kruhového zesilovače podle vynálezu je nastaven pomocí devátého, desátého, jedenáctého, dvacátého druhého, dvacátého třetího a dvacátého čtvrtého tranzistoru Mg, Mw, Mn, Mgg, Mg?, M24 řídicího obvodu. Jedenáctý tranzistor Mn tvoří s druhým tranzistorem Mg proudové zrcadlo. Z tohoto důvodu je proud MOS prvního a druhého tranzistoru Mh Mg prvního invertoru Invg rovněž prvním referenčním proudem Igi.The reference current MOS of the first and second transistors Mg, Mg of the bulk-driven ring amplifier according to the invention is set by means of the ninth, tenth, eleventh, twenty-second, twenty-third and twenty-fourth transistors Mg, Mw, Mn, Mgg, Mg ?, M24 of the control circuit. The eleventh transistor Mn forms a current mirror with the second transistor Mg. For this reason, the MOS current of the first and second transistors M h Mg of the first inverter Invg is also the first reference current Igi.
Za účelem zajištění stability bulk-driven kruhového zesilovače podle vynálezu, jak bylo již výše uvedeno, musí se třetí pól p3 třetího invertoru lnv3 nacházet v mnohem nižší frekvencí než první pól pi prvního invertoru Invg a druhý pól p2 druhého invertoru Invg. To má za následek velmi nízkou výstupní vodivost go3 třetího invertoru Inv3:In order to ensure the stability of the bulk-driven ring amplifier according to the invention, as already mentioned above, the third pole p 3 of the third inverter lnv 3 must be at a much lower frequency than the first pole p1 of the first inverter Invg and the second pole p 2 of the second inverter Invg. This results in a very low output conductivity g o3 of the third Inv 3 inverter:
-8CZ 306418 B6 _ κ ^oi Cl . v Spi CL -8CZ 306418 B6 _ κ ^ oi Cl. in Spi C L
So3 <*-.— 7T > So3 --— Avo C1 Aw c2 (6) kde:So3 <* -.— 7T> So3 --— A vo C 1 A w c 2 (6) where:
go3 je výstupní vodivost třetího invertoru Inv3,go3 is the output conductivity of the third inverter Inv 3 ,
K je konstanta závislá na předpokládané fázové rezervě kruhového zesilovače, gol je výstupní vodivost prvního invertoru Invu go2 je výstupní vodivost druhého invertoru Inv2,K is a constant depending on the assumed phase reserve of the ring amplifier, g o l is the output conductivity of the first inverter Govu go2 is the output conductivity of the second inverter Inv 2 ,
Cj je parazitní kapacita prvního invertoru Inv2,Cj is the parasitic capacitance of the first inverter Inv 2 ,
C2 je parazitní kapacita druhého invertoru lnv2,C 2 is the parasitic capacitance of the second inverter lnv 2 ,
Avo je stejnosměrné napěťové zesílení obvodu s otevřenou smyčkou,And vo is the DC voltage gain of the open loop circuit,
CLje zatěžovací kapacitor.C L is the load capacitor.
Aby bylo dosaženo velmi nízké hodnoty výstupní vodivosti go3 třetího invertoru Inv3, hodnota referenčního proudu tranzistorů třetího invertoru Inv3 musí být mnohem nižší než hodnota referenčních proudů prvního, druhého primárního a druhého sekundárního invertoru Inyi, Inv^, Inv22Referenční proud třetího invertoru Inv3 je stabilizován pomocí dvanáctého až dvacátého prvního tranzistoru řídicího obvodu. Jak je výše uvedeno, druhý invertor Inv? zobrazený na obr. 1 je na obr. 3 rozdělen na dva invertory, tj. na druhý primární invertor Inv^ a na druhý sekundární invertor Inv??, a díky tomu referenční proudy, jak pro sedmý tranzistor M2,tak pro osmý tranzistor Mg třetího invertoru Inv3 jsou regulovány nezávisle pomocí řídicího obvodu. To umožňuje nastavení různých potenciálů na hradlech gate G sedmého a osmého tranzistoru M2 a Mg třetího invertoru Inv3, což je povinná podmínka pro kompenzaci procesního a napájecího napětí a teplotních odchylek.In order to achieve a very low value of output conductivity g o3 of the third inverter Inv 3 , the reference current of the transistors of the third inverter Inv 3 must be much lower than the reference currents of the first, second primary and second secondary inverters Inyi, Inv ^, Inv22Reference current of the third inverter Inv 3 it is stabilized by the twelfth to twenty-first transistors of the control circuit. As mentioned above, the second Inv inverter? shown in Fig. 1 is divided in Fig. 3 into two inverters, i.e. the second primary inverter Inv 1 and the second secondary inverter Inv 2, and thus the reference currents for both the seventh transistor M 2 and the eighth transistor Mg of the third inverter Inv 3 are regulated independently by means of a control circuit. This allows the setting of different potentials at the gates G of the seventh and eighth transistors M 2 and Mg of the third inverter Inv 3 , which is a mandatory condition for compensating the process and supply voltage and temperature deviations.
Kruhový zesilovač představený na obr. 2 a 3 byl simulován za použití technologie 0,18 pm triple-well. Technologie triple-well umožňuje používat hradla bulk B u každého tranzistoru zvlášť, a tak může být potenciál každého hradla bulk B odlišný. Napájecí napětí Vnn bylo nastaveno na 0,5 V a souhlasné napětí V™ bylo nastaveno na polovinu napájecího napětí, tedy 0,25 V.The circular amplifier shown in Figures 2 and 3 was simulated using 0.18 μm triple-well technology. The triple-well technology allows the bulk B gates to be used for each transistor separately, so the potential of each bulk B gate may be different. The supply voltage Vnn was set to 0.5 V and the corresponding voltage V ™ was set to half the supply voltage, ie 0.25 V.
Délkový a šířkový poměr W/L tranzistorů používaných pro simulaci, v případě prvního, druhého, devátého až jedenáctého, patnáctého, šestnáctého, dvacátého a dvacátého prvního tranzistoru Mh M2, My - Mn, Mis, Mj6, Mm, M21 je 100/0,5 pm/pm, a v případě třetího až osmého, dvanáctého až čtrnáctého, sedmnáctého až devatenáctého a dvacátého druhého až dvacátého čtvrtého tranzistoru M3 - Mg, Mu - Mu, Mn - Mj9, M22 - Mtj je 10/0,5 pm/pm, kde hodnota kapacity prvního, druhého a třetího kapacitoru Cd, Cn, Ch je 5 pF, hodnota prvního referenčního proudu Ibi 5 pA, a hodnota druhého, třetího a čtvrtého referenčního proudu Ig2, Ib3, Ib4 je 10 nA. Referenční proud pro první invertor Inv2 se rovná 5 pA, pro druhý primární a sekundární invertor Inv2i, Inv?? se rovná 0,5 pA a pro třetí invertor Inv3 se rovná 10 nA.The length and width ratio of the W / L transistors used for the simulation, in the case of the first, second, ninth to eleventh, fifteenth, sixteenth, twentieth and twenty-first transistors M h M 2 , My - Mn, Mis, Mj6, Mm, M21 is 100 / 0.5 pm / pm, and in the case of the third to eighth, twelfth to fourteenth, seventeenth to nineteenth and twenty-second to twenty-fourth transistors M 3 - Mg, Mu - Mu, Mn - Mj9, M22 - Mtj is 10 / 0.5 pm / pm, where the value of the capacitance of the first, second and third capacitors Cd, Cn, Ch is 5 pF, the value of the first reference current Ibi 5 pA, and the value of the second, third and fourth reference currents Ig2, Ib3, Ib4 is 10 nA. The reference current for the first inverter Inv 2 is equal to 5 pA, for the second primary and secondary inverter Inv2i, Inv ?? is equal to 0.5 pA and for the third inverter Inv 3 is equal to 10 nA.
Obr. 5 ukazuje frekvenční a fázovou charakteristiku kruhového zesilovače podle vynálezu v otevřené smyčce, který je zatížen zatěžovacím kapacitorem CL O hodnotě 20 pF. Z obr. 5 je patrné stejnosměrné napěťové zesílení Avo o velikosti 90 dB, šířka pásma GBW o velikosti 120 kHz a fázová rezerva o velikosti 57°. Z tohoto důvodu lze konstatovat, že obvod je stabilní pro malé signály. Stojí za zmínku, že daná šířka pásma GBW je dostačující pro zpracování biologických signálů, jelikož frekvence těchto signálů jsou v rozmezí desetin hertzů až desítek kilohertzů.Giant. 5 shows the frequency and phase characteristics of a ring amplifier according to the invention in an open loop, which is loaded with a load capacitor C L 0 of 20 pF. Fig. 5 shows a DC voltage gain A vo of 90 dB, a GBW bandwidth of 120 kHz and a phase reserve of 57 °. For this reason, it can be stated that the circuit is stable for small signals. It is worth noting that a given GBW bandwidth is sufficient to process biological signals, as the frequencies of these signals range from tenths of hertz to tens of kilohertz.
-9CZ 306418 B6-9CZ 306418 B6
Obr. 6 zobrazuje výstupní časovou charakteristiku kruhového zesilovače podle vynálezu v invertujícím zapojení se zpětnovazebním rezistorem o hodnotě 500 kQ a zatěžovacím kapacitorem Cl o hodnotě 20 pF, zatímco obr. 7 ukazuje proudy drain výstupního sedmého a osmého tranzistoru M7, Ms třetího invertoru Inv2 pro stejný typ zapojení. Obvod byl vybuzen vstupním sinusovým signálem s frekvencí 1 kHz a amplitudou 50 mV. Je třeba poukázat na velkou maximální hodnotu výstupního proudu, která je 100 nA, ve srovnání s velmi nízkou hodnotou referenčního proudu sedmého a osmého tranzistoru M2, Mg třetího invertoru Inv3, který je 10 nA.Giant. 6 shows the output time characteristic of a ring amplifier according to the invention in inverting circuit with a feedback resistor of 500 kQ and a load capacitor C1 of 20 pF, while FIG. 7 shows the drain currents of the output seventh and eighth transistors M 7 , M s of a third inverter Inv 2 for the same type of connection. The circuit was excited by an input sinusoidal signal with a frequency of 1 kHz and an amplitude of 50 mV. It is necessary to point out the large maximum value of the output current, which is 100 nA, in comparison with the very low value of the reference current of the seventh and eighth transistors M 2 , Mg of the third inverter Inv 3 , which is 10 nA.
Základní parametry kruhového zesilovače podle vynálezu při hodnotě zatěžovacího kapacitoru CL = 20 pF, a teplotě t = 27 °C jsou shrnuty v níže uvedené tabulce:The basic parameters of the ring amplifier according to the invention at the value of the load capacitor C L = 20 pF, and the temperature t = 27 ° C are summarized in the table below:
Výhodou bulk-driven kruhového zesilovače podle vynálezu ve srovnání s řešeními známými ze stavu techniky je velmi nízké napájecí napětí o hodnotě 0,5 V, nízká spotřeba o hodnotě 3 pW a vysoké zesílení o hodnotě 90 dB, viz výše uvedená tabulka.The advantage of the bulk-driven ring amplifier according to the invention in comparison with the solutions known from the prior art is a very low supply voltage of 0.5 V, a low consumption of 3 pW and a high gain of 90 dB, see the table above.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CZ2016-19A CZ306418B6 (en) | 2016-01-18 | 2016-01-18 | A subliminal bulk-driven circular amplifier for applications with low supply voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CZ2016-19A CZ306418B6 (en) | 2016-01-18 | 2016-01-18 | A subliminal bulk-driven circular amplifier for applications with low supply voltage |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CZ201619A3 CZ201619A3 (en) | 2017-01-11 |
| CZ306418B6 true CZ306418B6 (en) | 2017-01-11 |
Family
ID=57793869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CZ2016-19A CZ306418B6 (en) | 2016-01-18 | 2016-01-18 | A subliminal bulk-driven circular amplifier for applications with low supply voltage |
Country Status (1)
| Country | Link |
|---|---|
| CZ (1) | CZ306418B6 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CZ307308B6 (en) * | 2017-03-29 | 2018-05-23 | Vysoké Učení Technické V Brně | A bulk-driven voltage attenuator |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014107651A (en) * | 2012-11-27 | 2014-06-09 | Asahi Kasei Electronics Co Ltd | Ring amplifier |
| CZ306242B6 (en) * | 2015-11-24 | 2016-10-19 |
-
2016
- 2016-01-18 CZ CZ2016-19A patent/CZ306418B6/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014107651A (en) * | 2012-11-27 | 2014-06-09 | Asahi Kasei Electronics Co Ltd | Ring amplifier |
| CZ306242B6 (en) * | 2015-11-24 | 2016-10-19 |
Non-Patent Citations (1)
| Title |
|---|
| Jonghun Kwak: A Low-noise Amplifier for Electrocardiogram Signals, Masters Project Paper, University of California, Electrical Engineering and Computer Sciences, Berkeley, 15.05.2015 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CZ307308B6 (en) * | 2017-03-29 | 2018-05-23 | Vysoké Učení Technické V Brně | A bulk-driven voltage attenuator |
Also Published As
| Publication number | Publication date |
|---|---|
| CZ201619A3 (en) | 2017-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Kulej et al. | Design and implementation of sub 0.5‐V OTAs in 0.18‐μm CMOS | |
| CN106788434B (en) | Source follower buffer circuit | |
| US7521999B2 (en) | Differential amplifier and sampling and holding circuit | |
| US7138866B2 (en) | Operational amplifier including low DC gain wideband circuit and high DC gain narrowband gain circuit | |
| KR20070057022A (en) | Low voltage low power class a/b output stage | |
| US20100301920A1 (en) | Mixer with high linearity | |
| US9054657B2 (en) | Reducing a settling time after a slew condition in an amplifier | |
| KR102337948B1 (en) | Pole-splitting and feedforward capacitors in common mode feedback of fully differential amplifier | |
| Algueta-Miguel et al. | ±0.5 V 15$\mu $ W Recycling Folded Cascode Amplifier With 34767 MHz· pF/mA FOM | |
| US11050386B2 (en) | Inverse pseudo fully-differential amplifier having common-mode feedback control circuit | |
| US9571052B1 (en) | Transconductance (gm) boosting transistor arrangement | |
| Carrillo et al. | Single-pair bulk-driven CMOS input stage: A compact low-voltage analog cell for scaled technologies | |
| Lopez-Martin et al. | Compact class AB CMOS current mirror | |
| US8988146B1 (en) | Voltage amplifier for capacitive sensing devices using very high impedance | |
| CZ306418B6 (en) | A subliminal bulk-driven circular amplifier for applications with low supply voltage | |
| US11658625B2 (en) | Amplifier circuit, corresponding comparator device and method | |
| Eldeeb et al. | A 0.4 V 90nm CMOS subthreshold current conveyor | |
| US7098718B2 (en) | Tunable current-mode integrator for low-frequency filters | |
| US6831501B1 (en) | Common-mode controlled differential gain boosting | |
| Carrillo et al. | Compact low-voltage rail-to-rail bulk-driven CMOS opamp for scaled technologies | |
| Carrillo et al. | 1.2-V fully differential OTA-C lowpass filter based on bulk-driven MOS transistors | |
| Monsurrò et al. | Sub-1V CMOS OTA with body-driven gain boosting | |
| JP2015220689A (en) | Differential amplifier circuit | |
| Hussain et al. | A 45nm ultra-low power operational amplifier with high gain and high CMRR | |
| Vij et al. | An operational amplifier with recycling folded Cascode topology and adaptive biaisng |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Patent lapsed due to non-payment of fee |
Effective date: 20190118 |