CZ20004672A3 - A chamber electrode for processing a semiconductor wafer with plasma etching and a method for producing said electrode - Google Patents
A chamber electrode for processing a semiconductor wafer with plasma etching and a method for producing said electrode Download PDFInfo
- Publication number
- CZ20004672A3 CZ20004672A3 CZ20004672A CZ20004672A CZ20004672A3 CZ 20004672 A3 CZ20004672 A3 CZ 20004672A3 CZ 20004672 A CZ20004672 A CZ 20004672A CZ 20004672 A CZ20004672 A CZ 20004672A CZ 20004672 A3 CZ20004672 A3 CZ 20004672A3
- Authority
- CZ
- Czechia
- Prior art keywords
- semiconductor wafer
- electrode
- top electrode
- plasma
- plasma sheath
- Prior art date
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Plasma Technology (AREA)
Abstract
Systém (100) má procesní komoru (102), která zahrnuje nosný upínací prvek (104) pro držení polovodičového plátku (206) a dvojici vysokofrekvenčních napěťových zdrojů (118a, 118b). Dále systém (100) zahrnuje elektrodu, která je uspořádána uvnitř systému (100) a přes polovodičový plátek (206). Elektroda má středovou oblast, první povrch a druhý povrch. První povrch má strukturu pro přijmutí procesního plynu ze zdroje uspořádaného vně systému a pro zavedení procesního plynu do středové oblasti. Druhý povrch má množinu plynových napájecích otvorů (228), které jsou nepřetržitě Spojeny s odpovídajícími elektrodovými otvory (202b) z množiny elektrodových otvorů, jejich průměry jsou větší, než jsou průměry plynových napájecích otvorů. Elektrodové otvory (202b) mají strukturu pro definování povrchu vrchní elektrody, který je definován přes polovodičový plátek (206), Povrch vrchní elektrody napomáhá ke zvětšení plochy plazmového pláště (231) přilehlého k povrchu vrchní elektrody, které zase způsobuje posunutí předpětí k povrchu polovodičového plátku (206), čímž se zvýší energie bombardujících iontů v polovodičovém plátku, aniž by se zvýšila hustota plazmy.The system (100) has a process chamber (102) that includes a support fixture (104) for holding a semiconductor wafer (206) and a pair of high-frequency voltage sources (118a, 118b). The system (100) further includes an electrode that is disposed within the system (100) and across the semiconductor wafer (206). The electrode has a central region, a first surface, and a second surface. The first surface is structured to receive process gas from a source disposed external to the system and to introduce the process gas into the central region. The second surface has a plurality of gas feed holes (228) that are continuously connected to corresponding electrode holes (202b) of the plurality of electrode holes, the diameters of which are larger than the diameters of the gas feed holes. The electrode holes (202b) are structured to define a top electrode surface that is defined across the semiconductor wafer (206). The top electrode surface helps to increase the area of the plasma shell (231) adjacent the top electrode surface, which in turn causes the bias voltage to shift to the semiconductor wafer surface (206), thereby increasing the energy of the bombarding ions in the semiconductor wafer without increasing the plasma density.
Description
Elektroda komory pro zpracování polovodičového plátku plazmovým leptáním a způsob výroby uvedené elektrodyPlasma etching chamber electrode chamber electrode and method for producing said electrode
Oblast technikyTechnical field
Vynález se týká zařízení pro zpracování polovodičových plátků plazmovým leptáním, zejména zlepšené elektrody komory pro zpracování polovodičových plátků plazmovým leptáním a způsobu výroby uvedené zlepšené elektrody.The invention relates to an apparatus for processing semiconductor wafer by plasma etching, in particular to an improved electrode of a chamber for processing semiconductor wafer by plasma etching and to a method for producing said improved electrode.
Dosavadní stav technikyBACKGROUND OF THE INVENTION
Výroba monolitických integrovaných obvodů, při které se zpracovávají polovodičové plátky, se skládá z velkého množství výrobních operací. Mnoho z těchto operací obvykle probíhá v procesní komoře, ve které jsou postupně přikládány vrstvy, např. z dielektrických a metalizovaných materiálů, které jsou následně strukturovány k vytvoření vícevrstvých struktur. Tak např., některé z těchto vrstev (např. SiO2) jsou obvykle naneseny na substrát v chemických parních komorách k vytvoření polovodičového plátku, který je následně potažen vrstvou z fotorezistního materiálu, která je potom zpracována fotolítografickou technikou k vytvoření fotolitografické masky. Polovodičový plátek s maskou je nakonec zpracován v komoře pro plazmové leptání, čímž je vyjmut (tj. vyleptán) níže ležící materiál polovodičového plátku, který není pokryt fotorezistní maskou.The production of monolithic integrated circuits that process semiconductor wafers consists of a large number of manufacturing operations. Many of these operations usually take place in a process chamber in which layers are successively applied, e.g. of dielectric and metallized materials, which are subsequently structured to form multilayer structures. For example, some of these layers (eg SiO 2 ) are usually applied to a substrate in chemical vapor chambers to form a semiconductor wafer, which is subsequently coated with a layer of photoresist material, which is then processed by photolithography techniques to form a photolithographic mask. The semiconductor wafer with the mask is finally processed in the plasma etching chamber, thereby removing (i.e. etched) the underlying semiconductor wafer material which is not covered by the photoresist mask.
Obr. Ia polovodičový procesní systém 1QQ zahrnující komoru 1Q2 pro zpracování polovodičových plátků leptacími • · · · « · · • · · · ······ *·» · · · ♦ · · ·«· ·· ··· ···· ·♦ «· technikami. V tomto příkladě komora 102 obsahuje upínací prvek 104, který nese polovodičový plátek 106. Upínací prvek 104 rovněž nese křemenné prstence 108. Na nej vrchnějším křemenném prstenci 108 leží keramický prstencový držák 110, který drží vrchní elektrodu 114. Vrchní elektroda 114 přijímá procesní plyny, které se během procesu distribují do plazmové oblasti 112.Giant. Ia, a semiconductor processing system 10Q comprising a chamber 10Q for processing semiconductor wafer sheets by etching. · · · · · · · «· · · · · · · · ♦ zahrnující · · ♦ «· techniques. In this example, the chamber 102 includes a clamping element 104 that carries the semiconductor wafer 106. The clamping element 104 also carries the quartz rings 108. On the top quartz ring 108 lies a ceramic ring holder 110 that holds the top electrode 114. The top electrode 114 receives process gases, which are distributed to the plasma region 112 during the process.
Vrchní elektroda 114 je spojena s jednotkou 116a, zahrnující přizpůsobovací blok a anténní sdružovač, a vysokofrekvenčním napěťovým zdrojem 118b. Upínací prvek 104 je rovněž spojen s jednotkou 116b, zahrnující přizpůsobovací blok a anténní sdružovač 116b, a vysokofrekvenčním napěťovým zdrojem 118. Komora 102 je opatřena vývody 120, ze kterých se během procesu odvádějí přebytečné plyny uvnitř komory 102. Během provozu se vysokofrekvenčním napěťovým zdrojem 118 s provozní frekvencí kolem 27 MHz k vrchní elektrodě 114 přiloží předpětí. Důsledkem působení vysokofrekvenčního napěťového zdroje 118a je zejména produkce většiny plazmové hustoty uvnitř plazmové oblasti 112, zatímco důsledkem působení napěťového vysokofrekvenčního 2droje 118b je zejména produkce předpětí uvnitř plazmové oblasti 112. Vysokofrekvenční napěťový zdroj 118b se provozuje při nízkých frekvencích v rozmezí kolem 2 MHz.The top electrode 114 is coupled to the unit 116a including the matching block and the antenna coupler, and a high frequency voltage source 118b. The clamping element 104 is also coupled to a unit 116b including an adapter block and an antenna combiner 116b and a high frequency voltage source 118. The chamber 102 is provided with outlets 120 from which excess gases within the chamber 102 are removed during operation. with an operating frequency of about 27 MHz, it biases the top electrode 114. In particular, the effect of the RF voltage source 118a results in the production of most of the plasma density within the plasma region 112, while the effect of the RF voltage source 118b mainly results in the preloading within the plasma region 112. The RF voltage source 118b operates at low frequencies in the range of about 2 MHz.
Obr. IB podrobněji zobrazuje strukturu vrchní elektrody 114 polovodičového procesního systému 100. Vrchní elektroda 114 obvykle obsahuje množinu nárazníkových desek 122 s množinou otvorů probíhajících skrze nárazníkové desky 122, • φ * * · · · · • ·· « ·····* *·· ·· · · · · ··· ·» ·«» ···« ♦· ·· přičemž nárazníkovovými deskami 112 se rovnoměrně distribuje procesní plyn skrze vrchní elektrodu 114. Tímto způsobem se zajistí, aby se přibližné stejné množství procesního plynu vyvedlo z každého z plynových napájecích otvorů 128 v křemíkové desce 126. Vrchní elektroda 114 rovněž má grafitový prstenec 124, který je připevněn ke keramickému prstencovému držáku 110 z obr. 1A. Když se procesní plyn vyvede z plynových napájecích otvorů 128, v plazmové oblasti 112, která je vymezena povrchem křemíkové desky 126 a povrchem polovodičového plátku 106, se vytvoří plazma.Giant. IB illustrates in greater detail the structure of the top electrode 114 of the semiconductor processing system 100. The top electrode 114 typically includes a plurality of bumper plates 122 with a plurality of holes extending through the bumper plates 122. The bumper plates 112 distribute the process gas uniformly through the top electrode 114. In this way it is ensured that approximately the same amount of process gas is discharged. The top electrode 114 also has a graphite ring 124 that is attached to the ceramic ring holder 110 of FIG. 1A. When the process gas is discharged from the gas feed orifices 128, plasma is formed in the plasma region 112, which is delimited by the surface of the silicon wafer 126 and the surface of the semiconductor wafer 106.
Během procesu vysokofrekvenční napěťový zdroj 118a a vysokofrekvenční napěťový zdroj 118b se připojí k vrchní elektrodě 114 resp. upínacímu prvku 104. Po zavedení procesního plynu skrze plynové napájecí otvory 128 vrchní elektrody 114 do plazmové oblasti 112 se uvnitř plazmové oblasti vymezí vrchní plazmový plášť 131 a spodní plazmový plášť 132, jak je to zřejmé z obr. IC.During the process, the high-frequency voltage source 118a and the high-frequency voltage source 118b are connected to the top electrode 114, respectively. After introducing the process gas through the gas supply holes 128 of the top electrode 114 into the plasma region 112, the upper plasma jacket 131 and the lower plasma jacket 132 are delimited within the plasma region, as shown in FIG. IC.
Křemíková deska 126 má elektrodový povrch 134, který je protilehlý k plátkovému povrchu 136 polovodičového plátku 106. Jak je to známé z plazmové fyziky, elektrodový povrch 134 a plátkový povrch 136 částečně působí na vymezení vrchního plazmového plášťe 131 resp. spodního plazmového pláště 132 uvnitř plazmové oblasti 112.The silicon wafer 126 has an electrode surface 134 that is opposed to the wafer surface 136 of the semiconductor wafer 106. As is known in plasma physics, the electrode surface 134 and the wafer surface 136 partially act to delimit the top plasma shell 131 and the wafer surface, respectively. a lower plasma sheath 132 within the plasma region 112.
Jak je to zřejmé z obr. ID, vrchní plazmový plášť 131 a spodní plazmový plášť 132 se definuje při bodě 133a resp. bodě 133b podél plazmového hustotního plofilu 133. Z plazmového hustotního profilu je zřetelné, že koncetrace • * • ····As can be seen from FIG. 1D, the upper plasma sheath 131 and the lower plasma sheath 132 are defined at points 133a and 133a, respectively. at point 133b along the plasma density profile 133. From the plasma density profile, it is evident that the concentration • * • ····
A • · · · • · · · • · ♦ · ·· ♦· plazmy klesá k nule v blízkosti plátkového povrchu 136 a elektrodového povrchu 134. Z toho vyplývá, že koncentrace plazmy postupně roste od nulové hodnoty až ke konstantní koncentraci mezi body 133a a 133b. Elektrodový povrch 134 a plátkový povrch 136 tudíž zajistí, aby určitý objem plazmy byl obsažen uvnitř vrchního plazmového pláště 131 a spodního plazmového pláště 132, jak je to zřetelné z obr. IC.The plasma decreases to zero near the wafer surface 136 and the electrode surface 134. Thus, the plasma concentration gradually increases from zero to a constant concentration between points 133a. and 133b. Thus, the electrode surface 134 and the wafer surface 136 ensure that a certain volume of plasma is contained within the upper plasma sheath 131 and the lower plasma sheath 132 as seen in Figure IC.
Poněvadž roste požadavek na produkci stále menších struktur integrovaných obvodů, je žádoucí obtížnější leptání s vyšším poměrem stran vyleptaného profilu. Na obr. IE je zobrazen průřez 140 polovodičovým plátkem 106' . Polovodičový plátek 106' má dielektrickou vrstvu 140, nanesenou na polovodičový plátek 106', a vzorovanou fotorezistní vrstvu 142. Fotorezistní vrstva 142 má otvor 144 probíhající dolů až k dielektrické vrstvě 140. Poněvadž se poměry stran profilu vyleptané struktury zvyšují (tj. zvětšuje se hloubka vyleptaného profilu a zmenšuje se šířka vyleptaného profilu) procesní otvor, který definuje nastavitelné procesní parametry, se rovněž strmě zmenšuje. Když se procesní otvor zmenší, nastavení procesních parametrů již nezlepší poměry stran vyleptaného profilu, selektivitu leptání, nebo profilAs the demand for increasingly smaller integrated circuit structures is increasingly required, more difficult etching with a higher etched aspect ratio is desirable. Fig. 1E shows a cross-section 140 of a semiconductor wafer 106 '. The semiconductor wafer 106 'has a dielectric layer 140 applied to the semiconductor wafer 106' and a patterned photoresist layer 142. The photoresist layer 142 has an aperture 144 extending down to the dielectric layer 140. As the profile aspect ratios of the etched structure increase (i.e., the depth increases) of the etched profile and the width of the etched profile) the process opening, which defines adjustable process parameters, also decreases steeply. When the process opening becomes smaller, the process parameter settings no longer improve the etched aspect ratios, the etch selectivity, or the profile
schopnosti procesní komory regulovat leptací proces žádoucímthe ability of the process chamber to regulate the etching process as desired
0 0 00 0 0
0 0 ·0 0 ·
0 0 0 «0 ·0 0 0
0 00 ·00· způsobem. Tak např., je-li žádoucí profil definovaný otvorem 144 ve fotorezistní vrstvě 142, ani nejlepší leptací chemická látka již nebude schopna vyleptat celou hloubku profilu, který má být vyleptán v dielektrické vrstvě 140. V tomto případě nastane předčasný konec 146 leptání v důsledku toho, že v průběhu leptání procesní látka rovněž vylučuje polymery na boční strany a spodek leptaného profilu. Jak je to známé, tyto polymerní usazeniny mohou vážně zpomalit leptání dielektrické vrstvy 140, když má být vyleptán profil s vysokým poměrem stran.0 00 · 00 · way. For example, if the profile defined by the aperture 144 in the photoresist layer 142 is desired, even the best etching chemical will no longer be able to etch the full depth of the profile to be etched in the dielectric layer 140. In this case that during the etching process the process substance also secretes polymers to the sides and bottom of the etched profile. As is known, these polymer deposits can seriously slow the etching of the dielectric layer 140 when the high aspect ratio profile is to be etched.
Tento problém se v minulusti řešil např., zvýšením koncetrace kyslíku uvnitř procesní komory během leptacího procesu. Avšak, když se zvýší koncentrace kyslíku uvnitř procesní komory, uvnitř dielektrické vrstvy 140 se vyleptá vyboulený profil 148. Je možné předpokládat, že, když se uvnitř dielektrické vrstvy 140 vyleptá vyboulený profil 148, bude následné vyplnění průchozího otvoru vymezeného tímto vybouleným profilem 148 problematické. Problém spočívá v tom, že se kvůli vyboulenému profilu 148 uvnitř průchozího otvoru neuplatní konvenční vodivé vyplňovací techniky používané k nanášení kovové vrstvy. V důsledku toho může vyrobený produkt mající průchozí otvory s vyleptaným vybouleným profilem 148 přestat fungovat.This problem has been addressed in the past, for example, by increasing the oxygen concentration inside the process chamber during the etching process. However, when the oxygen concentration within the process chamber is increased, the bulge 1448 is etched within the dielectric layer 140. It can be assumed that when the bulge 148 is etched within the dielectric layer 140, the subsequent filling of the through hole delimited by the bulged profile 148 will be problematic. The problem is that, due to the bulge profile 148 within the through hole, the conventional conductive filler techniques used to apply the metal layer do not apply. As a result, the manufactured product having through holes with etched bulge profile 148 may stop functioning.
Další řešení z dosavadního stavu techniky spočívá ve zvýšení předpětí vysokofrekvenčního zdroje 118b spojeného s upínacím prvkem 104 za účelem zvýšení energie bombardujících iontů v povrchu polovodičového plátku 106. Avšak, když se • 0Another prior art solution is to increase the bias of the high-frequency source 118b associated with the clamping element 104 to increase the energy of the bombarding ions in the surface of the semiconductor wafer 106. However, when
0 0 0 · 0 0 0 0 000 ·· 000 0000 00 00 zvýší předpětí vysokofrekvenčního napěťového zdroje 118b, uvnitř plazmové oblasti 114 se produkuje více plazmy, což působí proti zvyšování energie bombardujících iontů. Kromě toho při zvýšení předpětí může dojít ke změně chemického složení procesních molekul zavedených do plazmové zóny 112, a tudíž ke ztrátě jejich leptacích schopností. Z výše uvedeného je proto zřejmé, že pouhé zvýšení vysokofrekvenčního napětí přiloženého k upínacímu prvku 104 nenapomáhá ke zlepšení leptání profilů s vysokým poměrem stran.0 0 0 · 0 0 0 0 000 ·· 000 0000 00 00 increases the preload of the high-frequency voltage source 118b, more plasma is produced within the plasma region 114, counteracting the increase in bombarding ion energy. In addition, if the preload is increased, the chemical composition of the process molecules introduced into the plasma zone 112 may be altered, and thus their etching ability may be lost. It is therefore apparent from the above that simply increasing the high-frequency stress applied to the clamping element 104 does not help to improve the etching of the high aspect ratio profiles.
Na základě výše uvedeného je nutné konstatovat, že cílem vynálezu je zařízení, které by napomáhalo ke zvýšení energie bombardujících iontů při povrchu polovodičového plátku bez toho, že by zvyšovalo hustotu plazmy nebo měnilo chemické složení procesních molekul, a způsob výroby uvedeného zařízení.In view of the foregoing, it is an object of the present invention to provide a device that helps to increase the energy of bombarding ions at the surface of a semiconductor wafer without increasing the plasma density or altering the chemical composition of the process molecules, and a method of manufacturing said device.
Podstata vynálezuSUMMARY OF THE INVENTION
Výše uvedené cíle jsou dosaženy vynálezem, jehož předmětem je elektroda komory pro zpracování polovodičových plátků, která napomáhá k posunutí zvýšené energie bombardujících iontů směrem k povrchu polovodičového plátku.The aforementioned objects are achieved by the invention, the object of which is an electrode of a semiconductor wafer processing chamber, which helps to shift the increased energy of bombarding ions towards the surface of the semiconductor wafer.
Prvním předmětem vynálezu je systém pro zpracování polovodičového plátku plazmovým leptáním. Tento systém zahrnuje procesní komoru, která obsahuje nosný upínací prvek pro držení polovodičového plátku a dvojici vysokofrekvenčních napěťových zdrojů. Systém dále zahrnuje vrchní elektrodu, • ♦ která je uspořádána uvnitř systému a pokrývá polovodičový plátek. Tato vrchní elektroda má středovou oblast, první povrch a druhý povrch. První povrch přijímá procesní plyn od zdroje uspořádaného vně systému a vede procesní plyn do středové oblasti. Druhý povrch má množinu plynových napájecích otvorů, které jsou nepřetržitě spojeny s příslušnými elektrodovými otvory z množiny elektrodových otvoru, přičemž průměry elektrodových otvorů jsou větší, než jsou průměry plynových napájecích otvorů. Množina elektrodových otvorů definuje povrch vrchní elektrody, který je definován přes povrch polovodičového plátku. Tento elektrodový povrch napomáhá ke zvětšení plochy plazmového pláště přilehlého k povrchu vrchní elektrody, a tudíž k posunutí předpětí k povrchu polovodičového plátku, které zase zvyšuje energii bombardujících iontů v polovodičovém plátku, aniž by se zvýšila hustota plazmy.A first object of the invention is a system for processing a semiconductor wafer by plasma etching. The system includes a process chamber that includes a support fixture for holding the semiconductor wafer and a pair of high frequency voltage sources. The system further comprises a top electrode, which is arranged within the system and covers the semiconductor wafer. The top electrode has a central region, a first surface and a second surface. The first surface receives process gas from a source arranged outside the system and conducts the process gas to a central region. The second surface has a plurality of gas supply apertures that are continuously connected to respective electrode apertures from a plurality of electrode apertures, wherein the electrode aperture diameters are larger than the gas supply aperture diameters. The plurality of electrode openings define a surface of the top electrode that is defined over the surface of the semiconductor wafer. This electrode surface helps to increase the area of the plasma sheath adjacent the surface of the top electrode, and thus to shift the bias to the surface of the semiconductor wafer, which in turn increases the energy of the bombarding ions in the semiconductor wafer without increasing the plasma density.
Dalším předmětem vynálezu je způsob výroby vrchní elekrody, která je uspořádána v komoře pro zpracování polovodičového plátku plazmovým leptáním. Komora obsahuje nosný upínací prvek pro držení polovodičového plátku a dvojicí vysokofrekvenčních napěťových zdrojů. Způsob spočívá ve vytvoření vrchní elektrody, která má středovou oblast, první povrch a druhý povrch. První povrch má vstup, který přijímá procesní plyn ze zdroje uspořádaného vně systému a vede procesní plyn do středové oblasti. Druhý povrch má množinu plynových napájecích otvorů, které probíhají k příslušným elektrodovým otvorům z množiny elektrodových otvorů, přičemž průměry elektrodových otvorů jsou větší, než ; :: ;Another object of the invention is a method for producing a top electrode, which is arranged in a chamber for processing a semiconductor wafer by plasma etching. The chamber includes a support fixture for holding the semiconductor wafer and a pair of high frequency voltage sources. The method comprises forming a top electrode having a central region, a first surface and a second surface. The first surface has an inlet that receives process gas from a source arranged outside the system and conducts the process gas to a central region. The second surface has a plurality of gas supply openings extending to respective electrode openings from a plurality of electrode openings, wherein the diameters of the electrode openings are greater than; ::;
• · 9 9• 9 9
9 9 99 9 9
99 • · · ·· jsou průměry plynových napájecích otvorů. Množina elektrodových otvorů definuje elektrodový povrch, který je uspořádán přes povrch polovodičového plátku.99 • · · ·· are the gas supply hole diameters. A plurality of electrode openings define an electrode surface that is disposed over the surface of the semiconductor wafer.
Ještě dalším předmětem vynálezu, je plazmová procesní komora pro zpracování polovodičového plátku. Plazmová procesní komora zahrnuje nosný upínací prvek pro držení polovodičového plátku a dvojici vysokofrekvenčních napěťových zdrojů. Plazmová procesní komora obsahuje elektrodu pro zavedení plynných chemických látek do procesní oblasti vymezené mezi vrchní elektrodou a povrchem polovodičového plátku. Elektroda má množinu zvětšených plynových napájecích otvorů, které definují povrch vrchní elektrody uspořádaný přes povrch polovodičového plátku. Když se v plazmové procesní komoře mezi povrchem elektrody a povrchem polovodičového plátku generuje plazma, definuje se první rovinný plazmový plášť probíhající podél povrchu polovodičového plátku a druhý tvarovaný plazmový plášť probíhající podél povrchu elektrody. Druhý tvarovaný plazmový plášť vybíhá do zvětšených plynových napájecích otvorů, a tudíž jeho povrch má plochu větší, než je plocha povrchu prvního rovinného plazmového pláště. Větší plocha povrchu druhého tvarovaného plazmového pláště má za následek zvýšení předpětí u povrchu polovodičového plátku a snížení předpětí u povrchu elektrody.Yet another object of the invention is a plasma processing chamber for processing a semiconductor wafer. The plasma processing chamber includes a support fixture for holding the semiconductor wafer and a pair of high frequency voltage sources. The plasma processing chamber comprises an electrode for introducing gaseous chemicals into the process region delimited between the top electrode and the surface of the semiconductor wafer. The electrode has a plurality of enlarged gas supply apertures that define a top electrode surface disposed over the surface of the semiconductor wafer. When plasma is generated in the plasma processing chamber between the electrode surface and the semiconductor wafer surface, a first planar plasma sheath extending along the semiconductor wafer surface and a second shaped plasma sheath extending along the electrode surface are defined. The second shaped plasma sheath extends into the enlarged gas feed holes, and therefore its surface has an area greater than the surface area of the first planar plasma sheath. A larger surface area of the second shaped plasma sheath results in increased bias at the surface of the semiconductor wafer and reduced bias at the electrode surface.
Z výše uvedeného lze konstatovat, že vynález výhodně umožňuje zvýšení předpětí u povrchu polovodičového plátku bez to, ze by se zvýšila hustota plazmy. Poněvadž zvýšení • 9 • · • 9 9From the foregoing, it can be concluded that the invention advantageously allows for an increase in bias on the surface of the semiconductor wafer without increasing the density of the plasma. Because the increase • 9 • · • 9 9
99 předpětí v podstatě představuje zvýšení energie bombardujících iontu, vynález umožňuje vyleptání profilů s vysokým poměrem stran, aniž by došlo k předčasnému zastavení leptacího procesu nebo k vytvoření vyboulených profilů. Tyto a ještě další vyhody vynálezu budou zřejmé z následujícího detailního popisu příkladů provedení vynálezu a z výkresů na přiložených výkresech.99 biases essentially represent an increase in the energy of the bombarding ions, the invention allows the etching of the high aspect ratio profiles without prematurely stopping the etching process or creating bulging profiles. These and other advantages of the invention will become apparent from the following detailed description of exemplary embodiments of the invention and from the drawings in the accompanying drawings.
Stručný přehled obrázků na výkresechBrief overview of the drawings
Vynález bude lépe pochopen z následujícího popisu příkladu provedení vynálezu, ve kterém budou činěny odkazy na přiložené výkresy, na kterých obr. 1A zobrazuje procesní systém zahrnující komoru pro zpracování polovodičových plátků leptací technikou, obr. IB detailněji zobrazuje vrchní elektrodu procesního systému z obr. 1A, obr. 1C zobrazuje plazmu a plazmové pláště vytvořené u povrchu elektrody a povrchu polovodičového plátku, obr. ID zobrazuje profil koncentrace plazmy a umístění plazmových plášťů vzhledem k povrchu elektrody a povrchu polovodičového plátku, obr. IE zobrazuje průřez polovodičového substrátu zpracovaného leptací technikou, obr. 2A zobrazuje průřez vrchní elektrodou podle jednoho provedení vynálezu, · · · · 9 • 9 9 9 9 9 «BRIEF DESCRIPTION OF THE DRAWINGS The invention will be better understood from the following description of an exemplary embodiment of the invention, in which reference will be made to the accompanying drawings in which FIG. 1A illustrates a process system comprising a semiconductor wafer processing chamber by etching; Figure 1C shows the plasma and plasma shells formed at the electrode surface and the semiconductor wafer surface, Figure 1D shows the plasma concentration profile and placement of plasma shells relative to the electrode surface and the semiconductor wafer surface, Figure IE shows a cross-section of the etching technique semiconductor substrate; 2A shows a cross-section of a top electrode according to an embodiment of the invention, 9 9 9 9 9
9 9 9 9 9 • 99 999· 9« 9« • 9 • 9 • 9 9 ··· 99 obr. 2B zobrazuje půdorysný pohled na povrch elektrody z obr. 2A, těla obr. 2C detailněji zobrazuje otvory elektrody z obr. 2A, obr. 2D detailněji zobrazuje alternativní otvory elektrody z obr. 2A, obr. 2E detailněji zobrazuje povrch elektrody z obr. 2A, povrch polovodičového plátku a odpovídající plazmu s plazmovými plášti, obr. 3 detailněji zobrazuje tvarovaný plazmový plášť, který probíhá podél otvorů elektrody z obr. 2A, a rovinný plazmový plášť, který probíhá podél povrchu polovodičového plátku, obr. 4A zobrazuje časový průběh napětí zahrnující posunutý časový průběh napětí způsobující posunutí předpětí podle jednoho provedení vynálezu, obr. 4B zobrazuje posunutý časový průběh napětí z obr. 4A a výslednou velikost proudu pro jednu periodu posunutého časového průběhu napětí, a obr. 4C zobrazuje grav závislostí předpětí na poměru ploch pro plazmové pláště vrchní elektrody a polovodičového plátku podle jednoho provedení vynálezu.Figure 9B is a plan view of the electrode surface of Figure 2A, the bodies of Figure 2C showing the electrode apertures of Figure 2A in more detail. Fig. 2D illustrates in more detail the alternative electrode apertures of Fig. 2A, Fig. 2E illustrates the electrode surface of Fig. 2A, the semiconductor wafer surface and the corresponding plasma with plasma sheaths in more detail; Fig. 3 illustrates a shaped plasma sheath extending along the electrode holes Fig. 2A, and a planar plasma sheath extending along the surface of the semiconductor wafer; Fig. 4A illustrates a voltage waveform comprising a shifted stress waveform causing a biasing shift according to one embodiment of the invention; Fig. 4B shows the shifted voltage waveform of Fig. 4A; the resulting current magnitude for one period of the shifted time course of stress, and FIG. a plasma electrode sheath and a semiconductor wafer according to an embodiment of the invention.
Příklady provedení vynálezuDETAILED DESCRIPTION OF THE INVENTION
V následujícím textu je popsán vynález ve formě elektrody pro polovodičovou procesní komoru, která napomáhá k posunutíIn the following, the invention is described in the form of an electrode for a semiconductor processing chamber that aids in displacement
0· 00 · 0
0 00 0
0 00 0
0 0 • 0 • 0000 zvýšené plazmové energie bombardujících iontů směrem k povrchu polovodičového plátku ke zlepšení leptání profilů s vysokým poměrem stran. V následujícím popise jsou uvedeny specifické detaily vynálezu pro úplné pochopení vynálezu. Avšak odborníkovy v daném oboru je zřejmé, že vynález může být realizován, aniž by zahrnoval některé z těchto specifických detailů nebo všechny tyto specifické detaily. Mimoto je nutné uvést, že procesní stupně, které jsou odborníkovi známé, nejsou v následujícím popise uvedeny kvůli zachování stručnosti a jasnosti popisu vynálezu.0 0 • 0 • 0000 increased plasma energy of bombarding ions towards the semiconductor wafer surface to improve the etching of high aspect ratio profiles. The following describes specific details of the invention for a full understanding of the invention. However, it will be apparent to those skilled in the art that the invention may be practiced without including some or all of these specific details. In addition, the process steps known to those skilled in the art are not mentioned in the following description for the sake of brevity and clarity of the description of the invention.
Jak to bylo výše uvedeno, předmětem vynálezu je nová vrchní elektroda, která umožňuje, aby si procesní komora zachovala schopnost řízení procesních otvorů během leptací operace s vysokým poměrem stran vyleptaného profilu. Ačkoliv vrchní elektroda podle vynálezu může být realizována v různých typech procesních komor, v následujícím popise příkladu provedení vynálezu je uveden jeden příklad procesní komory, který využívá výhodné strukturní znaky vrchní elektrody podle vynálezu a který je dostupný u firmy Lam Research Corporation of Fremont, California pod obchodním označením Lam Research Rainbow 4520XL. Dále je nutné uvést, že v některých aplikacích procesních komor je vrchní elektroda uzemněna a obě vysokofrekvenční napětí jsou přiložena ke spodní elektrodě (tj. k nosnému upínacímu prvku polovodičového plátku). Nicméně v každém případě struktura vrchní elektrody podle vynálezu napomáhá ke zvýšení energie bombardujících iontů na povrchu polovodičového plátku, aniž by nežádoucím způsobem působila na vyleptaný profil.As mentioned above, the present invention provides a new top electrode that allows the process chamber to retain the ability to control process openings during an etching operation with a high etched profile ratio. Although the top electrode of the invention may be implemented in various types of process chambers, the following description of an exemplary embodiment of the invention provides one example of a process chamber that utilizes the preferred structural features of the top electrode of the invention and available from Lam Research Corporation of Fremont, California under Lam Research Rainbow 4520XL. Further, in some process chamber applications, the top electrode is grounded and both high frequency voltages are applied to the bottom electrode (i.e., the semiconductor wafer support holding member). However, in any case, the structure of the top electrode of the invention helps to increase the energy of the bombarding ions on the surface of the semiconductor wafer without adversely affecting the etched profile.
• · ··· *444444
4 · ·4 · ·
4 4 ·«· «· • * 4 4 • 4 4 4 · 4 44 4 · 4 · 4 · 4 · 4
4« ·44 «· 3
Obr. 2A zobrazuje průřez vrchní elektrodou 200 podle jednoho provedení vynálezu. V tomoto provedení vrchní elektroda 200 zahrnuje elektrodové tělo 202, které má množinu elektrodových oblastí 202c, které vymezují příslušné elektrodové otvory 202b. Tyto elektrodové otvory 202b tvoří kanálky, které probíhají k plynovým napájecím otvorům 228 z množiny plynových napájecích otvorů 228. Skrze plynové napájecí otvory 228 se zavádí procesní plyn do plazmové oblasti 112, jak to bylo popsáno s odkazem na obr. ΙΑ. V důsledku toho, když vrchní elektroda 200 je vložena do polovodičové procesní komory, povrch 234 elektrodového těla 202 definuje povrch, který je v těsné blízkosti vytvořeného plazmového pláště.Giant. 2A illustrates a cross-section of a top electrode 200 according to an embodiment of the invention. In this embodiment, the top electrode 200 includes an electrode body 202 having a plurality of electrode regions 202c that define respective electrode openings 202b. These electrode apertures 202b form channels that extend to the gas feed apertures 228 from the plurality of gas feed apertures 228. Through the gas feed apertures 228, process gas is introduced into the plasma region 112 as described with reference to FIG. Consequently, when the top electrode 200 is inserted into the semiconductor processing chamber, the surface 234 of the electrode body 202 defines a surface that is in close proximity to the plasma sheath formed.
Ve výhodném provedení vynálezu vnitřní část elektrodového těla 202 má výhodně otvor 250, který má průměr přibližně stejný, jako je průměr polovodičového plátku, který má být zpracován. Tak např., když průměr polovodičového plátku je 20 cm, potom průměr otvoru 250 je výhodně roven přibližně 20 cm. Ačkoliv to není zobrazeno, uvnitř elektrodového těla 202 jsou obvykle uspořádány plynové nárazníkové desky. Elektrodové tělo 202 má výhodně tloušťku 252 rovnou přibližně 2,5 cm, zatímco elektrodové oblasti 202c mají tloušťku 256, která je přibližně rovna 0,6 cm. Je samozřejmé, že uvedené rozměry představují pouze příkladné rozměry, to znamená, že mohou být modifikovány v závislosti na velikostí polovodičového plátku, který má být zpracován.In a preferred embodiment of the invention, the inner portion of the electrode body 202 preferably has an aperture 250 having a diameter approximately equal to the diameter of the semiconductor wafer to be processed. For example, if the diameter of the semiconductor wafer is 20 cm, then the diameter of the aperture 250 is preferably about 20 cm. Although not shown, usually gas buffer plates are disposed within the electrode body 202. The electrode body 202 preferably has a thickness 252 equal to about 2.5 cm, while the electrode regions 202c have a thickness 256 that is approximately equal to 0.6 cm. It goes without saying that these dimensions are merely exemplary, that is, they can be modified depending on the size of the semiconductor wafer to be processed.
Obr. 2B zobrazuje půdorysný pohled na povrch 234 • · • · · · ♦ ·· • · « · · · • ·····« • · · · · ·*♦ ♦·· ·· »« elektrodového těla 202 podle jednoho příkladu provedení vynálezu. Jak je to zřejmé z obrázku, elektrodové otvory 202b mají výhodně v celém povrchu 234 hexagonální uspořádání. V tomto hexagonálním uspořádání jsou středy jednotlivých elektrodových otvorů 202b odsazeny výhodně o vzdálenost 1 cm. Rovněž ve výhodném provedení vynálezu průměr každého z elektrodových otvorů 202b je přibližně roven 0,6 cm.Giant. 2B shows a plan view of the surface 234 of the electrode body 202 according to one example. Embodiments of the invention. As can be seen from the figure, the electrode openings 202b preferably have a hexagonal configuration over the entire surface 234. In this hexagonal configuration, the centers of the individual electrode openings 202b are preferably offset by a distance of 1 cm. Also, in a preferred embodiment of the invention, the diameter of each of the electrode openings 202b is approximately equal to 0.6 cm.
Obr. 2C zobrazuje detail elektrodového otvoru 202b z obr. 2A podle jednoho provedení vynálezu. Elektrodový otvor 202b má průměr 242 (D3) , který je roven hodnotě 5 Λ Df.bye nebo větší, než je tato hodnota (tj. > 0,5 mm). Hloubka 244 (D4) elektrodového otvoru 244 je výhodně zvolena z rozmezí od 0,79 mm do 6,35 mm, výhodněji z rozmezí od 1,59 mm do 3,18 mm. Průměr 240 (D.) je roven 0,1 mm. V tomto provedení elektrodový otvor 202b má šikmý povrch 246 s úhlem sklonu přibližně 30°, který je vytvořen profilem vrtací korunky. Nicméně, je nutné uvést, že úhel sklonu šikmého povrchu není omezen na uvedený příkladný úhel sklonu. Tak např. obr. 2D zobrazuje přiklad, ve kterém šikmý povrch 246 je nahrazen povrchem 248 s úhlem sklonu 90°. Je samozřejmé, že v tomto případě elektrodový otvor 202b má hloubku 249 (D5), která je větší, než je hloubka 244 (D4) .Giant. 2C shows a detail of the electrode opening 202b of FIG. 2A according to an embodiment of the invention. The electrode opening 202b has a diameter 242 (D 3 ) that is equal to 5 Λ Df . bye or greater than this value (i.e., > 0.5 mm). The depth 244 (D 4 ) of the electrode opening 244 is preferably selected from a range of 0.79 mm to 6.35 mm, more preferably a range of 1.59 mm to 3.18 mm. The diameter 240 (D.) is equal to 0.1 mm. In this embodiment, the electrode opening 202b has an inclined surface 246 with an inclination angle of approximately 30 ° that is formed by the drill bit profile. However, it should be noted that the inclination angle of the inclined surface is not limited to said exemplary inclination angle. For example, Fig. 2D illustrates an example in which the inclined surface 246 is replaced by a surface 248 with an angle of 90 °. Of course, in this case, the electrode opening 202b has a depth 249 (D 5 ) that is greater than the depth 244 (D 4 ).
Obr. 2E zobrazuje průřez třemi elektrodovými oblastmi 202c a průřez polovodivým plátkem 206 podle jednoho provedení vynálezu. Ve výhodném provedení vzdálenost mezi povrchem 234 a povrchem 236 polovodivého plátku 206 je výhodně stanovena z rozmezí od 0,75 cm do 4 cm, výhodněji z rozmezí od 1 cm do 3 · · · * · · · • · · · • · · · •Giant. 2E shows a cross-section of three electrode regions 202c and a cross-section of a semiconductive wafer 206 according to an embodiment of the invention. In a preferred embodiment, the distance between the surface 234 and the surface 236 of the semiconductive wafer 206 is preferably determined from a range of from 0.75 cm to 4 cm, more preferably from a range of from 1 cm to 3. •
IAND
I I «· »·· • fl *I I «·» ·· • fl *
• ft·· cm, a nejvýhodněji rovna 2 cm. Když polovodičový procesní systém je uveden do provozního stavu (t j. procesní plyn je zaveden do procesní komory, předpětí je přiloženo k elektrodám, tlak a teplota jsou nastaveny, apod.) uvnitř plazmové oblasti 212 je vytvořena plazma. Zvětšení průměrů elektrodových otvorů 202b na hodnotu alespoň rovnou 0,5 mm nebo hodnotu větší než 0,5 mm způsobí posunutí druhého plazmového pláště 231 směrem k eletrodovým otvorům 202b.• ft ·· cm, and most preferably equal to 2 cm. When the semiconductor process system is brought into operation (i.e. the process gas is introduced into the process chamber, the bias is applied to the electrodes, the pressure and temperature are adjusted, etc.) within the plasma region 212 a plasma is formed. Increasing the diameters of the electrode openings 202b to a value of at least 0.5 mm or a value greater than 0.5 mm will cause the second plasma sheath 231 to be displaced towards the electrode openings 202b.
Jak je to zřejmé z obr. 2E, posunutý druhý plazmový plášť 231 sleduje profil stěn elektrodových otvorů 202b. To znamená, že druhý plazmový plášť 231 je odsazen od povrchu 234 a povrchu 204 elektrodového otvoru 202b o vzdálenost 233 (D.) . V jednom provedení vzdálenost 233 (D,) leží v rozmezí od 0,5 mm do 5 mm, přičemž nejvýhodněji je rovna 2 mm. Poněvadž plazmový plášť přilehlý k vrchní elektrodě v provedení podle stavu techniky není posunut, jak je to zřejmé z obr. IC, plochy povrchů obou plazmových plášťů jsou přibližně shodné. Naproti tomu, poněvadž druhý plazmový plášť 231 je posunut směrem k dovnitř elektrodových otvorů 202b v celém rozsahu vrchní elektrody 200, plocha povrchu prvního plazmového pláště 231 je větší, než je plocha povrchu prvního plazmového pláště 232.As shown in FIG. 2E, the displaced second plasma sheath 231 follows the wall profile of the electrode openings 202b. That is, the second plasma sheath 231 is offset from the surface 234 and the surface 204 of the electrode opening 202b by a distance 233 (D.). In one embodiment, the distance 233 (D 1) is in the range of 0.5 mm to 5 mm, most preferably equal to 2 mm. Since the plasma sheath adjacent the top electrode of the prior art is not displaced, as shown in Figure IC, the surface areas of the two plasma shells are approximately equal. In contrast, since the second plasma sheath 231 is displaced towards the inside of the electrode openings 202b over the entire range of the top electrode 200, the surface area of the first plasma sheath 231 is larger than the surface area of the first plasma sheath 232.
Obr. 3 zobrazuje průřez druhým plazmovým pláštěm 231, který odpovídá plofilu elektrodových oblastí 202c, jak je to zřejmé z obr. 2E, a prvním plazmovým pláštěm 232, který je uspořádán přes polovodičový plátek 206. Ačkoliv na obr. 2E jsou zobrazeny pouze průřezy drhuhého plazmového pláště 231 a * I · *«··· • · · · »«···* • · · · · · · * « ··· 4· ··· ·»·· ·· ·* prvního plazmového pláště 232, považuje se za samozřejmé, že oba plazmové pláště jsou ve skutečnosti tvořeny trojrozměrným pláštěm, který probíhá podél celého profilu vrchní elektrody 200 a polovodičového plátku 206. V případě posunutí druhého plazmového pláště 231 směrem dovnitř elektrodových otvorů 202b dochází ke zvětšení plochy povrchu druhého plazmového pláště 231. Následující tabulka uvádí příklad výpočtu přírůstku plochy povrchu druhého plazmového pláště 231 vůči ploše povrchu prvního plazmového pláště 232. Je samozřejmé, že jsou realizovatelné i jiné přírůstky, přičemž velikost těchto přírůstků závisí na specifickém profilu elektrodových otvorů.Giant. 3 shows a cross-section of the second plasma sheath 231 corresponding to the profile of the electrode regions 202c as shown in FIG. 2E and the first plasma sheath 232 that is disposed across the semiconductor wafer 206. Although FIG. 2E only cross-sections of the rough plasma sheath are shown. 231 and * 1 of the first plasma sheath 232, it is understood that the two plasma shells are in fact comprised of a three-dimensional sheath that extends along the entire profile of the top electrode 200 and the semiconductor wafer 206. As the second plasma sheath 231 moves toward the electrode apertures 202b, the surface area of the second plasma sheath 231 increases. The following table gives an example of calculating the surface area increase of the second plasma sheath 231 relative to the surface area of the first It is understood that other increments are feasible, the size of the increments depending on the specific profile of the electrode openings.
přírůstek elektrodový otvor 202b vzdálenost mezi elektrodovými otvory průsvitnost přidaná plochaincrement electrode aperture 202b distance between electrode apertures translucency added area
Tabulka A plochy vrchní elektrody průměr (d=6,35mm) hloubka (h=3,2mm)Table A top electrode surfaces diameter (d = 6.35mm) depth (h = 3.2mm)
D= 9,52 mmL = 9.52 mm
T= (d27T/D2<3) T = 0,806T = (d 2 7T / D 2 <3) T = 0.806
A= (d7th) + ( (1/cos (30°) )-l)d2m/4 A=0, 682 cm základní plochaA = (d7th) + ((1 / cos (30 °)) -1) d 2 m / 4 A = 0.682 cm base area
B= ((DV3)/4:B = ((DV3) / 4):
B = 0,393 přírůstek plochy cmB = 0.393 cm increment
1= (B+ A)/B1 = (B + A) / B
1= 2,7 ► · · I1 = 2.7 ► · · I
I · · 4 » · · 4 • · ··I · 4 · 4 · ···
Jak je to zřejmé z tabulky A, plocha povrchu prvního plazmového pláště 231 byla zvětšena přibližně 2,7-násobek plochy povrchu druhého plazmového pláště 232, který je přilehlý k polovodičovému plátku 206. V jiném výhodném provedení dotyčný násobek leží v rozmezí od 1,5 do 3,5, a nejvýhodněji v rozmezí od 2 do 3.As shown in Table A, the surface area of the first plasma sheath 231 has been increased by approximately 2.7 times the surface area of the second plasma sheath 232 adjacent the semiconductor wafer 206. In another preferred embodiment, the multiple in question is in the range of 1.5 to 3.5, and most preferably from 2 to 3.
Obr. 4a zobrazuje graf 300 se sínusoidovým časovým průběhem vysokofrekvenčního napětí podle jednoho provedení vynálezu. Na obr. 4A je rovněž zobrazen sinusoidový časový průběh 302 vysokofrekvenčního napětí pro elektrodu podle stavu techniky, která má shodné plochy povrchů obou plazmových plášťů. Když plochy povrchů plazmových plášťů jsou shodné, sinusoidový časový průběh 302 má kladnou půlvlnu shodnou ze zápornou půlvlnou pro stejně dlouhý časový úsek. Avšak, když vrchní elektroda 200 je uspořádána v procesní komoře, plocha druhého plazmového pláště 231 se zvětší, jak je to zobrazeno na obr. 3. V tomto případě velikost proudu (tj. inotového a elektronového proudu) protékajícího skrze plazmu je rozdílný v průběhu doby, během které proud Γ, protéká z polovodičového plátku 206 ve směru k vrchní elektrodě 200, a průběhu doby, během které proud I2 protéká z vrchní elektrody 200 ve směru k polovodičovému plátku 206. Je tomu tak kvůli existenci větší plochy plazmového pláště přilehlého k povrchu 234/204 vrchní elektrody, která způsobuje, že proud má větší velikost, než proud lý, jak je zobrazeno na obr. 3.Giant. 4a illustrates a sinusoidal waveform of a high frequency voltage in accordance with an embodiment of the invention. FIG. 4A also illustrates a sinusoidal waveform 302 of a high-frequency voltage for an prior art electrode having identical surface areas of the two plasma shells. When the surfaces of the plasma sheath surfaces are identical, the sinusoid waveform 302 has a positive half-wave equal to a negative half-wave for the same length of time. However, when the top electrode 200 is arranged in the processing chamber, the area of the second plasma sheath 231 increases as shown in FIG. 3. In this case, the magnitude of the current (i.e., inot and electron currents) flowing through the plasma is different over time during which current Γ flows from the semiconductor wafer 206 in the direction of the top electrode 200, and over a period of time during which current 12 flows from the top electrode 200 in the direction of the semiconductor wafer 206. This is due to the existence of a larger area of the plasma sheath adjacent to a surface 234/204 of the top electrode, which causes the current to be larger in magnitude than the current I1, as shown in Fig. 3.
V důsledku rozdílu ve velikostech proudu, sinusoidový • 0 0 · 0 0 0 0 • 0 0 0 000000 • •0 ·0 0000Due to difference in current sizes, sinusoidal • 0 0 · 0 0 0 0 • 0 0 0 000000 • • 0 · 0 0000
000 00 000 0000 00 00 napěťový časový průběh 302 se posune směrem dolů, čímž se vytvoří posunutý sinusoidový napěťový průběh 302'. V tomto případě je zřejmé, že posunutý sinusoidový napěťový časový průběh 302' má kladné hodnoty po dobu T2, která je kratší, než je doba T2 , během které sinusoidový napěťový časový průběh 302' nabývá záporných hodnot. Avšak, je nutné brát v úvahu, že musí být splněna podmínka, že v průběhu celého cyklu proud protékající v jednom směru (např. proud I2) skrze plazmu je stejný jako proud protékající v druhém směru (např. proud I. ). Obr. 4B zobrazuje skutečnost, že celkový proud, který protekl během doby T, s vyšší velikostí proudu I2, je skutečně roven celkovému proudu, který běhen doby T2 protekl s nižší velikostí proudu Γ,. Na obr. 4B plocha obdélníku vymezeného liniemi 320a definuje celkový proud pro amplitudu proudu Ij a plocha obdélníku vymezeného liniemi 320b definuje celkový proud pro amplitudu proudu I2. Pro srovnání obr. 4B rovněž zobrazuje celkové proudy pro neposunutý systém, které jsou definovány plochami obdélníků vymezenými liniemi 310a resp. 310b a jsou rovněž shodné.000 00 000 0000 00 00 the voltage waveform 302 is shifted downward to produce a shifted sine wave voltage waveform 302 '. In this case, it is apparent that the shifted sinusoidal voltage waveform 302 'has positive values for a time T 2 that is shorter than the time T 2 during which the sine wave voltage timeline 302' is negative. However, it must be taken into account that the condition that during the entire cycle the current flowing in one direction (eg, the current I 2 ) through the plasma is the same as the current flowing in the other direction (eg, the current I). Giant. 4B shows the fact that the total current flowing during time T, with a higher current size I 2 , is actually equal to the total current flowing during time T 2, with a lower current value Γ ,. In Fig. 4B, the area of the rectangle delimited by lines 320a defines the total current for the amplitude of the current I 1 and the area of the rectangle delimited by lines 320b defines the total current for the amplitude of the current I 2 . For comparison, FIG. 4B also depicts the total currents for the non-displaced system, which are defined by the rectangular areas delimited by lines 310a and 310a, respectively. 310b and are also identical.
Obr. 4A rovněž zobrazuje napěťový časový průběh 306, který je důsledkem jednocestného usměrnění indukovaného generovanou plazmou. Když se vezme v úvahu časový průměr v jednom cyklu napěťového časového průběhu 306, na povrchu vrchní elektrody se produkuje předpětí. Stejně tak napěťový časový průběh 308 je důsledkem dalšího jednocestného usměrnění, které bylo indukováno generovanou plazmou. Když se vezme v úvahu časový průměr v jednom cyklu napěťového časového průběhu 308, na povrchu polovodivého plátku se • » ♦ * • « · · · « · · · ·· • ·· ··♦ ···· produkuje předpětí. Je důležité upozornit na to, že předpětí produkované na povrchu polovodivého plátku 206 je podstatně vyšší oproti standardnímu předpětí. Naproti tomu, v systému ze stavu techniky je obvykle na jak povrch vrchní elektrody tak i povrch polovodičového plátku přiloženo stejné předpětí. Tudíž zvětšením plochy povrchu plazmového pláště 231 přilehlého k povrchu vrchní elektrody 200 je možné zvýšit předpětí na povrchu polovodivého plátku 206 a zárověň nepatrně snížit předpětí na povrchu vrchní elektrody.Giant. 4A also depicts a voltage waveform 306 resulting from the one-way rectification induced by the plasma generated. Taking into account the time average over one cycle of the voltage time waveform 306, a bias is produced on the surface of the top electrode. Similarly, the voltage waveform 308 is the result of another one-way rectification that was induced by the generated plasma. Taking into account the time average over one cycle of the voltage time waveform 308, a bias is produced on the surface of the semiconductor wafer. It is important to note that the bias produced on the surface of the semiconductive wafer 206 is significantly higher than the standard bias. In contrast, in the prior art system, the same bias is usually applied to both the surface of the top electrode and the surface of the semiconductor wafer. Thus, by increasing the surface area of the plasma sheath 231 adjacent to the surface of the top electrode 200, it is possible to increase the bias on the surface of the semiconductive wafer 206 while at the same time slightly reducing the bias on the surface of the top electrode.
Obr. 5 zobrazuje graf závislosti předpětí na poměru ploch pro plazmové pláště vrchní elektrody 200 a polovodičového plátku 206, za předpokladu, že se použije sinusoidový vysokofrekvenční potenciál a správné proudové vyvážení, přičemž tento graf je podle jednoho provedení vynálezu. Když plochy plášťů vrchní elektrody 200 a polovodičového plátku 206 jsou přibližně stejné, předpětí (tj . elektrodový potenciál/špičkové napětí) na jak vrchní elektrodě 200 tak i polovodičovém plátku 206 je přibližně -0,3. Avšak z grafu je zřejmé, že se zvyšujícím se poměrem ploch se snižuje předpětí vrchní elektrody 2Q0. Naproti tomu, se předpětí polovodičového plátku snižuje se zvyšujícím se poměrem ploch.Giant. 5 illustrates a plot of biasing of the area of the plasma shells of the top electrode 200 and the semiconductor wafer 206, assuming that a sinusoidal RF potential and a proper current balance are used, according to one embodiment of the invention. When the sheath areas of the top electrode 200 and the semiconductor wafer 206 are approximately equal, the bias (i.e., the electrode potential / peak voltage) at both the top electrode 200 and the semiconductor wafer 206 is approximately -0.3. However, it is evident from the graph that with increasing surface area the top electrode bias 20 decreases. In contrast, the bias of the semiconductor wafer decreases with increasing area ratio.
Ve výhodném provedení, když plazmový plášť 231 má plochu, která je 2,7- násobkem plochy plazmového pláště 232, předpětí na polovodičovém plátku 206 se zvýší na hodnotu -0,75, zatímco předpětí na vrchní elektrodě 200 klesne na hodnotu -0,05. Poněvadž je v tomto případě na povrchu polovodivého plátku 206 vyšší předpětí, na povrchu polovodičového plátku * « » · 9 ·In a preferred embodiment, when the plasma sheath 231 has an area that is 2.7 times the area of the plasma sheath 232, the bias on the semiconductor wafer 206 increases to -0.75, while the bias on the top electrode 200 drops to -0.05 . Since in this case, the bias surface 206 is higher preloaded, the semiconductor wafer surface is «« »· 9 ·
9 9 9 99
9 9 9 • ···♦9 9 9 • ··· ♦
206 je vyšší energie bombardujících iontů k napomáhání polovodičového leptání s vysokým poměrem vyleptaného profilu.206 is the higher energy of bombarding ions to aid semiconductor etching with a high etched profile ratio.
Je tudíž možné výhodně zvýšit předpětí na povrchu polovodičového plátku 206, aniž by to způsobilo zvýšení hustoty plazmy. Jak to bylo výše uvedeno, když hustota plazmy přesáhne přijatelnou hodnotu, procesní plyn může ztratit schopnost vyleptat žádoucí profil. Kromě toho, kvůli zvýšenému předpětí, které představuje zvýšení energie bombardujících iontů, je možné vyleptat profil s vysokým poměrem stran bez toho, že by došlo k předčasnému zastavení leptání, stranovému vyboulení profilu nebo posunutí procesního otvoru.It is therefore possible to advantageously increase the bias on the surface of the semiconductor wafer 206 without causing an increase in plasma density. As mentioned above, when the plasma density exceeds an acceptable value, the process gas may lose the ability to etch the desired profile. In addition, due to the increased bias, which is an increase in the energy of the bombarding ions, it is possible to etch a profile with a high aspect ratio without premature stopping the etching, lateral bulging of the profile or displacement of the process opening.
Mimoto, ačkoliv výše uvedené parametry jsou stanoveny pro komoru, která zpracovává osmi palcové polovodičové plátky, tyto parametry mohou být modifikovány pro substráty s různou velikostí a různými tvary, např. pro substráty používané při výrobě polovodičových zařízení a plochých panelových displejů. Zatímco vynález byl popsán na základě několika výhodných provedeni, odborníkovi v daném oboru jsou zřejmé další modifikace a ekvivalenty, které spadají do rozsahu vynálezu. Je rovněž nutné upozornit na to, že existuje mnoho alternativ provedení způsobu a zařízení podle vynálezu. Je tudíž nutné následující přiložené patentové nároky interpretovat tak, že obsahují všechny uvedené modifikace a ekvivalenty, které spadají do rozsahu vynálezu.In addition, although the above parameters are determined for a chamber that processes eight inch semiconductor wafers, these parameters can be modified for substrates of various sizes and shapes, e.g., substrates used in the manufacture of semiconductor devices and flat panel displays. While the invention has been described based on several preferred embodiments, other modifications and equivalents will be apparent to those skilled in the art which are within the scope of the invention. It should also be noted that there are many alternatives to embodiments of the method and apparatus of the invention. Accordingly, the following appended claims are to be construed to include all such modifications and equivalents as are within the scope of the invention.
Claims (31)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CZ20004672A CZ20004672A3 (en) | 1999-06-15 | 1999-06-15 | A chamber electrode for processing a semiconductor wafer with plasma etching and a method for producing said electrode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CZ20004672A CZ20004672A3 (en) | 1999-06-15 | 1999-06-15 | A chamber electrode for processing a semiconductor wafer with plasma etching and a method for producing said electrode |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CZ20004672A3 true CZ20004672A3 (en) | 2001-05-16 |
Family
ID=5472812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CZ20004672A CZ20004672A3 (en) | 1999-06-15 | 1999-06-15 | A chamber electrode for processing a semiconductor wafer with plasma etching and a method for producing said electrode |
Country Status (1)
| Country | Link |
|---|---|
| CZ (1) | CZ20004672A3 (en) |
-
1999
- 1999-06-15 CZ CZ20004672A patent/CZ20004672A3/en unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6106663A (en) | Semiconductor process chamber electrode | |
| KR102697450B1 (en) | Substrate processing apparatus and method, and semiconductor device manufacturing method using the processing method | |
| US6188564B1 (en) | Method and apparatus for compensating non-uniform wafer processing in plasma processing chamber | |
| CN102097353B (en) | Method of protecting a bond layer in a substrate support adapted for use in a plasma processing system | |
| CN1716530B (en) | Method and apparatus for stable plasma processing | |
| US20090242515A1 (en) | Plasma processing apparatus and plasma etching method | |
| US8920598B2 (en) | Electrode and plasma processing apparatus | |
| CN106486335A (en) | Plasma etch system and method using secondary plasma injection | |
| CN112640084A (en) | Confinement ring with extended life | |
| CN101199036A (en) | Confined plasma with tunable electrode area ratio | |
| CN118263111A (en) | Method for forming a pattern structure including silicon nitride | |
| TWI877214B (en) | Plasma processing apparatuses including multiple electron sources | |
| CZ20004672A3 (en) | A chamber electrode for processing a semiconductor wafer with plasma etching and a method for producing said electrode | |
| KR20140074531A (en) | Silicon carbide structures for plasma processing device | |
| JPH1050678A (en) | Electrode plate for plasma etching | |
| KR19980070940A (en) | Plasma etching apparatus and etching method comprising a phase difference regulator for providing a frequency wave having a phase difference to each of the upper electrode and the lower electrode | |
| TWI763084B (en) | Semiconductor processing equipment | |
| KR20160051653A (en) | Method of etching organic film | |
| KR100725614B1 (en) | Plasma processing apparatus | |
| KR20000019712A (en) | Wafer fixing unit of semiconductor etching apparatus | |
| KR200222491Y1 (en) | Plasma source structure of semiconductor device | |
| KR20220050335A (en) | Substrate processing apparatus including permittivity control unit | |
| KR20010035563A (en) | Etching Apparatus for the Fabrication of Semiconductor Device | |
| KR20040048515A (en) | Plasma etching apparatus including process chamber | |
| KR20030094486A (en) | Plasma type etching equipment |