CS277612B6

CS277612B6 - Wiring for multi-channel transmission of digital signals with one transmission cable

Info

Publication number: CS277612B6
Application number: CS45490A
Authority: CS
Inventors: Zdenko Ing Salak; Pavel Ing Busta; Karel Ing Becka
Original assignee: Cegelec Ckd
Priority date: 1990-01-31
Filing date: 1990-01-31
Publication date: 1993-03-17
Also published as: CS9000454A2

Abstract

Paralelní výstupy bloku (1) vstupních tvarovacích obvodů jsou spojeny přes paralelní registr (2) a vyrovnávací registr (3) s paralelními vstupy multiplexoru (4), jehož výstup je propojen přes součtový obvod (5) se vstupem vysílače (6), jehož výstup je spojen přenosovým kabelem se vstupem přijímače (11), jehož výstup je spojen se vstupem demultiplexního registru (12), jehož paralelní výstupy jsou spojeny s paralelními vstupy bloku (13) výstupních tvarovacích obvodů. Vzorkování a synchronizace přenášených signálů je řízeno obvody vysílacího generátoru (7) taktů, generátoru (9) synchronizace sektorů, generátoru (10) synchronizace cyklu a vysílacím čítačem (8). Dekódování digitxl~ích. signálů a převedení zpět na odpovídající počet výstupních digitálních signálů je provedeno pomocí dekodéru (14) synchronizací, spouštěcího obvodu (15) taktovacích pulsů, přijímacího čítače (16), generátoru (17) zápisových signálů a přijímacího generátoru (18) taktů.The parallel outputs of the input shaping circuit block (1) are connected via a parallel register (2) and a buffer register (3) to the parallel inputs of the multiplexer (4), the output of which is connected via a summing circuit (5) to the input of the transmitter (6), the output of which is connected by a transmission cable to the input of the receiver (11), the output of which is connected to the input of the demultiplexing register (12), the parallel outputs of which are connected to the parallel inputs of the output shaping circuit block (13). Sampling and synchronization of the transmitted signals is controlled by the circuits of the transmitting clock generator (7), the sector synchronization generator (9), the cycle synchronization generator (10) and the transmitting counter (8). Decoding of digital signals. signals and conversion back to the corresponding number of output digital signals is performed by a synchronization decoder (14), a clock pulse trigger circuit (15), a receiving counter (16), a write signal generator (17) and a receiving clock generator (18).

Description

Zapojení pro vícekanálový přenos digitálních signálů jedním přenosovým kabelem.Connection for multi-channel transmission of digital signals with one transmission cable.

Vynález se týká zapojení pro vícekanálový přenos digitálních signálů jedním přenosovým kabelem mezi centrálními a periferními zařízeními.The invention relates to a circuit for the multi-channel transmission of digital signals via a single transmission cable between central and peripheral devices.

Vzájemné propojování centrálních a periferních zařízení se dosud provádí příslušnými kabelovými spoji, které jsou obvykle realizovány kabely s několika páry vodičů z mědi a stíněním těchto vodičů kovovým pláštěm proti indukcí rušivých signálů. Při budování větších kabelových sítí spojujících zejména u větších výpočetních systémů s centralizovanou i decentralizovanou strukturou a zvláště pak při souběžném vedení více komunikačních kanálů na větší vzdálenosti, například mezi budovami, vzniká značná potřeba propojovacích kabelů. Při. takovýchto řešeních vzniká i potřeba umístit v několikanásobně větší vzdálenosti než povolují technické podmínky zařízení vzájemně komunikující paralelním přenosovým rozhraním, kterou nelze standardními prostředky řešit.The interconnection of the central and peripheral devices is still carried out by appropriate cable connections, which are usually realized by cables with several pairs of copper conductors and shielding these conductors by a metal sheath against the induction of interfering signals. When building larger cable networks connecting especially in larger computer systems with a centralized and decentralized structure, and especially when running several communication channels over longer distances, for example between buildings, there is a considerable need for interconnecting cables. At. Such solutions also have the need to place at a distance several times greater than the technical conditions of the device communicating with each other through a parallel transmission interface, which cannot be solved by standard means.

Uvedené nevýhody odstraňuje zapojení pro vícekanálový přenos digitálních signálů jedním přenosovým kabelem podle vynálezu, jehož podstata spočívá v tom, že paralelní výstupy bloku vstupních tvarovacích obvodů jsou spojeny přes sériovou kombinaci paralelního registru a vyrovnávacího registru s paralelními vstupy multiplexoru, jehož výstup je propojen přes součtový obvod se vstupem vysílače. Zapisovací vstup paralelního a vyrovnávacího registru a taktovací vstup vysílacího čítače je spojen s výstupem vysílacího generátoru taktů. První výstup vysílacího čítače je spojen s řídícím vstupem generátoru synchronizace sektorů, jehož první výstup je spojen s informačním vstupem generátoru synchronizace cyklu, jehož řídící vstup je spojen s druhým výstupem vysílacího čítače, přičemž výstup generátoru synchronizace cyklu je spojen jednak s informačním vstupem vysílacího čítače a jednak s informačním vstupem multiplexoru, jehož řídící vstup je spojen s třetím výstupem vysílacího čítače. Druhý výstup generátoru synchronizace sektorů je spojen s druhým vstupem součtového obvodu. Výstup vysílače je spojen přenosovým kabelem se vstupem přijímače, jehož výstup je spojen se vstupem demultiplexního registru, jehož paralelní výstupy jsou spojeny s paralelními vstupy bloku výstupních tvarovacích obvodů. Výstup přijímače je spojen se synchronizačními vstupy spouštěcího obvodu taktovacích pulsů, přijímacího čítače a generátoru zápisových signálů.The above-mentioned disadvantages are eliminated by the connection for multichannel transmission of digital signals by a single transmission cable according to the invention, the essence of which consists in that the parallel outputs of a block of input shaping circuits are connected via a series combination of parallel register and buffer register to parallel inputs of multiplexer, whose output is connected via summing circuit. with transmitter input. The write input of the parallel and buffer registers and the clock input of the transmit counter are connected to the output of the transmit clock generator. The first output of the transmitter is connected to the control input of the sector synchronization generator, the first output of which is connected to the information input of the cycle synchronization generator, the control input of which is connected to the second output of the transmitter, the output of the cycle synchronization generator being connected to the information input of the transmitter. on the one hand with the information input of the multiplexer, the control input of which is connected to the third output of the transmission counter. The second output of the sector synchronization generator is connected to the second input of the summing circuit. The output of the transmitter is connected by a transmission cable to the input of the receiver, the output of which is connected to the input of a demultiplex register, the parallel outputs of which are connected to the parallel inputs of a block of output shaping circuits. The output of the receiver is connected to the synchronization inputs of the clock pulse trigger circuit, the receiver counter and the write signal generator.

Taktovací vstup spouštěcího obvodu taktovacích pulsů je spojen s výstupem přijímacího generátoru taktů a výstup spouštěcího obvodu je spojen se vstupem přijímacího čítače, jehož první výstup je spojen s druhým vstupem dekodéru synchronizací, přičemž druhý výstup přijít·-čího čítače je spojen s druhým vstupem generátoru zápisových signálů, jehož výstup je spojen se vstupem demultiplexního registru.The clock input of the clock pulse trigger circuit is connected to the output of the receiving clock generator and the output of the trigger circuit is connected to the input of the receiver counter, the first output of which is connected to the second input of the decoder by synchronization, the second output of the input counter being connected to the second input of the write generator. signals, the output of which is connected to the input of the demultiplex register.

Vstupní digitální signály jsou paralelně vzorkovány několikanásobně vyšším vzorkovacím signálem a při dvouúrovňové časové synchronizaci jsou přenášeny v sériové formě maximální přenosovou frekvenci propojovacího vedení do přijímací části, kde jsou jednoduchým časovým dekódováním převedeny zpět na odpovídající počet výstupních digitálních signálů, přičemž přenášené digitální signály mohou být vzájemně asynchronní a dle použitých vstupních i výstupních tvarovacích obvodů může být každý signál individuálně výkonově upraven, případně galvanicky oddělen.The input digital signals are sampled in parallel by several times higher sampling signal and in two-level time synchronization are transmitted in serial form the maximum transmission frequency of the interconnector to the receiving part, where they are converted back to the corresponding number of output digital signals by simple time decoding. asynchronous and according to the used input and output shaping circuits, each signal can be individually power-adjusted or galvanically separated.

Výhodou zapojení podle vynálezu je přenos většího počtu digitálních signálů v jednom směru jedním kabelem mezi zařízeními výpočetních systémů proti doposud obvyklému vedení signálu větším počtem souběžných kabelů. Přenosovým vedením mezi vysílačem a přijímačem může být i optický vodič. Využitím spojení pro vícekanálový přenos digitálních signálů vzniknou největší úspory kovových vodičů a stínících plášťů a je zajištěna mnohem vyšší odolnost proti poruchovým signálům z okolí, kterým je kabelové spojení vedeno, zejména pak se zvýší spolehlivost přenosu informací u rozsáhlých automat!začnich systémů řízení technologických procesů. .The advantage of the circuit according to the invention is the transmission of a plurality of digital signals in one direction by one cable between the devices of computer systems over the hitherto conventional signal conduction by a plurality of parallel cables. The transmission line between the transmitter and the receiver can also be an optical conductor. The use of connections for multichannel transmission of digital signals results in the greatest savings of metal conductors and shielding sheaths and provides much higher resistance to disturbing signals from the environment through which the cable connection is conducted, especially increasing the reliability of information transmission in large automatic process control systems. .

Další výhodou je jednoznačná a okamžitá synchronizace obvodů na přijímací straně po ukončení prvního cyklu přenosu probíhající ve dvou úrovních, kde jedna úroveň synchronizace mezi dílčími sektory přenášených digitálních signálů kontroluje synchronizaci několikrát během jednoho přenosového cyklu a druhá úroveň synchronizace pak synchronizací každého uzavřeného cyklu. Přitom jakákoliv ztráta synchronizace blokuje změnu výstupních signálů a zároveň při začátku přenosového cyklu okamžité zasynchronizování přijímacích obvodů s tím, že platně jsou digitální signály přeneseny v rámci jednoho cyklu pouze po dobu správné synchronizace.Another advantage is the unambiguous and immediate synchronization of the circuits on the receiving side after the end of the first transmission cycle taking place in two levels, where one level of synchronization between subsectors of transmitted digital signals controls synchronization several times during one transmission cycle and the other level of synchronization by synchronizing each closed cycle. In this case, any loss of synchronization blocks the change of the output signals and at the same time, at the beginning of the transmission cycle, the immediate synchronization of the receiving circuits, provided that the digital signals are validly transmitted within one cycle only for the correct synchronization.

Blokové schéma zapojení pro vícekanálový přenos digitálních signálů jedním přenosovým kabelem podle vynálezu je na přiloženém výkresu.A block diagram of a circuit for the multi-channel transmission of digital signals via a single transmission cable according to the invention is shown in the accompanying drawing.

Vstupní digitální signály I jsou zavedeny na vstupu bloku 1 vstupních tvarovacích obvodů, jejichž paralelní výstupy jsou spojeny přes paralelní registr 2 a vyrovnávací registr 2 s paralelními vstupy multiplexoru 4, jehož výstup je propojen přes součtový obvod 5 se vstupem vysílače 6, Zapisovací vstup paralelního a vyrovnávacího registru 2 a 2 ^a taktovací vstup vysílacího čítače 8. je spojen s výstupem vysílacího generátoru 2 taktů. První výstup vysílacího čítače 2 j® spojen s řídicím vstupem generátoru 2 synchronizace sektorů, jehož výstup je spojen s informačním vstupem generátoru 10 synchronizace cyklu, jehož řídící vstup je spojen s druhým výstupem vysílacího čítače 8 a jehož výstup je spojen jednak s informačním vstupem vysílacího čítače 8 jednak s informačním vstupem multiplexoru 4, jehož řídící vstup je spojen s třetím výstupem vysílacího čítače 2· Výstup generátoru 2 synchronizace sektorů je spojen s druhým vstupem součtové!' obvodu 5. Výstup vysílače 6 je spojen přenosovým kabelem se vstupem přijímače 11, jehož výstup je spojen se vstupem demultiplexního registru 12, jehož paralelní výstupy jsou spojeny s paralelními vstupy bloku 12, výstupních tvarovacích obvodů. Výstup přijímače 11 je spojen s prvním vstupem dekodéru 14 synchronizaci, jehož výstup je spojen se synchronizačními vstupy spouštěcího obvodu 15 taktovacích pulsů, přijímacího čítače 12 a generátoru 17 zápisových signálů. Taktovací vstup spouštěcího obvodu 15 taktovacích pulsů je spojen s výstupem přijímacího generátoru 18 taktů a výstup spouštěcího obvodu 15 je spojen se vstupem přijímacího čítače 16, jehož první výstup je spojen s druhým vstupem dekodéru 14 synchronizace a jehož druhý výstup je spojen s druhým vstupem generátoru 17 zápisových signálů, jehož výstup je spojen se vstupem demultiplexního registru 12.The input digital signals I are introduced at the input of block 1 of input shaping circuits, the parallel outputs of which are connected via parallel register 2 and buffer register 2 to parallel inputs of multiplexer 4, the output of which is connected via summing circuit 5 to input of transmitter 6. of the equalization register 2 and 2 ^{and the} clock input of the transmit counter 8 is connected to the output of the transmit clock generator 2. The first output of the transmitter counter 2 is connected to the control input of the sector synchronization generator 2, the output of which is connected to the information input of the cycle synchronization generator 10, the control input of which is connected to the second output of the transmitter counter 8 and whose output is connected to the information input of the transmitter. 8 on the one hand with the information input of the multiplexer 4, the control input of which is connected to the third output of the transmitter counter 2. The output of the sector synchronization generator 2 is connected to the second sum input! ' The output of the transmitter 6 is connected by a transmission cable to the input of the receiver 11, the output of which is connected to the input of the demultiplex register 12, the parallel outputs of which are connected to the parallel inputs of block 12 of output shaping circuits. The output of the receiver 11 is connected to the first input of the synchronization decoder 14, the output of which is connected to the synchronization inputs of the clock pulse trigger circuit 15, the receiver counter 12 and the write signal generator 17. The clock input of the clock pulse trigger circuit 15 is connected to the output of the receive clock generator 18 and the output of the trigger circuit 15 is connected to the input of the receiver counter 16, the first output of which is connected to the second input of the synchronization decoder 14 and whose second output is connected to the second input of recording signals, the output of which is connected to the input of the demultiplex register 12.

Funkce'zapojení pro vícekanálový přenos digitálních signálů jedním přenosovým kabelem je následující: Signály I s jednosměrným přenosem dat paralelně vstupující do bloku 1 vstupních tvarovací ch obvodů jsou paralelním přenosovým spojením přeneseny do paralelního registru 2 a následným paralelním spojením přeneseny do vyrovnávacího registru 3./ z jehož výstupů jsou převedeny do multiplexoru 4, přičemž základní časování přenosů přes paralelní a vyrovnávací registr 2 a 3. na vstupy multiplexoru 4 řídí vysílací generátor 7 taktů, který zároveň řídí vysílací čítač 8. Vysílací čítač 8 signálem ze svého třetího výstupu řídí výběr vstupních signálů paralelních spojení multiplexoru 4 na multiplexovaný signál přenášený do součtového obvodu 5. Z prvního výstupu vysílacího čítače 8 je řízen generátor 2 synchronizace sektorů multiplexovaných dat a z druhého výstupu je řízen generátor 10 synchronizace cyklu, do kterého informace o déle synchronizačních mezer mezi sektory dat vstupuje z generátoru 9 synchronizace sektorů a zpracované informace o ukončení přenosového cyklu do vysílacího čítače 8. se přenáší ve formě signálu synchronizace cyklu pro počáteční nastavení vysílacího čítače 8 a do multiplexoru 4 do součtového obvodu 5. Součtový obvod 5 přidává dále informace o synchronizačních mezerách mezi sektory multiplexovaných dat vstupujících z generátoru 9 synchronizace sektorů a kompletní informaci v časové posloupnosti multiplexovaných dat a synchronizace cyklu přenáší do vysílače 6., zajišťujícího vysílání kompletní informace přenosovým kabelem do přijímače 11, zajišťujícího příjem a tvarování signálů z kabelového spojení, přenášených dále do demultiplexního registru 12 a dekodéru 14 synchronizaci, který zajišťuje synchronizaci spouštěcího obvodu 15 taktovacích pulsů vstupujících z přijímacího generátoru 18 taktů, dále synchronizaci přijímacího čítače 16, čítacího přijímací taktovací signál ze spouštěcího obvodu 15 taktovacích pulsů a řídícího signálu z prvního výstupu dekódování synchronizačních mezer v dekodéru 14 synchronizací. Přijímací čítač 16 dále z druhého výstupu řídí synchronizací generátoru 17 zápisových signálů přenášených do demultiplexního registru 12, kde je řízen převod multiplexovaných dat do jednotlivých bitů paralelních výstupů demultiplexního registru 12,. Paralelní informace z výstupů demultiplexního registru 12 je přenesena do bloku 13 výstupních tvarovacích obvodů s paralelními výstupními signály 0. odpovídajícími paralelním vstupním signálům I. Výstupní signály 0 odpovídají vstupním signálům I s časovými změnami danými následujícími podmínkami: perioda celého cyklu, tj. časový úsek mezi dvšMa signály synchronizace cyklu, je menší než maximálně povolená tolerance v době trvání minimální periody nebo změny každého ze signálů I resp. o a přenosová charakteristika zejména obvodů vysílače 6. a přijímače 11 včetně přenosového kabelu umožní nezkreslený přenos pulzního signálu obdélníkového tvaru se střídou 1:1 na kmitočtu shodném s kmitočtem vysílacího generátoru 7 taktů. Dále musí být splněna podmínka alespoň čtyřikrát vyššího kmitočtu přijímacího generátoru 18 taktů než je kmitočet vysílacího generátem 17 taktů.The connection function for multi-channel transmission of digital signals via a single transmission cable is as follows: Unidirectional data signals I entering the block shaping circuit block 1 in parallel are transferred to the parallel register 2 by a parallel transmission connection and transferred to the buffer register 3 by a subsequent parallel connection. whose outputs are transferred to the multiplexer 4, the basic timing of transmissions via the parallel and buffer registers 2 and 3 to the inputs of the multiplexer 4 controlled by a clock cycle generator 7 which simultaneously controls the transmitter counter 8. The transmitter counter 8 controls the selection of input signals by a signal from its third output. parallel connections of the multiplexer 4 to the multiplexed signal transmitted to the summing circuit 5. From the first output of the transmitter 8 is controlled the multiplexed data sector synchronization generator 2 and from the second output the cycle synchronization generator 10 is controlled into which information about longer synchronization gaps between data sectors enters from the generator. 9 sector synchronization and processed transmission cycle end information to transmit counter 8 is transmitted in the form of a cycle synchronization signal for initial setting of transmit counter 8 and to multiplexer 4 to summing circuit 5. Summing circuit 5 further adds information about synchronization gaps between sectors of multiplexed data entering from the sector synchronization generator 9 and transmits the complete information in the time sequence of the multiplexed data and the cycle synchronization to the transmitter 6, providing the transmission of complete information via a transmission cable to the receiver 11, receiving and shaping signals from the cable connection further transmitted to the demultiplex register 12 and decoder 14. synchronization, which ensures the synchronization of the trigger circuit 15 of the clock pulses input from the receiving clock generator 18, further synchronization of the receive counter 16, the counter of the receive clock signal from the clock pulse trigger circuit 15 and the control signal from the first decoder output. synchronization gaps in the synchronization decoder 14. The receive counter 16 further controls from the second output by synchronizing the generator 17 of write signals transmitted to the demultiplex register 12, where the conversion of the multiplexed data into individual bits of the parallel outputs of the demultiplex register 12 is controlled. The parallel information from the outputs of the demultiplex register 12 is transferred to the block 13 of output shaping circuits with parallel output signals 0 corresponding to the parallel input signals I. The output signals 0 correspond to the input signals I with time changes given by the following conditions: dvšMa cycle synchronization signals, is less than the maximum allowed tolerance in the duration of the minimum period or change of each of the signals I resp. o and the transmission characteristics of in particular the circuits of the transmitter 6 and the receiver 11, including the transmission cable, enable the undistorted transmission of a rectangular pulse signal with a 1: 1 alternation at a frequency identical to the frequency of the transmission clock generator 7. Furthermore, the condition of at least four times higher frequency of the receiving generator 18 cycles than the frequency of the transmitting generator 17 cycles must be met.

CS 277612 B6 4CS 277612 B6 4

Synchronizace obvodů na přijímací straně po ukončení prvního cyklu přenosu probíhá ve dvou úrovních, kde první úroveň je řešena přenosem několika sektorů složených vždy z postupného přenosu vzorků stavu vstupních signálů I doplněných synchronizačním stavem jedné logické úrovně s dobou přenosu shodnou s dobou přenosu jednoho vzorku, tj. s dobou trvání sektoru ts ts = /n + 1/ x tv ... kde tv perioda vzorkování řízená vysílacím generátorem 2 taktů a druhá úroveň synchronizace je řešena přenosem signálu synchronizace cyklu s dobou trvání tc tc = ts + /1 nebo 2/ x tv.Synchronization of circuits on the receiving side after the end of the first transmission cycle takes place in two levels, where the first level is solved by transmission of several sectors consisting of successive transmission of samples of input signals I supplemented by synchronization status of one logic level with transmission time equal to transmission time of one sample, ie with the duration of the sector ts ts = / n + 1 / x tv ... where the tv sampling period controlled by the transmitter of 2 cycles and the second level of synchronization is solved by transmitting the cycle synchronization signal with the duration tc tc = ts + / 1 or 2 / x tv.

Při použití k přenášených sektorů je kapacita přenášených signálů n x k a doba cyklu přenosu tp tp = k x ts + tc.When used for transmitted sectors, the capacity of the transmitted signals is n x k and the transmission cycle time tp tp = k x ts + tc.

Doba tp je pak určující pro stanovení minimální periody nebo její povolené tolerance n přenášeného vstupního signálu I na výstupní 0. *The time tp is then decisive for determining the minimum period or its permitted tolerance n of the transmitted input signal I to the output 0. *

Příkladem využití vynálezu je spojení terminálových pracovišť v jedné budově s počítačem či několika počítači ve vzdálené jiné budově nebo obdobně koncentrovaná periferní zařízení v objektu rozlehlého technologického procesu, např. válcovny, spojená s řídícím počítačem umístěným v jiném objektu.An example of the use of the invention is the connection of terminal workplaces in one building with a computer or several computers in another remote building or similarly concentrated peripheral devices in a large technological process building, e.g. a rolling mill, connected to a control computer located in another building.

Claims

Connection for multichannel transmission of digital signals by one transmission cable containing block of input and output shaping circuits, parallel and buffer register, multiplexer, demultiplex register, summing circuit, transmitter, receiver, connecting transmission cable, transmit and receive clock generator, transmit and receive counter, sector synchronization generator, cycle synchronization generator, synchronization decoder, clock pulse trigger circuit and write signal generator, characterized in that the parallel outputs of the input shaping circuit block (1) are connected via a series combination of parallel register (2) and buffer register (3) to parallel inputs of the multiplexer (4), the output of which is connected via a summing circuit (5) to the input of the transmitter (6), the write input of the parallel and buffer registers (2, 3) and the clock input of the transmitter counter (8) being connected to the output of the transmitter generator (7) cycles, while the first output of the transmitter counter (8) is connected to the control input up of a sector synchronization generator (9), the first output of which is connected to the information input of a cycle synchronization generator (10), the control input of which is connected to the second output of the transmitter counter (8), the output of the cycle synchronization generator (10) being connected to the information the input of the transmitter counter (8) and on the one hand the information input of the multiplexer (4), the control input of which is connected to the third output of the transmitter counter (8), the second output of the sector synchronization generator (9) being connected to the second input of the summing circuit (5); while the output of the transmitter (6) is connected by a transmission cable to the input of a receiver (11), the output of which is connected to the input of a demultiplex register (12), the parallel outputs of which are connected to the parallel inputs of a block (13) of output shaping circuits. ) is connected to the first input of the synchronization decoder (14), the output of which is connected to the synchronization input of the clock pulse trigger circuit (15) and to the synchronization input of the receiving counter (16) and on the one hand to the synchronizing input of the recording signal generator (17), the clock input of the clock pulse trigger circuit (15) being connected to the output of the clock clock generator (18) and the output of the trigger circuit (15) to the input counter (16), the first output of which is connected to the second input of the decoder (14) by synchronization, the second output of the receiving counter (16) being connected to the second input of the write signal generator (17), the output of which is connected to the input of the demultiplex register (12) .