CS276533B6

CS276533B6 - Main and Quench Pulse Generator Circuit Connections

Info

Publication number: CS276533B6
Application number: CS902034A
Authority: CS
Inventors: Josef Ing Csc Sluka; Vladimir Ing Potucek
Original assignee: Ckd Elektrotechnika
Priority date: 1990-04-24
Filing date: 1990-04-24
Publication date: 1992-06-17
Also published as: CS203490A3

Abstract

Zapojení je určeno pro frekvenčně-šířkové řízení půleních měničů se synchronisovaným hlavním impulsem, jehož šířka nepřesáhne minimální a maximální dovolenou mez. Jeho podstatou je zapojení generátoru (1) pevné frekvence přes generátor (2) pomocných frekvencí jednak s blokem logiky (4) přepínání frekvencí a jednak s generátorem (3) hlavního impulsu, které jsou vzájemně propojeny. Generované hlavní impulsy jsou vedeny přes hlavní hradlo (6) a zesilovač (7) hlavního impulsu do výkonových obvodů, přičemž zhášecí impulsy generované z bloku (4) logiky generátorem (8) pilovitého napětí jsou přes komparátor (11), blokovací obvod (10), zhášecí hradlo (9) a tvarovací obvod (13) zavedeny do sčítacího hradla (14), do kterého je přes derivační obvod (17) zapojen výstup bloku (16) poruchové logiky, který je zároveň zapojen jednak do zhášecího hradla (9) a jednak přes negátor (18) do zabezpečovacího hradla (5). Druhý vstup (5.2) zabezpečovacího hradla (5) je spojen s výstupem hlavního hradla (6), s nímž je spojen i vstup zhášecího hradla (9). Výstup zabezpečovacího hradla (5) je zapojen jednak do generátoru (3) hlavního impulsu a jednak do hlavního hradla (6).The connection is intended for frequency-width control of halving converters with a synchronized main pulse, the width of which does not exceed the minimum and maximum permissible limits. Its essence is the connection of a fixed frequency generator (1) via a generator (2) of auxiliary frequencies, on the one hand, with a logic block (4) of frequency switching and on the other hand with a generator (3) of the main pulse, which are interconnected. The generated main pulses are fed through the main gate (6) and the main pulse amplifier (7) to the power circuits, while the extinguishing pulses generated from the logic block (4) by the sawtooth voltage generator (8) are fed through the comparator (11), the blocking circuit (10), the extinguishing gate (9) and the shaping circuit (13) into the summing gate (14), to which the output of the fault logic block (16) is connected through the derivative circuit (17), which is also connected to the extinguishing gate (9) and to the security gate (5) via the negator (18). The second input (5.2) of the security gate (5) is connected to the output of the main gate (6), to which the input of the extinguishing gate (9) is also connected. The output of the security gate (5) is connected to the main pulse generator (3) and to the main gate (6).

Description

Vynález se týká zapojení obvodu generátoru hlavních a zhášecích impulsů pro frekvenčně-šířkové řízení pulsního měniče se synchronisovaným hlavním impulsem.The present invention relates to the circuitry of a main and quench pulse generator for frequency-width control of a synchronized main pulse converter.

Dosud běžně používané obvody k uvedenému účelu vytvářejí řídicí impulsy monostábilními klopnými obvody. Jejich nevýhodou je jednak nestálost šířky impulsu v závislosti na teplotě a čase a jednak citlivost na úroveň rušení, což snižuje spolehlivost celého zapojení i když četnost projevů náhodných rušení může být relativně nízká. Také vlivem stárnutí použitých součástek dochází ke změnám šířky impulsů. Pro správnou činnost výkonových obvodů pulsního měniče je nezbytné zaručit minimální i maximální dovolenou šířku. Příliš malá šířka impulsů vede k nepravidelnému chodu pulsního měniče, případně k jeho poškození, např. nesepnutí jednoho z tyristorů v sériovém řetězci. Naopak příliš velká šířka může । přetěžovat zapínací obvody tyristorů. Tepelnou závislost je proto nutné kompenzovat přídavnými obvody, které zvyšují složitost celého zapojení a ve svých důsledcích snižují spolehlivost zařízení. .Previously used circuits for this purpose generate control pulses by monostable flip-flops. Their disadvantage is both the instability of the pulse width depending on temperature and time and the sensitivity to the level of interference, which reduces the reliability of the entire circuit, although the frequency of random interference may be relatively low. The pulse width also changes due to the aging of the components used. For the correct operation of the power circuits of the pulse converter, it is necessary to guarantee the minimum and maximum allowable width. Too small a pulse width leads to irregular operation of the pulse converter, or to its damage, eg failure of one of the thyristors in the series chain. Conversely, too large a width can। overload the thyristor switching circuits. It is therefore necessary to compensate for the thermal dependence with additional circuits, which increase the complexity of the entire connection and, as a result, reduce the reliability of the device. .

Výše uvedené nedostatky odstraňuje zapojení obvodu generátoru hlavních a zhášecích impulsů pro frekvenčně-šířkové řízení pulsního měniče se synchronizovaným hlavním impulsem podle vynálezu, sestávající mimo jiné z generátoru pevné frekvence, bloku poruchové logiky, generátoru velikosti posunutí zhášecího impulsu, generátoru požadované pracovní frekvence, generátoru pilovitého napětí, komparátoru, tvarovacího obvodu, zesilovačů hlavních a zhášecích impulsů, jehož podstatou je, že výstup generátoru pevné frekvence je přes generátor pomocných frekvencí zapojen jednak na první vstup- generátoru hlavního impulsu a jednak na první vstup bloku logiky přepínání frekvencí, jehož druhý výstup je připojen k výstupu generátoru požadované frekvence. Třetí výstup tohoto bloku logiky je připojen na druhý vstup generátoru hlavního impulsu, jehož výstup je připojen na druhý vstup hlavního hradla. První vstup hlavního hradla je spojen se třetím vstupem generátoru hlavního impulsu a zároveň s výstupem zabezpečovacího hradla, jehož druhý vstup je spojen jednak s výstupem hlavního hradla a současně s druhým vstupem zhášecího hradla a se vstupem koncového zesilovače hlavního impulsu. První výstup zabezpečovacího hradla je připojen k výstupu negátoru, jehož vstup je spojen s výstupem bloku poruchové logiky a zároveň se vstupem derivačního obvodu a prvním vstupem zhášecího hradla. Na třetí vstup zhášecího hradla je připojen první vstup blokovacího obvodu a druhý výstup bloku logiky přepínání frekvencí, jehož první výstup je spojen se vstupem generátoru pilovitého napětí. Výstup generátoru pilovitého napětí je spojen s prvním vstupem komparátoru, s jehož druhým vstupem je spojen s výstupem generátoru velikosti posunutí zhášecího impulsu, zatímco s jeho výstupem je spojen druhý vstup blokovacího obvodu. Výstup blokovacího obvodu je spojen se čtvrtým vstupem zhášecího hradla, jehož výstup je spojen se vstupem tvarovacího obvodu. Výstup tvarovacího obvodu je připojen na první vstup sčítacího hradla, na jehož druhý vstup je připojen výstup derivačního obvodu, zatímco jeho výstup je spojen se vstupem koncového zesilovače zhášecího impulsu.The above-mentioned drawbacks are eliminated by the connection of a main and quench pulse generator circuit for frequency-width control of a synchronized main pulse converter according to the invention, consisting inter alia of a fixed frequency generator, fault logic block, quench pulse shift generator, desired operating frequency generator, sawtooth generator voltage, comparator, shaping circuit, main and quenching pulse amplifiers, the essence of which is that the output of the fixed frequency generator is connected via the auxiliary frequency generator to the first input of the main pulse generator and to the first input of the frequency switching logic block whose second output is connected to the output of the required frequency generator. The third output of this logic block is connected to the second input of the main pulse generator, the output of which is connected to the second input of the main gate. The first input of the main gate is connected to the third input of the main pulse generator and at the same time to the output of the safety gate, the second input of which is connected to the output of the main gate and at the same time to the second input of the extinguishing gate and the input of the main amplifier. The first output of the safety gate is connected to the output of the negator, the input of which is connected to the output of the fault logic block and at the same time to the input of the derivation circuit and the first input of the extinguishing gate. The first input of the blocking circuit and the second output of the frequency switching logic block are connected to the third input of the extinguishing gate, the first output of which is connected to the input of the sawtooth voltage generator. The output of the sawtooth voltage generator is connected to the first input of the comparator, the second input of which is connected to the output of the extinguishing pulse displacement generator, while to its output the second input of the blocking circuit is connected. The output of the blocking circuit is connected to the fourth input of the quench gate, the output of which is connected to the input of the shaping circuit. The output of the shaping circuit is connected to the first input of the summing gate, to the second input of which the output of the shunt circuit is connected, while its output is connected to the input of the end amplifier of the quenching pulse.

Zapojením podle vynálezu je zabezpečeno, že požadovaná šířka impulsů nepřesáhne svou dovolenou minimální a maximální mez a to nezávisle na teplotě, času i případném stárnutí součástek řídicích obvodů pulsního měniče. Zároveň je zajištěno, že v žádném případě např. ani při blokování impulsů v důsledku poruchy právě v okamžiku vysílání hlavního impulsu, nedojde ke zkrácení hlavního impulsu. .The circuit according to the invention ensures that the required pulse width does not exceed its permissible minimum and maximum limit, independently of the temperature, time and possible aging of the control circuit components of the pulse converter. At the same time, it is ensured that in no case, for example, even when the pulses are blocked due to a fault at the moment of the main pulse transmission, the main pulse is shortened. .

Na připojeném výkresu je schematicky znázorněn příklad zapojení obvodu generátoru hlavních a zhášecích impulsů pro frekvenčně-šířkové řízení pulsních měničů se synchronizovaným hlavním impulsem podle vynálezu.The accompanying drawing schematically shows an example of the circuit connection of a main and quench pulse generator for frequency-width control of pulse converters with a synchronized main pulse according to the invention.

Výstup generátoru pevné frekvence 1. je přes soustavu děliček Označených jako generátor 2 pomocných frekvencí zapojen jednak na první vstup 3,£ generátoru 3 hlavního impulsu a jednak na první vstup 4.1_ bloku 4 logiky přepínání frekvencí, jehož druhý vstup 4.2 je připojen k výstupu generátoru ^9 požadované pracovní frekvence, zatímco jeho třetí výstup £.5 je připojen na druhý vstup 3.2 generátoru 3 hlavního impulsu. Výstup generátoru 3 hlavního impulsu je připojen na druhý vstup 6^2 hlavního hradla 6, jehož první vstup 6.1 jeThe output of the fixed frequency generator 1 is connected via a set of dividers designated as auxiliary frequency generator 2 to the first input 3, 6 of the main pulse generator 3 and to the first input 4.1_ of the frequency switching logic block 4, the second input 4.2 of which is connected to the generator output. ^ 9 of the required operating frequency, while its third output £ .5 is connected to the second input 3.2 of the main pulse generator 3. The output of the main pulse generator 3 is connected to the second input 6 ^ 2 of the main gate 6, the first input 6.1 of which is

CS 276 533 B6 spojen se třetím vstupem 3^.3 generátoru 3 hlavního impulsu a současně s výstupem zabezpečovacího hradla 5, které má svůj druhý vstup 5^2 spojen s výstupem hlavního hradla 6, se druhým vstupem 9^2 zhášecího hradla 9 a vstupem koncového zesilovače 7 hlavního impulsu. Na první vstup 5^2 zabezpečovacího hradla 5 je připojen výstup negátoru 22, jehož vstup je spojen s výstupem bloku 16 poruchové logiky zároveň se vstupem derivačního obvodu V? a prvním vstupem 9_X2 zhášecího hradla 9, jehož třetí vstup 9^3 je spojen s prvním vstupem £0^1 blokovacího obvodu W a druhým výstupem 4.4 bloku 4 logiky přepínání frekvencí. Výstup tohoto bloku 4 logiky je spojen se vstupem generátoru 8 pilovitého napětí, jehož výstup je spojen s prvním vstupem komparátoru22» na jehož druhý vstup je připojen výstup generátoru 22 velikosti posunutí zhášecího impulsu. Výstup komparátoru 21 připojen na druhý vstup 22^2 blokovacího obvodu 22, jehož výstup je spojen se čtvrtým vstupem 9_Λ4 zhášecího hradla 9, který je svým výstupem spojen se vstupem tvarovacího obvodu 22· K výstupu tvarovacího obvodu 22 á^e připojen první vstup 4_J sčítačího hradla 24, jehož druhý vstup 4_Λ2 je spojen s výstupem derivačního obvodu 27, zatímco výstup sčítačího hradla 24 je spojen se vstupem koncového zesilovače 25 zhášecího impulsu.It is connected to the third input 33 of the main pulse generator 3 and at the same time to the output of the safety gate 5, which has its second input 52 connected to the output of the main gate 6, to the second input 92 of the quench gate 9 and the input main amplifier power amplifier 7. The output of the negator 22 is connected to the first input 52 of the security gate 5, the input of which is connected to the output of the fault logic block 16 at the same time as the input of the derivation circuit V? and a first input 9 _X 2 of the quench gate 9, the third input 9 ^ 3 of which is connected to the first input £ 0 ^ 1 of the interlocking circuit W and the second output 4.4 of the block 4 of the frequency switching logic. The output of this logic block 4 is connected to the input of a sawtooth voltage generator 8, the output of which is connected to the first input of a comparator 22, to the second input of which the output of a quench pulse displacement generator 22 is connected. The output of comparator 21 is connected to the second input 22 ^ 2 of the blocking circuit 22, whose output is connected to a fourth input 9 _Λ 4 quenching gate 9, which is with its output connected to the input of the shaping circuit 22, · to the output of the shaping circuit 22 and ^e connected to the first input 4_J of the adder gate 24, the second input 4 _Λ 2 of which is connected to the output of the shunt circuit 27, while the output of the adder gate 24 is connected to the input of the quenching pulse power amplifier 25.

Signál pevné frekvence prochází přes soustavu děliček do generátoru 3 hlavního impulsu, kam jsou zároveň přiváděny signály z bloku 4 logiky přepínání frekvencí a ze zabezpečovacího hradla 5· Tvarovaný hlavní impuls z výstupu generátoru 3 vstupuje do hlavního hradla 6 druhým vstupem 6^2 a na jeho první vstup 6.J je zároveň přiváděn výstupní signál ze zabezpečovacího hradla 5, který v případě poruchy zablokuje vyslání hlavního impulsu. Za normálního stavu je výstupní signál hlavního hradla 6 veden do zesilovače 7 hlavního impulsu jako hlavní impuls a odtud je dále veden k nezakresleným výkonovým obvodům pulsního měniče. Blok 4 logiky přepínání frekvencí je řízen požadavky kí až kn na pracovní frekvenci .. z generátoru 22· Jeho výstupními signály, kromě již zmíněného řízení generátoru 3 hlavního impulsu, jsou řízeny i zhášecí impulsy. Jeden z jeho výstupních·,signálů^je; přivádění ná:VsW ispul! generátoru 8 pilovitého napětí, další výstupní signál je veden na třetí vstup zhášecího · hradla 9 a současně na první vstup 20J blokovacího obvodu 2£, do jehož druhého vstupu Ιθχ²- ·' ? je přiváděn výstupní signál komparátoru 22· Na vstupy komparátoru Jú. je přiváděn--jednak· signál pilovitého napětí a jednak výstupní signál generátoru £2 velikosti· posunutí izháše-Jl'·-·: -ý: čího impulsu. Výstupní signál blokovacího obvodu 22 je zaveden do čtvrtého vstupu 9.4 zhá- ; šecího hradla 9, jehož výstupní signál je veden do tvarovacího obvodu 22» kde je definována délka zhášecího impulsu. Vytvarovaný zhášecí impuls je pak po průchodu sčítacím hradlem 24 zesílen koncovým zesilovačem 22 zhášecích impulsů a veden k výkonovým obvodům měniče. Výkonový signál z bloku 22 poruchové logiky, blokující úrovní log 0 je přiveden do zhášecího hradla 9, kde způsobuje v okamžiku poruchy vyslání dalších zhášecích impulsů. Stejný výkonový signál z bloku 22 poruchové logiky je veden přes derivační obvod.22 na druhý vstup 24.2 sčítačího hradla 24, kde působí na vyslání zhášecího impulsu i v případě, kdy jsou zhášecí impulsy již zablokovány zhášecím hradlem 9. Současně je výkonový signál z bloku 22 P°“ ruchové logiky přiveden přes negátor 2θ na první vstup zabezpečovacího hradla které blokuje v případě poruchy vyslání hlavního impulsu, jak bylo již zmíněno. Na druhý vstup 5.,2 zabezpečovacího hradla j^e přiveden výstup hlavního hradla 6, čímž je zamezeno blokování hlavního impulsu právě vysílaného. Tím je v důsledku zajištěno, že hlavní impuls nebude zkrácen.The fixed frequency signal passes through a set of dividers to the main pulse generator 3, where signals from the frequency switching logic block 4 and from the safety gate 5 are fed at the same time. the first input 6.J simultaneously supplies an output signal from the safety gate 5, which in the event of a fault blocks the transmission of the main pulse. Under normal conditions, the output signal of the main gate 6 is fed to the main pulse amplifier 7 as a main pulse and from there it is further fed to the power circuits of the pulse converter not shown. The block 4 of the frequency switching logic is controlled by the requirements k1 to kn for the operating frequency. One of its output signals is; bringing us: VsW ispul! of the sawtooth voltage generator 8, another output signal is fed to the third input of the quench gate 9 and at the same time to the first input 20J of the blocking circuit 2 £, to the second input of which Ιθχ ² - · '? the output signal of the comparator 22 is fed to the inputs of the comparator Jú. the sawtooth voltage signal and the output signal of the generator 2 of magnitude · displacement of the extinguishing pulse are fed. The output signal of the blocking circuit 22 is fed to the fourth input 9.4; 9, the output signal of which is fed to the shaping circuit 22 where the length of the quenching pulse is defined. The formed quenching pulse is then amplified by the power amplifier 22 of the quenching pulses after passing through the summing gate 24 and is fed to the power circuits of the converter. The power signal from the fault logic block 22, blocking the log 0 level, is fed to the quench gate 9, where it causes further quench pulses to be sent at the time of the fault. The same power signal from the fault logic block 22 is fed via the derivation circuit 22 to the second input 24.2 of the adder gate 24, where it acts to send a quench pulse even if the quench pulses are already blocked by the quench gate 9. At the same time the power signal from block 22 is The power logic is fed via the negator 2θ to the first input of the safety gate, which blocks in the event of a failure the transmission of the main pulse, as already mentioned. The second input of the fifth, the security gate 2 ^e j led the outlet of the main gate 6, thereby preventing the blocking of the main pulse being transmitted. As a result, it is ensured that the main pulse is not shortened.

Claims

PATENT CLAIMS

Main and quench pulse generator circuit wiring for frequency-width control of the pulse converter, including, but not limited to, a fixed frequency generator, a fault logic block, a quench pulse displacement magnitude generator, a required operating frequency generator, a sawtooth voltage generator, a comparator, shaping circuit and main and end amplifiers. quenching pulses, characterized in that the output of the fixed frequency generator (1) is connected to the input of the generator (

2) auxiliary frequencies, the output of which is connected to the first input

3 OS 276 533 B6 (3 · 1) of the main pulse generator (3) and on the one hand: to the first input (4 · ¹ ) of the frequency switching logic block (4), the second input (4 · 2) of which is connected to the generator output (19). ) of the required operating frequency, while its third output (4.5) is connected to the second input (3.2) of the main pulse generator (3), the output of which is connected to the second input (6.2) of the main gate (6), whose first input (6.1) is connected to the third input (3.3) of the main pulse generator (3) and at the same time to the output of the safety gate (5), which has its second input (5.2) connected to the output of the main gate (6), to the second input (9 · 2) (9) and with the input of the main amplifier end amplifier (7), while the first input (5.1) of the safety gate (5) is connected to the output of the negator (18), the input of which is connected to the output of the fault logic block (16). , which is further connected to the input of the derivation circuit (17) and the first input (9.1) of the quench gate (9), to the third input (9 · 3) of which the first input is connected. p * (10.1) of the blocking circuit (10) and the second output (4.4) of the block (4) of frequency switching logic, the first output (4.3) of which is connected to the input of the sawtooth voltage generator (8), the output of which is connected to the first input of the comparator ( 11), which has connected to the second input the output of a generator (12) of magnitude of the extinguishing pulse and whose output is connected to the second input (10.2) of the blocking circuit (10) whose output is connected to the fourth input (9.4) of the extinguishing gate (9), which is connected by its output to the input of the shaping circuit (13), the output of which is connected to the first input (14.1) of the summing gate (14), while the second input (14.2) of the summing gate (14) is connected to the output of the shunt circuit (17) and the output of the summing gate (i4) is connected to the input of the power amplifier (15) of the quenching pulse.