CS269570B1 - Zapojenie pre hradlovanie dátových signálov výstupného kanála programovatelného obvodu pre paralelný vstup-výstup - Google Patents

Description

CS 269 570 81 1

Vynález sa týká zapojenia pře hradlovanie dátových signálov výstupného kanála pro-gramovatelného obvodu pre paralelný vstup-výstup, před a počas zápisu stavového slova doriadiaceho registra, ako aj při prvých zápisoch do registrov výstupných kanálov tohto obvodu. Programovatelný obvod pre paralelný vstup-výstup sa vyznačuje tou vlastnosfou, žepo zápise riadiaceho slova do stavového registra, dochádza k zmene logického stavu dá-tových signálov, kanála naprogramovaného ako výstup. Všetky dátové signály výstupnéhokanála prechádzajú do stavu logická nula, ktorá je reprezentovaná potenciálom zeme. Ten-to stav sa může zmeniť len zápisom dát do registra výstupného kanála. II dosial známých zapojení sa k prepojeniu výstupu výstupného kanála, programovatel-ného obvodu pře paralelný vstup-výstup, používá trojstavový oddělovací budič, na vstupktorého je připojený výstupný signál výstupného kanála, pričom na jeho výstup je připo-jené ovládané elektrické zariadenie. Použitie trojstavového oddelovacieho budiča umož-ňuje zamedzif zmene logického stavu signálu na vstupe ovládaného elektrického zariadeniavyužitím stavu vysokej impedancle výstupu budiča. Při niektorých aplikáciach programo-vatelného obvodu pre paralelný vstup-výstup, v5ak z hladiska ovládaného elektrickéhozariadenia nie je žiadúca možnost vzniku stavu vysokej impedancie, na vodiči spojenomso vstupom ovládaného elektrického zariadenia. Trojstavový oddělovací budič má naviacpoměrně velký odběr zo zdroja napájacieho napatia, ktorý vyplývá z výkonového zosilneniasignálu, pripojenom na vstup budiča. Nie vždy, je však potřebné dosiahnuť velké výkonové.zosilnenie signálu výstupu, výstupného kanála. V takýchto prípadoch sa u doteraz známýchzapojení používá logické dvojstavové hradlo, na vstup ktorého je připojený výstup výstupného kanála, programovatelného obvodu pre paralelný vstup-výstup, pričom výstup hradlaje spojený so vstupom ovládaného elektrického zariadenia. Nevýhodou tohto zapojenia je,že z hladiska ovládaného elektrického zariadenia, činnost ktorého je určovaná stavom dátivých signálov výstupného kanála, znamená změna logického stavu signálov výstupov, pozápise stavového slova, nežiadúci jav, následkom ktorého dochádza k nežiadanému uvedeniuovládaného elektrického zariadenia do činnosti. K tomuto javu může důjsť aj v případe, žiprogramovatelný obvod pře paralelný vstup-výstup, je programovo ovládaný takým spůsobom,že po zápise stavového slova do riadiaceho registra sa zápisom dát, do registra výstupné-ho kanála, nastaví úroveň signálov výstupov do stavu logická jednička.

Uvedené nevýhody odstraňuje zapojenie pre hradlovanie dátových signálov výstupnéhokanála programovatelného obvodu pre paralelný vstup-výstup. Podstata vynálezu spočíváv tom, že svorka, na ktorú je připojený vstup nižší bit adresy registra programovatel-ného obvodu pre paralelný vstup-výstup, je spojená s prvým vstupom osemvstupového hradlaSvorka na ktorú je připojený vstup vyšší bit adresy registra, programovatelného obvodupře paralelný vstup-výstup, je spojená s druhým vstupom osemvstupového hradla. Svorkana ktorú je připojený vstup čítanie, programovatelného obvodu pře paralelný vstup-vý-stup, je spojená s třetím vstupom osemvstupového hradla a súčasne s prvým vstupomtrojvstupového hradla. Svorka na ktorú je připojený vstup zápis, programovatelnéhoobvodu pre paralelný vstup-výstup, je spojená so vstupom jednovstupového hradla, ktoré-ho výstup je spojený s druhým vstupom trojvstupového hradla a zároveň so štvrtým vstupomosemvstupového hradla. Svorka na ktorú je připojený vstup výběr programovatelného obvodupře paralelný vstup-výstup, je spojená so vstupom jednovstupového hradla, ktorého vý-stup je spojený s třetím vstupom trojvstupového hradla a zároveň s piatym vstupom osem-vstupového hradla. Siesty, siedmy a ůsmy vstup osemvstupového hradla sú spojené s prvýmkoncom prvého odporu, ktorého druhý koniec je připojený ku kladnému pólu zdroja napá-jacieho napatia. Svorka na ktorú je připojený vstup nulovanie, programovatelného obvodupre paralelný vstup-výstup, je spojená so vstupom jednovstupového hradla, ktorého vý-'stup je připojený na druhý vstup dvojvstupového hradla, pričom na jeho prvý vstup jepřipojený výstup osemvstupového hradla. Výstup tohto dvojvstupového hradla je připojený 2 CS 269 570 na vstup jednovstupového hradla, ktorého výstup je spojený s nulovacím vstupom posuv-hého registra. Výstup trojvstupového hradla je připojený na prvý vstup dvojvstupovéhohradla, ktorého výstup je připojený na hodinový vstup posuvného registra. Vstup uvolne-nia nastavenia a prvý až piaty nastavovací vstup posuvného registra, sú připojené' nasvorku nulového potenciálu. Vstup pře sériový přenos, posuvného registra, je připojenýk prvému konců druhého odporu, ktorého druhý konie; je připojený ku kladnému pólu zdrojanapájacieho napátia. Druhý dátový výstup posuvného registra je připojený k prvému vstupudvojvstupového hradla, ktorého výstup je připojený na vstup ovládaného elektrického za-riadenia. Druhý dátový výstup posuvného registra, je zároveň spojený so vstupom jedno-vstupového hradla, ktorého výstup je připojený k druhému vstupu dvojvstupového hradla,ktorého výstup je připojený na hodinový vstup posuvného registra. Svorka ku ktorej jepřipojený dátový výstup výstupného kanála programovatelného obvodu pře paralelný vstup--výstup, je spojená s druhým vstupom dvojvstupového hradla, ktorého výstup je spojený sovstupom ovládaného elektrického zariadenia. Výhodou zapojenia podlá vynálezu je, že sa zanedzí znene úrovně ovládacieho signálupřipojeného k elektrickému zariadeniu, ktoré je ovládané dátovým signálem výstupnéhokanála programovatelného paralelné vstupno-výstupného obvodu, po zápise stavového slovado riadiaceho registra programovatelného obvodu. V případe, že sa uskutoční zápis doriadiaceho registra, dochádza k vynulovaniu posuvného registra a teda aj k okamžitémublokovaniu signálu výstupného kanála. Ďalšia výhoda spočívá v tom, že zapojenie je pou-žitelné na blokovanie výstupných signálov celého výstupného kanála, zapojením ůsmich dvojvstupových hradiel paralelné k výstupu posuvného registra. Zapojenie možno tiež použitv případe, že programovatelný obvod Je riadiacim slovom nastavený tak, že dva alebo trikanály budu pracovat ako výstupné. V takom případe sa k vstupu blokovacieho hradla při-padne hradiel připojí třetí připadne štvrtý dátový výstup posuvného registra.

Na pripojenom výkrese je nakreslený příklad zapojenia podlá vynálezu.

Svorka 1. na ktoru je připojený vstup 2 nižší bit adresy registra programovatelnéhoobvodu pre paralelný vstup-výstup, je spojená so vstupom 2 osemvstupového hradla 100.Svorka 2 na ktorú je připojený vstup 2 vyšší bit adresy registra programovatelného ob-vodu pře paralelný vstup-výstup, je spojená so vstupom 2 osemvstupového hradla 100.

Svorka 2 na ktorú je připojený vstup 2 Cítanie, programovatelného obvodu pře paralelnývstup-výstup, Je spojená so vstupom £ osemvstupového hradla 100 a eúčasne so vstupom 10trojvstupovóho hradla 101. Svorka 11 na ktorú je připojený vstup 12 zápis, programova-telného obvodu pře paralelný vstup-výstup, je spojená so vstupom 15 jednovstupového hrad-la 102, ktorého výstup 14 je spojený so vstupom 15 trojvstupového hradla 101 a zároveňso vstupom 16 osemvstupového hradla 100. Svorka 17 na ktorú je připojený vstup 18 vý-běr, programovatelného obvodu pře paralelný V3tup-výstup, je spojená so vstupom 19 jed-novstupového hradla 105, ktorého výstup 20 je spojený so vstupom 21 trojvstupovéhohradla 101 a zároveň so vstupom 22 osemvstupového hradla 100, pričom vstupy 25,24,osemvstupového hradla 100 sú spojené s prvým koncom odporu 26, ktorého druhý koniec 27je připojený ku kladnému pólu zdroja napájacieho napátia. Svorka 28 na ktorú je připojenývstup 29 nulovanie programovatelného obvodu pře paralelný vstup-výstup, je spojená sovstupom 50 jednovstupového hradla 104, ktorého výstup 51 je připojený na vstup 21dvojvstupového hradla 105, pričom výstup 55 osemvstupového hradla 100 je připojený navstup 54 dvojvstupového hradla 105, ktorého výstup 55 je připojený na vstup 56 jedno-vstupového hradla 106, ktorého výstup 57 je spojený s nulovacím vstupom 58 posuvnéhoregistra 107. Výstup 59 trojvstupového hradla 101 ;= připojený na vstup 40 dvojvstupové-ho hradla 108, ktorého výstup 41 je připojený na hodinový vstup 42 posuvného registra107, pričom vstup uvolnenia nastavenia 45 a prvý až piaty nastavovací vstup 44 až 48posuvného registra 107, sú připojené na svorku 49 rulového potenciálu. Vstup pře sériový

Claims (1)

1. CS 26? 570 B1 5 přenos 50, posuvného registra 107, je připojený k prvému konců odporu 51, ktorého druhýkoniec 52 je připojený ku kladnému pólu zdroja napájacieho napatia. Druhý dátový výstup55 posuvného registra 107 je připojený k vstupu 54 dvojvstupového hradla 110 a zároveňk vstupu 55 jednovstupového hradla 109, ktorého výstup 56 je. připojený k vstupu 22dvojvstupového hradla 108. Svorka 58 ku ktorej je připojený dátový výstup 59 výstupnéhokanála programovatelného obvodu pře paralelný vstup-výstup, je spojená so vstupom 60dvojvstupového hradla 110, ktorého výstup 61 je připojený k svorke 62. ktorá je spojenáso vstupom ovládaného elektrického zariadenia. Zapojenie pracuje nasledovným spfisobom. Stav logická jednička signálu na vstupe29 reprezentovaná potenciálom kladného pólu zdroja napájacieho napátia, spdsobí navstupe 38 posuvného registra 107 stav logická nula, reprezentovanou nulovým potenciálom,čoho následkom výstup 53 přejde do stavu logická nula a zároveň s tým, přejde výstup 61dvojvstupového hradla 110 do stavu logická jednička. Tým je uskutočnená inicializáciaprogramovatelného obvodu, ako aj posuvného registra 107 a signál na vstupe 29 prechádzado úrovně logická nula. Při zápise stavového slova do riadiaceho registra programova-telného obvodu sú signály na vstupoch 2, 2» θ v stave logická jednička a signály navstupoch 12, 18 v stave logická nula, čim je na výstupoch 33 a 39 vyvolaný stav logickánula. Na vstupe 42 je stav logická jednička a na vstupe 38 je stav logická nula. Posuvnýregister 107 je teda vynulovaný a výstup 53 je v stave logická nula, teda výstup £1dvojvstupového hradla 110 je v stave logická jednička, nezávisle od signálu na výstupe59. ktorého úroveň sa po zápise stavového slova do riadiaceho registra programovatelnéhoobvodu změní z logickej jedničky na logickú nulu. Zápisom dát do registra výstupnéhokanála programovatelného obvodu sa změní úroveň signálu na výstupe 59 na úroveň logickájednička. Pri tomto zápise je aspoň jeden zo signálov na vstupoch 2, 5 v úrovni logickánula. Za předpokladu, že signál na vstupe 29 je v úrovni logická nula, je na vstupe38 signál úrovně logická jednička. Pri zápise dát do.registra výstupného kanála je sig-nál na vstupe £ v úrovni logická jednička a signály na vstupoch 12. 18 sú v úrovni lo-gická nula a preto úroveň signálu na vstupe 42 je logická jednička, pretože na vstupe57 je signál úrovně logická jednička, vyvolaný signálom logická nula na výstupe 53posuvného registra 107. Týmto zápisom sa změní úroveň signálu na výstupe 63 z úrovnělogická nula na úroveň logická jednička. Pri ňalšom zápise dát do registra výstupnéhokanála, sa už úroveň signálu na výstupe 59 nsmsní, avSak týmto zápisom sa změní úroveňsignálu na výstupe 53 z úrovně logická nula na úroveň logická jednička. Signál na vý-stupe 59 takto už nie je hradlovaný a po invertovaní dvojvstupovým hradlom 110 sa dostá-vá na výstup 61. Úroveň logická jednička na výstupe 53 spfisobuje vznik signálu úrovnělogická jednička na vstupe 42. Signál z výstupu 39 je vzhZadom k výstupu 41 blokovanýa nemůže spůsobiť změnu úrovně signálu na vstupe 42. V konkrétnom případe zapojenia je osemvstupové hradlo 100 typu MH 7430. Dvojvstupo-vé hradlá 105, 108, 110 sú typu MH 7400. Jednovstupové hradlá 102, 103, 104, 106, 109sú typu MH 7404 a trojvstupové hradlo 101 je typu MH 7410. Posuvný register 107 je typuMH 7496. Odpory. 26. 51 sú typu TR 191 s rovnakou hodnotou ohmického odporu 2200 ohmov.Programovatelný obvod pre paralelný vstup-výstup je typu MHB 8255. Zapojenie je použitelné v mikropočítačových systémoch, kde digitálně výstupy súrealizované programovatelným obvodom pře paralelný vstup-výstup. PREDMET VYNÁLEZU Zapojenie pře hradlovanie výstupných dátových signálov, výstupného kanála progra- movatelného obvodu pře paralelný vstup-výstup, před a počas zápisu stavového slova 4 CS 269 570 B1 do riadiaceho registra, ako aj pri prvých zápisoch do registrov výstupných kanálov tohtaobvodu, pozostávajúce z logických členov NAND, odporov a posuvného registra, vyznačujúcesa tým, že svorka (1) na ktorú je připojený vstup (2) nižši bit adresy registra programo-vatelného obvodu pře paralelný vstup-výstup, je spojená so vstupom (3) csemvstupovéhohradla (100), svorka (4) na ktorú je připojený vstup (5) vyšší bit adresy registraprogramovatelného obvodu pre paralelný tfstup-výstup, je spojená so vstupom (6) osemvstu-pového hradla (100), svorka (7) na ktorú je připojený vstup (8) čítanie, programovatel-ného obvodu pre paralelný vstup-výstup, je spojená so vstupom (9) osemvstupového hradla(100) a súčasne so vstupom (10) trojvstupového hradla (101), svorka (11) na ktorú je při-pojený vstup (12) zápis, programovatelného obvodu pre paralelnývstup-výstup, je spojenáso vstupom (13) jednovstupového hradla (102), ktorého výstup (14) je spojený so vstupom(15) trojvstupového hradla (101) a zároveň so vstupom (16) osemvstupového hradla (100),svorka (17) na ktorú je připojený vstup (18) výběr programovatelného obvodu pre paralel-ný vstup-výstup, je spojená so vstupom (19) jednovstupového hradla (103), ktorého výstup(20) je spojený so vstupom (21) trojvstupového hradla (101) a zároveň so vstupom (22)osemvstupového hradla (100), pričom vstupy (23), (24), (25) osemvstupového hradla (100)sú spojené s prvým koncom odporu (26), ktorého druhý koniec (27) je připojený ku kladnémupólu zdroja napájacieho napátia, svorka (28) na ktorú je připojený vstup (29) nulovanieprogramovatelného obvodu pre paralelný vstup-výstup, je spojená so vstupom (30) jedno-vstupového hradla (104), ktorého výstup (31) je připojený na vstup (32) dvojvstupovéhohradla (105), pričom výstup (33) osemvstupového hradla (100) je'připojený na vstup (34)dvojvstupového hradla (105), ktorého výstup (35) je připojený na vstup (36) jednovstupo-vého hradla (106), ktorého výstup (37) je spojený s nuiovaclm vstupom (38) posuvnéhoregistra (107), výstup (39) trojvstupového hradla (101) je připojený na vstup (40)dvojvstupového hradla (108), ktorého výstup (41) je připojený na hodinový vstup (42)posuvného registra (107), pričom vstup uvolnenia nastavenia (43) a prvý až platy nastavo-vací vstup (44) až (48) posuvného registra (107), sú připojené na svorku (49) nulovéhopotenciálu, kým vstup pre sériový přenos (50), posuvného registra (107), je připojenýk prvému konců odporu (51), ktorého druhý koniec (52) je připojený ku kladnému póluzdroja napájacieho napátia, druhý dátový výstup (53) posuvného registra (107) je připo-jený k vstupu (54) dvojvstupového hradla (110) a zároveň k vstupu (55) jednovstupovéhohradla (109), ktorého výstup (56) Je připojený k vstupu (57) dvojvstupového hradla(108), svorka (58) ku ktorej Je připojený dátový výstup (59) výstupného kanála progra-movatelného obvodu pre paralelný vstup-výstup, je spojená so vstupom (60) dvojvstupové-ho hradla (110), ktorého výstup (61) je připojený ku svorke (62), ktorá je spojená sovstupom ovládaného elektrického zariadenia. 1 výkres