CS266906B1

CS266906B1 - Wiring to evaluate encoder signals

Info

Publication number: CS266906B1
Application number: CS874231A
Authority: CS
Inventors: Lubomir Ing Krivanek
Original assignee: Krivanek Lubomir
Priority date: 1987-06-09
Filing date: 1987-06-09
Publication date: 1990-01-12
Also published as: CS423187A1

Abstract

Zapojení pro vyhodnocení signálů inkrementálního snímače s průběžnou diagnostikou vstupních signálů, se samočinným vyloučením nesprávných kombinací vstupních signálů a s průběžnou diagnostikou dekódovaných signálů. Zapojení je zejména určeno pro celou řadu aplikací v automatizační technice ve spojení s číslicovými řídicími systémy, ale je vhodné i pro velmi jednoduché aplikace se zobrazením jednotlivých dráhových inkrementů na číslicové zobrazovací jednotce bez počítačového vyhodnocení.Circuit for evaluating incremental encoder signals with continuous diagnostics of input signals, with automatic exclusion of incorrect combinations of input signals and with continuous diagnostics of decoded signals. The circuit is mainly intended for a wide range of applications in automation technology in connection with digital control systems, but is also suitable for very simple applications with the display of individual path increments on a digital display unit without computer evaluation.

Description

Vynález se týká zapojení pro vyhodnocení signálů inkrementálního snímače s průběžnou diagnostikou vstupních signálů, se samočinným vyloučením nesprávných kombinací vstupních signálů a s průběžnou diagnostikou dekódovaných signálů.The invention relates to a circuit for evaluating incremental encoder signals with continuous diagnostics of input signals, with automatic exclusion of incorrect combinations of input signals and with continuous diagnostics of decoded signals.

Pro přesné vyhodnocení polohy pohyblivé části mechanických soustav automatizovaných technologických a výrobních procesů řízených číslicovými řídicími systémy se v převážné většině používá inkrementálního odměřování. Elektronické odměřování rotačními nebo lineárními inkrementálními snímači představuje ve spojení s číslicovým řízením nejrozšířenější způsob odměřování v oboru automatizace výrobních procesů.Incremental measuring is mostly used for accurate evaluation of the position of the moving part of mechanical systems of automated technological and production processes controlled by digital control systems. Electronic metering with rotary or linear incremental encoders, in conjunction with numerical control, is the most common method of metering in the field of automation of production processes.

Inkrementální snímače dávají informaci o změně polohy vzhledem ke smluvenému počátku, vyjádřenou počtem elementárních přírůstků určujících měřenou polohu. V převážné většině aplikací v průmyslové praxi bývá pohyblivá část mechanické soustavy, která je opatřená inkrementálním odměřováním, vzdálena několik metrů až desítek metrů od vyhodnocovacího a řídicího systému, přičemž přenosy signálů se většinou uskutečňují v prostředí se silným průmyslovým rušením. Pronikne-li povrchový impuls při vyhodnocení vstupních signálů inkrementálního snímače až na výstup do odměřovacího čítače, vzniká trvalá chyba měření, která se vyloučí teprve při opakované orientaci odměřovacího systému ve výchozím referenčním bodě.Incremental encoders give information about the change of position with respect to the agreed origin, expressed by the number of elementary increments determining the measured position. In the vast majority of applications in industrial practice, the moving part of the mechanical system, which is equipped with incremental measuring, is several meters to tens of meters away from the evaluation and control system, while signal transmissions usually take place in environments with strong industrial interference. If the surface impulse penetrates into the measuring counter during the evaluation of the input signals of the incremental encoder, a permanent measurement error occurs, which is eliminated only when the measuring system is repeatedly oriented at the initial reference point.

Zdroje rušení mohou ovlivnit výstupní signály z inkrementálního snímače, zemní potenciál nebo napájecí napětí a při malé odolnosti vyhodnocovací elektroniky proti poruchám vzniknou při vyhodnocení chyby, které následně vedou ke ztrátě přesnosti odměřování polohy. Přesnost vyhodnocení ovlivňují i chyby vzniklé při zápisu základních signálů a jejich negací na vstupu vyhodnocovacích obvodů. Signály po přenosu neodpovídají ideálnímu tvaru, kdy se předpokládají přesně definované fázové poměry mezi impulsy základních signálů a nekonečně krátké náběžné a sestupné hrany impulsů. Známá zapojení pro vyhodnocení signálů z inkrementálního odměřování nejsou vybavená obvody pro funkční diagnostikování signálů z inkrementálního snímače, případně obvody k samočinnému vyloučení chybných signálů a k indikaci četnosti opravných zásahů.Interference sources can affect the output signals from the incremental encoder, the ground potential or the supply voltage, and with low resistance of the evaluation electronics to faults, errors occur during the evaluation, which subsequently leads to a loss of position measurement accuracy. The accuracy of the evaluation is also affected by errors caused during the writing of basic signals and their negation at the input of evaluation circuits. The signals after transmission do not correspond to the ideal shape, where precisely defined phase ratios between the pulses of the basic signals and infinitely short rising and falling edges of the pulses are assumed. Known connections for evaluating signals from incremental metering are not equipped with circuits for functional diagnostics of signals from the incremental encoder, or circuits for automatic elimination of erroneous signals and for indication of the frequency of corrective interventions.

Dosavadní vyhodnocovací systémy nevylučují nesprávné kombinace základních signálů a negací těchto základních signálů inkrementálního snímače, ani nezabezpečují vyhodnocovací elektroniku proti nesprávné kombinaci impulsních průběhů vzniklých při vyhodnocení vstupních signálů, ani proti nesprávné kombinaci impulsů, která neodpovídá směru pohybu.Conventional evaluation systems do not rule out incorrect combinations of basic signals and negations of these basic signals of the incremental encoder, nor do they protect the evaluation electronics against incorrect combinations of pulse waveforms generated during input signal evaluation or incorrect pulse combinations that do not correspond to the direction of movement.

Známá zapojení pro vyhodnocování signálů z inkrementálního snímače jsou většinou přizpůsobena pro zpracování výsledků měření počítačem. Dosud chybí materiálově a obvodově nenáročné univerzální zapojení, které by pouze změnou programu pamětí umožnilo celou řadu aplikací v automatizační technice, ale i veliceKnown connections for evaluating signals from an incremental encoder are usually adapted for processing computer measurement results. So far, there is no materially and circumferentially undemanding universal connection, which would only allow a number of applications in automation technology by changing the memory program, but also very

CS 266 906 B1 jednoduché aplikace, u nichž se jednotlivé inkrementy dráhy zobrazí na zobrazovací jednotce bez počítačového vyhodnocení.CS 266 906 B1 simple applications in which individual path increments are displayed on a display unit without computer evaluation.

Uvedené nevýhody odstraňuje zapojení podle vynálezu. Podstata vynálezu spočívá v tom, že výstupy elektroniky inkrementálního snímače jsou spojeny s prvním blokem klopných obvodů a druhým blokem klopných obvodů tak, že výstup prvního základního signálu je připojen na první vstup prvního bloku klopných obvodů, výstup negace prvního základního signálu je připojen na druhý vstup, výstup druhého základního signálu je připojen na třetí vstup, výstup negace druhého základního signálu je připojen na čtvrtý vstup, výstup signálu nulové značky je připojen na pátý vstup, výstup negace signálu nulové značky je připojen na čtvrtý vstup druhého bloku klopných obvodů, přičemž šestý vstup je připojen na výstup signálu nuly čítače. Vstup hodinových impulsů prvního bloku klopných obvodů je připojen na první výstup zdroje hodinových impulsů a zároveň na vstup hodinových impulsů druhého bloku klopných obvodů. Vstup signálu nulování prvního bloku klopných obvodů je spojen se vstupem signálu nulování druhého bloku klopných obvodů a společně pak na svorku signálu nulování. Výstup prvního klopného obvodu bloku klopných obvodů je spojen se čtvrtým vstupem prvé paměti a obdobně výstup druhého klopného obvodu je spojen s pátým vstupem, výstup třetího klopného obvodu je spojen se šestým vstupem, výstup čtvrtého klopného obvodu je spojen se sedmým vstupem, výstup pátého klopného obvodu je spojen s osmým vstupem prvé paměti a zároveň s osmým vstupem druhé paměti a výstup šestého klopného obvodu je spojen s devátým vstupem první paměti.These disadvantages are eliminated by the circuit according to the invention. The essence of the invention lies in the fact that the electronics outputs of the incremental encoder are connected to the first flip-flop block and the second flip-flop block so that the first basic signal output is connected to the first input of the first flip-flop block; , the output of the second basic signal is connected to the third input, the negation output of the second basic signal is connected to the fourth input, the zero mark signal output is connected to the fifth input, the zero mark negation output is connected to the fourth input of the second flip-flop block. is connected to the counter zero signal output. The clock input of the first flip-flop block is connected to the first output of the clock source and at the same time to the clock input of the second flip-flop block. The reset signal input of the first flip-flop block is connected to the reset signal input of the second flip-flop block and together to the reset signal terminal. The output of the first flip-flop circuit is connected to the fourth input of the first memory and similarly the output of the second flip-flop is connected to the fifth input, the output of the third flip-flop is connected to the sixth input, the output of the fourth flip-flop is connected to the seventh input it is connected to the eighth input of the first memory and at the same time to the eighth input of the second memory and the output of the sixth flip-flop is connected to the ninth input of the first memory.

Výstupy první paměti jsou zapojeny tak, že první výstup je připojen jednak na první vstup druhého bloku klopných obvodů a zároveň na' prvý vstup druhé paměti, dále pak druhý výstup je připojen na druhý vstup druhého bloku klopných obvodů a zároveň na druhý vstup druhé paměti a třetí výstup je připojen na třetí vstup druhého bloku klopných obvodů a zároveň na třetí vstup druhé paměti a čtvrtý výstup je výstupem diagnostiky na výstupní svorce. Výstupy druhého bloku klopných obvodů jsou zapojeny tak, že výstup prvního klopného obvodu je připojen na čtvrtý vstup druhé paměti a negovaný výstup prvního klopného obvodu je připojen na první vstup první paměti, výstup druhého klopného obvodu je připojen na pátý vstup druhé paměti a negovaný výstup druhého klopného obvodu je připojen na druhý vstup první paměti, výstup třetího klopného obvodu je připojen na šestý vstup druhé paměti a zároveň na výstupní svorku rozlišení směru.The outputs of the first memory are connected such that the first output is connected to the first input of the second flip-flop block and at the same time to the first input of the second memory, then the second output is connected to the second input of the second flip-flop block and at the same time to the second input of the second memory. the third output is connected to the third input of the second flip-flop block and at the same time to the third input of the second memory and the fourth output is the diagnostic output at the output terminal. The outputs of the second flip-flop block are connected such that the output of the first flip-flop is connected to the fourth input of the second memory and the negated output of the first flip-flop is connected to the first input of the first memory, the output of the second flip-flop is connected to the fifth input of the second memory the flip-flop is connected to the second input of the first memory, the output of the third flip-flop is connected to the sixth input of the second memory and at the same time to the output terminal of the direction resolution.

Dále je pak negovaný výstup třetího klopného obvodu připojen na třetí vstup první paměti a výstup čtvrtého klopného obvodu je připojen na sedmý vstup druhé paměti. Devátý vstup je připojen na svorku referenčního signálu. Vstup signálu blokování paměti je připojen na druhý výstup zdroje hodinových impulsů, který má vstup připojen na svorku synchronizace hodiNext, the negated output of the third flip-flop is connected to the third input of the first memory and the output of the fourth flip-flop is connected to the seventh input of the second memory. The ninth input is connected to the reference signal terminal. The input of the memory blocking signal is connected to the second output of the clock source, which has the input connected to the clock synchronization terminal

CS 266 906 Bl nových impulsů. Výstupy druhé paměti tvoří výstup signálu dosažení referenčního bodu, výstup signálu blokování a impulsní výstupy, které tvoří výstup pro čítání čítače vpřed a výstup pro čítání čítače vzad, jenž jsou zároveň připojeny na vstup bloku čítače.CS 266 906 Bl new pulses. The outputs of the second memory comprise the output of the reference point reaching the output, the output of the blocking signal and the pulse outputs, which form the output for counting the counter forward and the output for counting the counter backwards, which are simultaneously connected to the input of the counter block.

Další podstata vynálezu spočívá v tom, že blok čítače obsahuje obousměrný čítač, jehož vstupy tvoří vstup čítání vpřed připojený na výstup pro čítání čítače vpřed, vstup čítání vzad připojený na výstup pro čítání čítače vzad a vstup signálu nulování. Skupinový výstup obousměrného čítače je připojen jednak na skupinový vstup indikátoru nuly čítače, který má výstup signálu nuly čítače a jednak na skupinový výstup čítače pro připojení zobrazovací jednotky.Another aspect of the invention is that the counter block comprises a bidirectional counter, the inputs of which comprise a forward count input connected to a forward counter count output, a reverse count input connected to a reverse counter count output and a reset signal input. The group output of the bidirectional counter is connected to the group input of the counter zero indicator, which has the output of the counter zero signal, and to the group output of the counter for connecting the display unit.

Další podstata vynálezu spočívá v tom, že výstup negace signálu nulové značky elektroniky inkrementálního snímače je připojen na šestý vstup prvního bloku klopných obvodů propojkou, přičemž výstup signálu nuly čítače je rozpojen se šestým vstupem prvního bloku klopných obvodů. Skupinový výstup obousměrného čítače tvoří výstup vyhodnocovacích obvodů připojený na skupinový vstup řídicího systému k synchronnímu čtení údajů, jež je synchronizováno frekvencí na svorce signálu synchronizace hodinových impulsů. Výstupy dráhových inkrementů tvoří výstup pro čítání čítače vpřed a výstup pro čítání čítače vzad.Another aspect of the invention is that the negative signal output of the zero mark of the incremental encoder electronics is connected to the sixth input of the first flip-flop block by a jumper, the counter zero signal output being disconnected from the sixth input of the first flip-flop block. The group output of the bidirectional counter forms the output of the evaluation circuits connected to the group input of the control system for synchronous reading of data, which is synchronized by the frequency at the terminal of the clock synchronization signal. The path increment outputs form an output for counting the counter forward and an output for counting the counter backward.

Výhoda uspořádání podle vynálezu spočívá v tom, že představuje materiálově a obvodově nenáročné zapojení, které umožňuje změnou programu obou pamětí realizovat vyhodnocení signálů inkrementálního odměřování pro celou řadu aplikací ve spojení s číslicovými řídicími systémy i velice jednoduché aplikace bez počítačového vyhodnocení měření.The advantage of the arrangement according to the invention is that it represents a material and circuit-saving connection which allows by changing the program of both memories to evaluate incremental measuring signals for a wide range of applications in conjunction with digital control systems and very simple applications without computer evaluation of measurements.

Zapojení je zvláště výhodné pro různé aplikace číslicových polohových servopohonů včetně podřízených číslicových rychlostních vazeb, u kterých se matematické operace související s výpočtem proporcionální, integrační a derivační složky akční veličiny uskutečňují přímo ve frekvenční formě. Impulsy odpovídající jednotlivým inkrementům jsou synchronizovány s povelovými impulsy prostřednictvím zdroje hodinových impulsů, který také zabezpečuje bezchybný přenos dat do řídicí jednotky. Přenos se uskutečňuje v časových intervaech, kdy nemůže nastat změna obsahu čítače.The circuit is particularly advantageous for various applications of digital position actuators, including slave digital speed couplings, in which the mathematical operations related to the calculation of the proportional, integral and derivative components of the action variable are performed directly in frequency form. The pulses corresponding to the individual increments are synchronized with the command pulses via a clock pulse source, which also ensures error-free data transmission to the control unit. The transfer takes place at time intervals when the contents of the counter cannot change.

Další významná přednost spočívá v tom, že zapojení umožňuje nepřetržitou funkční diagnostiku vstupních signálů. Nesprávná kombinace vstupních signálů se automaticky vylučuje a četnost oprav se indikuje na výstupu pro diagnostiku. Vznikne-li po dekódování vstupních signálů nesprávná kombinace, je tento stav signalizován na výstupu vyhodnocovacích obvodů signálem blokování. Signálem blokování je indikována i kombinace signálů, která neodpovídá okamžitému rozlišení směru pohybu. Průběžná diagnostika vstupních signálů a diagnostika vyhodnocení těchto signálů má velký význam pro bezchybné řízení polohy číslicovým řídicím systémem.Another significant advantage is that the connection enables continuous functional diagnostics of the input signals. An incorrect combination of input signals is automatically eliminated and the frequency of corrections is indicated on the diagnostic output. If an incorrect combination occurs after decoding the input signals, this condition is signaled at the output of the evaluation circuits by a blocking signal. The blocking signal also indicates a combination of signals that does not correspond to the immediate resolution of the direction of movement. Continuous diagnostics of input signals and diagnostics of evaluation of these signals are of great importance for error-free position control by a digital control system.

Zapojením podle vynálezu lze realizovat i jednoduché aplikace odměřování polohy bez počítačového zpracování výsledků měření. Okamžitá poloha vzhledem k referenčnímu bodu se zobrazuje na zobrazovací jednotce připojené na skupinovém výstupu obousměrného čítače polohových inkrementů.By connecting according to the invention, it is also possible to realize simple applications of position measuring without computer processing of the measurement results. The current position relative to the reference point is displayed on the display unit connected to the group output of the bidirectional position increment counter.

Na připojeném výkresu je znázorněno zapojení pro vyhodnocení signálů z inkrementálního snímače, které tvoří inkrementální snímač 1 se šesti výstupy označenými 11 až 16, první blok 2 klopných obvodů obsahujících alespoň šestici klopných obvodů se šesti vstupy 21 až 26, dále vstupem 27 hodinových impulsů a vstupem 28 signálu nulování. První blok 2 klopných obvodů má šest výstupů, jenž jsou, označeny 211 až 216. První paměť 3 má alespoň deset vstupů označených 30 až 39, přičemž desátý vstup 30 je vstup signálu blokování paměti. První paměť 3 má alespoň čtyři výstupy označené 311 až 314. Zapojení dále obsahuje druhý blok 4 klopných obvodů obsahující alespoň čtyři klopné obvody se vstupy 41 až 44, přičemž pátý vstup je vstup 45 hodinových impulsů a šestý vstup je vstup 46 signálu nulování. Čtveřice klopných obvodů obsažená v druhém bloku 4 klopných obvodů má výstupy 412, 414, 416, 418 a negované výstupy 411, 413, 415, 417. Druhá paměť 5 má deset vstupů 50 až 59, přičemž desátý vstup je vstup 59 signálu blokování paměti. Druhá paměť 5 má alespoň čtyři výstupy 511 až 514. Zapojení dále obsahuje zdroj 6 hodinových impulsů synchronizovaných signálem na vstupní svorce 60 synchronizace hodinových impulsů. Dalšími vstupy jsou svorka 70 vstupu referenčního signálu a svorka 40 signálu nulování. Výstupy zapojení pro vyhodnocení signálů z inkrementálního snímače tvoří výstup 511 pro čítání čítače vpřed, výstup 512 pro čítání čítače vzad, výstup 513 signálu dosažení referenčního bodu, výstup 514 signálu blokování, výstupní svorka 90 rozlišení směru a výstup funkční diagnostiky na výstupní svorce 10 diagnostiky. Zapojení obsahuje ještě propojku 20, která propojuje výstup 16 negace signálu nulové značky inkrementálního snímače 1 se šestým vstupem 26 prvního bloku 2 klopných obvodů. Při jednoduchých aplikacích bez počítačového vyhodnocení se propojka nezapojuje.The accompanying drawing shows a circuit for evaluating signals from an incremental encoder comprising an incremental encoder 1 with six outputs designated 11 to 16, a first flip-flop block 2 comprising at least six flip-flops with six inputs 21 to 26, a 27-clock input and an input 28 reset signal. The first flip-flop block 2 has six outputs, which are designated 211 to 216. The first memory 3 has at least ten inputs designated 30 to 39, the tenth input 30 being the input of the memory interlock signal. The first memory 3 has at least four outputs labeled 311 to 314. The circuit further comprises a second flip-flop block 4 comprising at least four flip-flops with inputs 41 to 44, the fifth input being a 45 clock input and the sixth input being a zero signal input 46. The four flip-flops contained in the second flip-flop block 4 have outputs 412, 414, 416, 418 and negated outputs 411, 413, 415, 417. The second memory 5 has ten inputs 50 to 59, the tenth input being input 59 of the memory blocking signal. The second memory 5 has at least four outputs 511 to 514. The circuit further comprises a source of 6 clock pulses synchronized by a signal at the input terminal 60 of the clock synchronization. The other inputs are the reference signal input terminal 70 and the zero signal terminal 40. The wiring outputs for evaluating signals from the incremental encoder include a forward counter count 511, a reverse counter count 512, a reference point signal output 513, a lock signal output 514, a direction resolution output terminal 90, and a functional diagnostics output on the diagnostic output terminal 10. The circuit also comprises a jumper 20, which connects the output 16 of the negation of the signal of the zero mark of the incremental encoder 1 to the sixth input 26 of the first block 2 of flip-flops. For simple applications without computer evaluation, the jumper is not connected.

Na připojeném výkresu je dále blok čítače 9, který obsahuje obousměrný čítač 8 se vstupem 81 čítání vpřed a vstupem 82 čítání vzad. Obousměrný čítač 8 má ještě vstup 83 signálu nulování, jenž je připojen na svorku 80 signálu nulování čítače. Skupinový výstup 84 je připojen na skupinový vstup 71 indikátoru 7 nuly čítače, jehož výstupem je výstup 72 signálu nuly čítače. Skupinový výstup čítače 100 je určen pro připojení zobrazovací jednotky případně číslicového řídicího systému.In the accompanying drawing, there is further a counter block 9, which comprises a bidirectional counter 8 with a forward counting input 81 and a back counting input 82. The bidirectional counter 8 also has a reset signal input 83, which is connected to the counter reset signal terminal 80. The group output 84 is connected to the group input 71 of the counter zero indicator 7, the output of which is the output 72 of the counter zero signal. The group output of the counter 100 is intended for the connection of a display unit or a digital control system.

Uvedené základní zapojení lze obměnit tak, že druhý blok 4 klopných obvodů má klopné obvody pouze s jediným výstupem, tzn. že klopné obvody nemají výstupy negovaného signálu. V tom případě je možné použít pouze jediný výstup klopného obvodu. Základní za pojení lze obměnit tak, že výstup 412 prvního klopného obvodu druhého bloku je zároveň spojen s prvním vstupem 31 první paměti 3. Výstup 414 druhého klopného obvodu druhého bloku je zároveň spojen s druhým vstupem 32 první paměti 3 a výstup 416 třetího klopného obvodu druhého bloku je zároveň spojen se třetím vstupem 33 první paměti 3.Said basic connection can be changed so that the second block 4 of flip-flops has flip-flops with only one output, ie. that flip-flops do not have negated signal outputs. In this case, only one flip-flop output can be used. The basic connection can be changed so that the output 412 of the first flip-flop of the second block is simultaneously connected to the first input 31 of the first memory 3. The output 414 of the second flip-flop of the second block is simultaneously connected to the second input 32 of the first memory 3 and the output 416 of the third flip-flop of the second. block is also connected to the third input 33 of the first memory 3.

Činnost zapojení vyhodnocení signálů inkrementálního snímače je objasněna na příkladě jednoduché aplikace s přímým zobrazením polohových inkrementů zobrazovací jednotkou bez číslicového řídicího systému. V této aplikaci se dráhové inkrementy zobrazují na číslicové zobrazovací jednotce připojené na skupinový výstup 100 čítače. Dráhové inkrementy se zobrazují v absolutní hodnotě vzhledem ke zvolenému počátku, přičemž znaménko rozlišení směru na zobrazovací jednotce je určeno signálem na výstupní svorce 90 rozlišení směru. Výstup 513 signálu dosažení referenčního bodu je propojen se vstupem 83 signálu nulování. Počátek odměřování je potom určen signálem na svorce 70 vstupu referenčního signálu a zároveň signálem na výstupu 15 signálu nulové značky inkrementálního snímače 1.The operation of the incremental encoder signal evaluation circuit is explained on the example of a simple application with direct display of position increments by a display unit without a digital control system. In this application, the path increments are displayed on a digital display unit connected to the group output 100 of the counter. The path increments are displayed in absolute value with respect to the selected origin, the sign of the direction resolution on the display unit being determined by the signal at the output terminal 90 of the direction resolution. The output 513 of the reference point signal is connected to the zero signal input 83. The start of the measurement is then determined by the signal at the terminal 70 of the input of the reference signal and at the same time by the signal at the output 15 of the signal of the zero mark of the incremental encoder 1.

Na výstupech inkrementálního snímače 1 jsou výstupy dvou základních signálů a výstupy negací těchto signálů. Náběžné hrany základních signálů jsou vzájemně vůči sobě posunuty o 90° a smysl posunutí určuje směr pohybu. Základní impulsní signály a jejich negace jsou přivedeny na vstupy prvního bloku 2 klopných obvodů, kde se zapisují zapisovacími impulsy ze zdroje 6 hodinových impulsů synchronizovaném frekvencí na svorce 60 synchronizace hodinových impulsů. Zapisovací impulsy mají výrazně vyšší frekvenci než je nejvyšší frekvence základních signálů inkrementálního snímače 1. Výstupy základních signálů a jejich negací jsou z výstupů prvního bloku 2 klopných obvodů přivedeny na vstupy selekčního dekodéru, jenž je realizován první pamětí 3. Na vstupy první paměti 3 jsou dále přivedeny signály odpovídající základním signálům inkrementálního snímače, které jsou zpožděny o jednu periodu zapisovacích impulsů. Tyto signály jsou zapsány ve druhém bloku 4 klopných obvodů, a to na negovaném výstupu 411 prvního klopného obvodu a negovaném výstupu 413 druhého klopného obvodu. Dále je na třetí vstup 33 první paměti 3 přiveden signál negovaného výstupu 415 třetího klopného obvodu, který obsahuje informaci o rozlišení směru pohybu při zápisu zpožděném o jednu periodu zapisovacích impulsů. Na osmý vstup 38 první paměti 3 je přiveden signál nulové značky elektroniky inkrementálního snímače 1, který je přiveden současně na osmý vstup 58 druhé paměti 5. Devátý vstup 39 první paměti 3 obsahuje informaci o stavu obousměrného čítače 8. Desátý vstup 30 je vstup blokování paměti, který je zapojen tak, aby první paměť 3 byla trvale přístupná pro čtení signálů na vstupech a aby data byla průběžně přístupná na výstupech pamětí.The outputs of the incremental encoder 1 have the outputs of two basic signals and the outputs of the negations of these signals. The leading edges of the basic signals are shifted by 90 ° relative to each other, and the direction of the shift determines the direction of movement. The basic pulse signals and their negation are fed to the inputs of the first block 2 of flip-flops, where they are written by writing pulses from a source of 6 clock pulses synchronized by frequency at the terminal 60 of clock pulse synchronization. The writing pulses have a significantly higher frequency than the highest frequency of the basic signals of the incremental encoder 1. The outputs of the basic signals and their negations are fed from the outputs of the first flip-flop block 2 to the inputs of the selection decoder, which is realized by the first memory 3. signals corresponding to the basic signals of the incremental encoder are supplied, which are delayed by one period of writing pulses. These signals are written in the second block 4 of flip-flops, namely on the negated output 411 of the first flip-flop and on the negated output 413 of the second flip-flop. Furthermore, a signal of the negated output 415 of the third flip-flop is fed to the third input 33 of the first memory 3, which contains information on the resolution of the direction of movement during writing delayed by one period of writing pulses. The zero signal 38 of the electronics of the incremental encoder 1 is fed to the eighth input 38 of the first memory 3, which is fed simultaneously to the eighth input 58 of the second memory 5. The ninth input 39 of the first memory 3 contains status information of the bidirectional counter 8. , which is connected so that the first memory 3 is permanently accessible for reading signals at the inputs and so that data is continuously accessible at the outputs of the memory.

První paměť 3 pracuje jako selekční dekodér. Selekční dekodér vyhodnocuje základní signályThe first memory 3 works as a selection decoder. The selection decoder evaluates the basic signals

CS 266 906 B1 a jejich negace. Pokud po zapsání vstupních signálů do prvního bloku 2 klopných obvodů je kombinace na vstupech paměti správná, objeví se na první základní signál na prvním výstupu 311 první paměti a druhý základní signál na druhém výstupu 312 první paměti. Neodpovídají-li negované impulsy základním signálům, nový zápis samočinně vynechá a na prvním výstupu 311 první paměti a na druhém výstupu 312 první paměti jsou signály odpovídající předchozími zápisu. Zároveň s vynecháním chybné kombinace vstupních signálů je opravný zásah signalizován na čtvrtém výstupu 314 první paměti, který je připojen na výstupní svorku 10 diagnostiky.CS 266 906 B1 and their negation. If, after writing the input signals to the first flip-flop block 2, the combination at the memory inputs is correct, the first basic signal appears at the first output 311 of the first memory and the second basic signal at the second output 312 of the first memory. If the negated pulses do not correspond to the basic signals, the new write is automatically skipped and there are signals corresponding to the previous writes on the first output 311 of the first memory and on the second output 312 of the first memory. Simultaneously with omitting the incorrect combination of input signals, a corrective action is signaled at the fourth output 314 of the first memory, which is connected to the output terminal 10 of the diagnostics.

Obousměrný čítač 8 čítá dráhové inkrementy vzhledem ke zvolenému počátku odměřování, tzn. vzhledem k referenčnímu bodu. V referenčním bodě je obousměrný čítač 8 vynulován. Znaménko na zobrazovací jednotce určuje směr dráhových inkrementů vzhledem k referenčnímu bodu. Znaménko je dáno signálem na výstupu 416 klopného obvodu druhého bloku klopných obvodů 4, který je vyveden na výstupní svorku 90 rozlišení směru a zároveň na šestý vstup 56 druhé paměti 5. Na třetí vstup 53 druhé paměti 5 je přiveden z třetího výstupu 313 první paměti 3 signál rozlišení směru, který odpovídá novému neopožděnému zápisu. Dekódováním těchto signálů v druhé paměti 5 se změní výstupy impulsů odpovídajícím polohovým inkrementům tak, aby obousměrný čítač 8 čítal polohové inkrementy v absolutní hodnotě. Výstupní signál rozlišení směru na třetím výstupu 313 prvé paměti 3 vznikne dekódováním zápisu základních signálů inkrementálního snímače 1 a zápisu základních signálů zpožděných o jednu periodu zápisové frekvence, signálu o stavu obousměrného čítače na osmém vstupu 38 první paměti 3 a signálu rozlišení směru na třetím vstupu 33 první paměti 3.Bidirectional counter 8 counts the path increments with respect to the selected measuring start, ie. with respect to the reference point. At the reference point, the bidirectional counter 8 is reset. The sign on the display unit determines the direction of the path increments relative to the reference point. The sign is given by a signal at the flip-flop output 416 of the second flip-flop block 4, which is connected to the direction resolution output terminal 90 and at the same time to the sixth input 56 of the second memory 5. a direction resolution signal that corresponds to a new delayed write. By decoding these signals in the second memory 5, the pulse outputs corresponding to the position increments are changed so that the bidirectional counter 8 counts the position increments in absolute value. The direction resolution output signal at the third output 313 of the first memory 3 is generated by decoding the writing of the basic signals of the incremental encoder 1 and writing the basic signals delayed by one write frequency period, the bidirectional counter status signal at the eighth input 38 of the first memory 3 and the direction resolution signal at the third input 33. first memory 3.

Nachází-li se obousměrný čítač 8 ve výchozím referenčním bodě a odpovídá-li po dekódování základních signálů a signálů zpožděných o jednu periodu zápisové frekvence signál rozlišení směru čítání obousměrného čítače 8 čítání vpřed a dosavadní směr čítání na negovaném výstupu 415 třetího klopného obvodu odpovídá také čítání vpřed, potom zůstává signál rozlišení směru na třetím výstupu 313 první paměti 3 beze změny. V opačném případě se změní signál rozlišení směrů na třetím výstupu 313 první paměti 3 tak, aby obousměrný čítač 8 čítal polohové inkrementy v absolutní hodnotě a směr polohových inkrementů vzhledem k referenčnímu bodu se zobrazil znaménkem na zobrazovací jednotce. Z toho vyplývá, že selekční dekodér mění signál rozlišení směru na třetím výstupu 313 první paměti 3 jen tehdy, nachází-li se obousměrný čítač 8 v referenčním bodě a směr čítání následného polohového inkrementu neodpovídá směru čítání vpřed. Obdobným způsobem jako selekční dekodér pracuje i druhá paměť 5. Na vstupech druhé paměti 5 jsou opět základní signály inkrementálního snímače 1 a zároveň základní signály zpožděné o jednu periodu zápisových impulsů. Dále je naIf the bidirectional counter 8 is located at the initial reference point and if, after decoding the basic signals and signals delayed by one recording frequency period, the bidirectional direction resolution signal of the bidirectional counter 8 and the current counting direction at the negative output 415 of the third flip-flop also corresponds to the counting. forward, then the direction resolution signal at the third output 313 of the first memory 3 remains unchanged. Otherwise, the direction resolution signal at the third output 313 of the first memory 3 is changed so that the bidirectional counter 8 counts the position increments in absolute value and the direction of the position increments with respect to the reference point is displayed with a sign on the display unit. It follows that the selection decoder changes the direction resolution signal at the third output 313 of the first memory 3 only if the bidirectional counter 8 is at the reference point and the counting direction of the subsequent position increment does not correspond to the forward counting direction. The second memory 5 works in a similar way as the selection decoder. At the inputs of the second memory 5 there are again the basic signals of the incremental encoder 1 and at the same time the basic signals delayed by one period of writing pulses. It is also on

CS 266 906 Bl vstupu druhé paměti 5 signál rozlišení směru a na dalším vstupu signál rozlišení směru odpovídající předchozímu zápisu. Na dalších vstupech druhé paměti 5 je signál nulové značky inkrementálního snímače 1, signál negace nulové značky inkrementálního snímače 1 a referenční signál přivedený na svorku 70 vstupu referenčního signálu. Na desátý vstup signálu blokování jaměti jsou přivedeny hodinové impulsy z drulého výstupu 62 hodinových impulsů zdroje 6 lodinových impulsů. Tyto hodinové impulsy mají stejnou frekvenci jako zapisovací impulsy na prvním výstupu 61 hodinových impulsů, ale jsou kratší a časově posunuty, aby přenos na výstup paměti byl odblokován až v okamžiku, kdy se ustálí logické stavy na prvním bloku 2 klopných obvodů, na vstupech a výstupech první paměti 3, na druhé paměti 5 klopných obvodů a na vstupech a výstupech druhé paměti 5 dekódováním základních signálů a základních signálů zpožděných o jednu periodu zápisové frekvence a podle signálu rozlišení směru se na výstupu 511 pro čítání čítače vpřed nebo výstupu 512 pro čítání čítače vzad, objeví v době odblokování paměti impulsy odpovídající jednotlivým polohovým inkrementům. Vzhledem k tomu, že impulsy vzniknou s náběžnou a závěrnou hranou impulsů obou základních signálů inkrementálního snímače zvýší se čtyřikrát jemnost základního dělení inkrementálního snímače 1.CS 266 906 B1 of the input of the second memory 5 has a direction resolution signal and at the next input a direction resolution signal corresponding to the previous write. At the other inputs of the second memory 5 there is a zero mark signal of the incremental encoder 1, a zero mark negation signal of the incremental encoder 1 and a reference signal applied to the reference signal input terminal 70. Clock pulses are applied to the tenth input of the jam blocking signal from the second output of 62 clock pulses of the ship's pulse source 6. These clock pulses have the same frequency as the writing pulses on the first output of the 61 clock pulses, but are shorter and time-shifted so that the transfer to the memory output is unblocked only when the logic states on the first block of 2 flip-flops, on the inputs and outputs of the first memory 3, the second memory 5 of the flip-flops and the inputs and outputs of the second memory 5 by decoding the basic signals and the basic signals delayed by one writing frequency period and according to the direction resolution signal. , detects pulses corresponding to the individual position increments at the time the memory is unlocked. Due to the fact that the pulses arise with the leading and trailing edge of the pulses of the two basic signals of the incremental encoder, the fineness of the basic division of the incremental encoder 1 increases four times.

Nesprávná kombinace základních signálů a signálů zpožděných o jednu periodu zápisové frekvence v okamžiku odblokování paměti hodinovým impulsem vyvolá signál na výstupu 514 signálu blokování. Signál blokování je vyvolán i v tom případě, jestliže kombinace těchto vstupních signálů neodpovídá okamžitému stavu rozlišení směru na vstupu druhé paměti. Tímto opatřením je vyhodnocení signálů zabezpečeno proti chybám vyvolaným vnějším rušením.An incorrect combination of the basic signals and the signals delayed by one period of the write frequency at the moment of unlocking the memory by the clock pulse will cause a signal at the output 514 of the blocking signal. The blocking signal is triggered even if the combination of these input signals does not correspond to the current state of the direction resolution at the input of the second memory. This measure secures the signal evaluation against errors caused by external interference.

Selekční dekodér, tvořený druhou pamětí, zároveň dekóduje vstupní signály určené pro stanovení referenčního bodu. V uvedeném příkladu aplikace je referenční bod určen logic-The selection decoder, formed by the second memory, also decodes the input signals for determining the reference point. In the example of the application, the reference point is

Claims

SUBJECT

A circuit for evaluating incremental encoder signals, characterized in that the incremental encoder outputs (1) are connected to a first flip-flop block (2) and to a second flip-flop block (4) such that the output (11) of the first basic signal is connected to the first input (21), output (12) of negation of the first basic signal is connected to the second input (22), output (13) of the second basic signal is connected to the third input (23), output (14) of negation of the second basic signal is connected to the fourth input (24), the output (15) of the zero mark signal is connected to the fifth input (25), the output (16) of negation of the zero mark signal is connected to the fourth input (44) of the second flip-flop block (4), the sixth input (26) ) is connected to the output (72) of the counter zero indicator (7) and the clock input (27) is connected to the first product of the reference signal at the reference signal input terminal 70, the zero mark of the incremental encoder and the pulse corresponding to the position increment. When the reference point is reached, the signal at the output 513 of the reference point signal is triggered. An incorrect zero mark signal is eliminated by comparing the zero mark signal and the negation of this signal. In the above connection example, the output 513 of the reference point reaching signal is connected to the terminal 80 of the counter reset signal, so that the bidirectional counter 8 always resets automatically at the selected reference point.

The wiring example is specifically implemented such that the first flip-flop block forms an integrated circuit 74174PC and the second flip-flop block forms an integrated circuit 74175PC. The first and second memories are the electrically programmable bipolar memory MH74S571. For the bidirectional counter, the MH74192 integrated circuits are used in the connection example. In applications for automation technology in conjunction with a digital control system, it is more advantageous to use type MH74193. In specific applications, the possibility of connecting optoelectronic isolating members, resp. shapers, before the signals from the incremental encoder enter the evaluation circuits.

The connection for the evaluation of incremental encoder signals was realized for digital position and velocity couplings of measuring machines. In these applications, the zero signal output of the bidirectional counter is not used and all outputs of the incremental encoder are connected to the input of the first flip-flop block. The change consists in connecting a single jumper and changing the programming of both memories. Corrections of all incremental encoder signals are performed by a selection decoder consisting of the first memory. The reading direction of the bidirectional counter is not switched in applications in connection with control systems according to the instantaneous position with respect to the reference point, because the resolution of the direction is determined by the highest bit of the bidirectional counter.

OF THE INVENTION the clock output (61) of the clock source (6) and at the same time to the clock input (45) of the second flip-flop block (4) and the input (28) of the reset signal of the first flip-flop block (2) is connected to the input (46) the reset signal of the second flip-flop block (4) and are connected together to the reset signal terminal (40), while the output (211) of the first flip-flop circuit of the first flip-flop block (2) is connected to the fourth input (34) of the first memory (3) and similarly, the output (212) of the second flip-flop is connected to the fifth input (35) of the first memory (3), the output (213) of the third flip-flop is connected to the sixth input (36) of the first memory (3), the output (214) of the fourth flip-flop is connected to the seventh input (37) of the first memory (3), the output (215) of the fifth flip-flop is connected to the eighth input (38) of the first memory (3) and at the same time to the eighth input (58) of the second memory (5) and output (216) of the sixth flip-flop circuit is connected to the ninth input (39) of the first memory (3), the first output (311) of which is connected to the first input (41) of the second block (4) of flip-flops and at the same time to the first input (51) of the second memory (5), then the second output (312) of the first memory (3) is connected to the second input (42) of the second block (4) of flip-flops and at the same time to the second input (52) of the second memory (5), the third output (313) of the first memory (3) is connected to the third input (43) of the second block (4) of flip-flops and at the same time to the third input (53) the second memory (5) and the fourth output (314) of the first memory (3) are connected to the diagnostic output terminal (10), the outputs of the second flip-flop block (4) being connected such that the output (412) of the first flip-flop the second block is connected to the fourth input (54) of the second memory (5) and the negated output (411) of the first flip-flop of the second block is connected to the first input (31) of the first memory (3), the output (414) of the second flip-flop of the second block is connected to the fifth input (55) of the second memory (5) and the negated output (413) of the second flip-flop is connected to the second input (32) of the first memory (3), high tup (416) of the third flip-flop circuit of the second block is connected to the sixth input (56) of the second memory (5) and at the same time to the direction resolution output terminal (90), then the negated output (415) of the third flip-flop is connected to the third input (33). ) of the first memory (3) and the output (418) of the fourth flip-flop of the second block is connected to the seventh input (57) of the second memory (5), the ninth input (59) of the second memory (5) being connected to the input terminal (70) signal and the memory lock signal input (50) is

CS 266 906 B1 connected to the second clock output (62) of the clock source (6) having an input connected to the clock synchronization terminal (60), while the outputs of the second memory (5) form the output (513) of the reference point signal, an output (514) of the interlock signal and an output (511) for counting the counter forward and an output (512) for counting the counter backward, which are connected to the input of the counter block (9).

2. A circuit for evaluating incremental encoder signals according to claim 1, characterized in that the counter block (9) comprises a bidirectional counter (8), the inputs of which form a forward counting input (81) connected to an output (511) for counting the forward counter, input (82). ) counting backwards connected to the counter counting output (512) and the reset signal input (83) connected to the counter reset signal terminal (80), while its group output (84) is connected to the group input (71) of the indicator (7) zero of the counter having the output (72) and on the one hand to the group output (100) of the counter for the display unit.

3. A circuit for evaluating incremental encoder signals according to items 1 and 2, characterized in that the output (16) of the negation of the zero mark of the incremental encoder (1) is connected to the sixth input (26) of the first flip-flop block (2). wherein the output (72) of the counter zero indicator (7) is disconnected to the sixth input (26), so that the group output (100) of the counter is connected to the group input of the control system whose synchronization frequency is connected to the clock synchronization terminal (60). the bidirectional counter (8) has a forward counting input (81) connected to the forward counting output (511) and a counting back input (82) connected to the back counting output (512).