CS264931B1 - Zapojení pro dálkové nastavení adres sekcí mechanizované výztuže - Google Patents

Zapojení pro dálkové nastavení adres sekcí mechanizované výztuže Download PDF

Info

Publication number
CS264931B1
CS264931B1 CS881404A CS140488A CS264931B1 CS 264931 B1 CS264931 B1 CS 264931B1 CS 881404 A CS881404 A CS 881404A CS 140488 A CS140488 A CS 140488A CS 264931 B1 CS264931 B1 CS 264931B1
Authority
CS
Czechoslovakia
Prior art keywords
input
output
control
bus
logic
Prior art date
Application number
CS881404A
Other languages
English (en)
Other versions
CS140488A1 (en
Inventor
Vladislav Ing Bakoncik
Jaroslav Ing Csc Hruby
Original Assignee
Bakoncik Vladislaw
Hruby Jaroslav
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bakoncik Vladislaw, Hruby Jaroslav filed Critical Bakoncik Vladislaw
Priority to CS881404A priority Critical patent/CS264931B1/cs
Publication of CS140488A1 publication Critical patent/CS140488A1/cs
Publication of CS264931B1 publication Critical patent/CS264931B1/cs

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

Řešení se týká automatického elektrohyaraulickéhó řízení sekcí mechanizované výztuže. Očelem řešení je možnost přiřadit při každé inicializaci řídicího systému postupně jednotlivým ovládacím jednotkám adresu pro jejich identifikaci. Podstatou řešení je, že jednotlivé ovládací jednotky obsahují první budič sběrnice, druhý budič sběrnice, první budič sběrnice s třístavovým výstupem, druhý budič sběrnice s třístavovým výstupem, monostabilní klopný obvod s opětným spouštěním, klopný obvod, logické hradlo a čítač. Dále je každá ovládací jednotka opatřena řídicí logikou.

Description

Vynález se týká zapojení pro dálkové nastavení adres sekcí mechanizované výztuže porubu v hlubinných uhelných dolech.
U dosud známých systémů automatického řízení mechanizované výztuže je každá sekce mechanizované výztuže vybavena ovládací jednotkou. Ovládací jednotky jsou spojeny navzájem a s centrálním řídicím mikropočítačem sběrnicí, umožňující obousměrný přenos informací mezi jednotlivými ovládacími jednotkami a centrálním řídicím mikropočítačem. Pro zajištění přenosu informací mezi centrálním řídicím mikropočítačem a jednotlivými ovládacími jednotkami je nezbytné přiřadit každé ovládací jednotce adresu, sloužící k její identifikaci a umožňující adresný přenos informací. Je známo řešení, u něhož jsou použity výměnné konektory s vnitřním zapojením zajištujícím pevné nastavení adresy pro danou ovládací jednotku. Toto řešení je relativně jednoduché, ale počet výměnných konektorů s příslušným odlišným vnitřním zapojením je shodný s celkovým počtem ovládacích jednotek sekcí mechanizované výztuže v porubu, což je nevýhodné z provozního hlediska v podmínkách uhelných dolů. Jiná řešení jsou známa ze sovětských popisů vynálezů k autorským osvědčením č. 1 222 836 a 1 280 128.
Zde není umožněno dálkové nastavení adres ovládacích jednotek, ale adresa je zadávána přepínači v elektronických obvodech dekodéru adresy. Nevýhodou je pracné zadávání adres přepínači, jejich poruchovost v agresivním důlním prostředí a problematické nastavování adres v důlním provozu při výměnách poškozených ovládacích jednotek.
Výše uvedené nevýhody jsou odstraněny zapojením pro dálkové nastavení adres ovládacích jednotek sekcí v systému autoamtického řízení mechanizované výztuže, sestávajícím z řídicího mikropočítače a ovládacích jednotek sekcí mechanizované výztuže, spojených navzájem a s řídicím mikropočítačem datovou sběrnicí pro sériový přenos dat, podle vynálezu. Podstatou vynálezu je, že v jednotlivých ovládacích jei notkách výstup prvního budiče sběrnice je spojen se vstupem prvního budiče sběrnice s třístavovým výstupem a s prvním vstupem řídicí logiky, jejíž druhý vstup je spojen s výstupem druhého budiče sběrnice a současně se vstupem druhého budiče sběrnice s třístavovým výstupem, vstupem monostabilniho klopného obvodu s opětným spouštěním a druhým vstupem logického hradla. Výstup monostabilniho klopného obvodu s opětným spouštěním je spojen se vstupem klopného obvodu. Jeho výstup je spojen s prvním vstupem logického hradla. Výstup logického hradla je spojen se vstupem čítače, jehož výstupy jsou spojeny adresovou sběrnicí s adresovacími vstupy řídicí logiky. Výstup řídicí logiky je spojen s řídicím vstupem prvního a druhého budiče sběrnice s třístavovým výstupem. Vstupy prvního a druhého budiče sběrnice v první ovládací jednotce jsou spojeny datovou sběrnicí s řídicím mikropočítačem. V ostatních ovládacích jednotkách jsou vstupy prvního a druhého budiče sběrnice spojeny s výstupy prvního a druhého budiče sběrnice s třístavovým výstupem v předcházejících ovládacích jednotkách.
Hlavní výhodou navrhovaného řešení je možnost při každé inicializaci řídicího systému automaticky postupně přiřadit jednotlivým ovládacím jednotkám sekcí adresu pro jejich identifikaci a tuto přiřazenou adresu uchovat do vypnutí řídicího systému v elektronických obvodech ovládacích jednotek. Vyloučením poruchových prvků z obvodů nastavování adres ovládacích jednotek, například konektorů, spínačů a přepínačů, je zvýšena provozní spolehlivost ovládacích jednotek. Všechny ovládací jednotky jsou shodné, čímž je usnadněna údržba a jsou sníženy náklady na jejich výrobu i provoz.
Příklad schématu zapojení podle vynálezu je znázorněn na přiloženém výkresu.
S řídicím mikropočítačem 1_ jsou datovou sběrnicí 2_ pro sériový přenos dat spojeny jednotlivé ovládací jednotky 31 až 3N sekcí mechanizované výztuže. Ovládací jednotky 31 až 3N jsou datovou sběrnicí _2 navzájem propojeny. Každá ovládací jednotka 31 až 3N je opatřena prvním budičem 4. sběrnice se vstupem 41 a výstupem £2, druhým budičem 5 sběrnice se vstupem 51 a výstupem 52, prvním budičem 6. sběrnice s třístavovým výstupem se vstupem 61, výstupem 62 a řídicím vstupem 6 3, druhým budičem Ί. sběrnice s třístavovým výstupem se vstupem 71, výstupem 72 a řídicím vstupem 73, monostabilním klopným obvodem 8. s opětným spouštěním se vstupem 81 a výstupem 82, klopným obvodem 9 se vstupem 91 a výstupem 92, logickým hradlem
CS 264 931 Bl s prvním vstupem 101, druhým vstupem 102 a výstupem 103, čítačem 11 se vstupem 111 a výstupem 112. Dále je každá ovládací jednotka 31 až 3N opatřena řídicí logikou 12 s prvním vstupem 121, druhým vstupem 122, adresovacími vstupy 123 a výstupem 124. Výstup 42 prvního frudiče _4 sběrnice je spojen se vstupem 61 prvního budiče 2 sběrnice s třístavovým výstupem a s prvním vstupem 121 řídicí logiky 12. Druhý vstup 122 řídicí logiky 12 je spojen s výstupem 52 druhého budiče 2 sběrnice a současně se vstupem 71 druhého budiče 1_ sběrnice s třístavovým výstupem, vstupem 81 monostabilního klopného obvodu s opětným spouštěním a druhým vstupem 102 logického hradla 10. Výstup 82 monostabilního klopného obvodu _8 s opětným spouštěním je spojen se vstupem 91 klopného obvodu 2 a výstup 92 klopného obvodu 2 je spojen s prvním vstupem 101 logického hradla 10. Výstup 103 logického hradla 10 je spojen se vstupem 111 čítače 11, jehož výstupy 112 jsou spojeny adresovou sběrnicí s adresovacími vstupy 123 řídicí logiky 12. Výstup 124 řídicí logiky 12 je spojen s řídicím vstupem 62 prvního budiče 2 sběrnice s třístavovým výstupem a s řídicím vstupem 73 druhého budiče 2 sběrnice s třístavovým výstupem. Vstupy 41 a 51 prvního a druhého budiče 2 sběrnice v první ovládací jednotce 31 jsou spojeny datovou sběrnicí 2_ s řídicím mikropočítačem 2·
V ovládacích jednotkách 32 až 3N jsou vstupy 41 a 51 spojeny s výstupy 62 a 72 prvního a druhého budiče 6_, J_ sběrnice s třístavovým výstupem v předcházejících ovládacích jednotkách 31 až 3(Μ—1).
Zapojení podle vynálezu pracuje následujícím způsobem: Nejdříve jsou systémovým signálem RESET přivedeným z řídicího mikropočítače 1 nevyznačeným vodičem datové sběrnice 2 do všech ovládacích jednotek 31 až 3N nebo vytvořeným v ovládacích jednotkách 31 až 3N nastaveny ve všech ovládacích jednotkách 31 až 3N výstupy 92 klopných obvodů 2 do logické úrovně Η, výstupy 124 obvodů řídicí logiky 12 jsou nastaveny rovněž do logické úrovně H a výstupy 112 čítače jsou nastaveny na úroveň L - čítač 11 je vynulován. Logickou úrovní H na výstupech 224 obvodů řídicí logiky 22' spojených s řídicími vstupy 63 a 73 prvního a druhého budiče 2' 2 sběrnice s třístavovým výstupem jsou uvedeny výstupy 22' 72 prvního a druhého budiče 6, ]_ sběrnice s třístavovým výstupem do stavu vysoké impedance, a to na všech ovládacích jednotkách 31 až 3N, takže signály ze vstupů 61 a 71 prvního a druhého budiče 2' 2 sběrnice s třístavovým výstupem nemohou procházet na výstupy 62 a 72. Řídicím mikropočítačem 2 je poté zahájena komunikace s první ovládací jednotkou 31 pomocí neoznačeného vodiče sériového přenosu, který je součástí datové sběrnice 2_ a je přiveden na vstup 41 prvního budiče 2 sběrnice a pomocí dalšího neoznačeného vodiče pro přenos hodinových impulsů, který je také součástí datové sběrnice 2_ a je přiveden na výstup 51 druhého budiče 2 sběrnice. Komunikace probíhá tak, že řídicím mikropočítačem 2 je vyslán na vodič pro přenos hodinových impulsů jeden hodinový impuls, který je z výstupu 52 druhého budiče 2 sběrnice přiveden na vstup 81 monostabilního klopného obvodu 2 s opětným spouštěním a způsobí jeho spuštění beze změny úrovně signál L na jeho výstupu 82. Hodinový impuls je dále přiveden z výstup 52 na druhý vstup 102 logického hrdla 10, z jehož výstupu 103 je přiveden na vstup 111 čítače 22' poněvadž průchodnost logického hradlii 10 je zajištěna logickou úrovní H” na jeho prvním vstupu 101, přivedenou z výstupu 92 klopného obvodu 2' nastaveného systémovým signálem RESET. Výstupy 112 čítače 11 změní svůj stav tak, že odpovídají jednomu hodinovému impulsu, přivedenému na vstup 111. Není-li v době, dopovídající době kyvu monostabilního klopného obvodu 2 s opětným spouštěním přiveden na jeho vstup 81 z řídicího mikropočítače 2 pomocí datové sběrnice _2 a přes druhý budič 2 sběrnice další hodinový impuls, překlopí se výstup 82 monostabilního klopného obvodu 8 z úrovně L” do úrovně H a tato změna úrovně přivedená na vstup 91 klopného obvodu 2 způsobí překlopení jeho výstupu 92 z úrovně H do úrovně L. Poněvadž je úroveň L” přivedena z výstupu 92 na první vstup 101 logického hradla 10, nemohou procházet další hodinové impulsy z druhého vstupu 102 na výstup 103 a tudíž ani na vstup 111 čítače 11.
Na výstupech 112 čítače 11 je tedy adresa první ovládací jednotky 31 sekce. Řídicím mikropočítačem 2 nyní vyslán na vodič sériového přenosu datový telegram, a to pomocí hodinových impulsů, vysílaných po vodiči pro přenos hodinových impulsů. Z výstupu 42 prvního budiče 2 sběrnice je přiveden datový telegram na první vstup 121 a z výstupu 52 druhého budiče 5 sběrnice jsou přivedeny hodinové impulsy na druhý vstup 122 řídicí logiky 12 ♦ Adresová část datového telegramu obsahuje adresu 001 a povelová část povel pro změnu logické úrovně
CS 264 931 Bl na výstupu 124 řídicí logiky 12 z úrovně ”H” na úroveň L. K této změně úrovně na výstupu 124 dojde tehdy, vyhodnotí-li řídicí logika 12, že hodnota adresové části datového telegramu je shodná s hodnotou adresy, přivedené z výstupu 112 čítače 11 na adresovací vstupy 123 řídicí logiky 12. Změna úrovně na výstupu 124 z hodnoty H na hodnotu L” je přivedena i na řídicí vstupy 63 a 73 prvního a druhého budiče 8_, Ί_ sběrnice s třístavovým výstupem a umožní tak průchod signálů ze vstupů 61 a 71 na výstupy 62 a 72 prvního a druhého budiče 6t ]_ sběrnice s třístavovým výstupem. Tím je umožněn průchod hodinových impulsů i datových impulsů sériového přenosu z řídicího mikropočítače _1 přes první a druhý budič _5 sběrnice, a první a druhý budič J5, 2 sběrnice s třístavovým výstupem v ovládací jednotce 31 na vstupy 41 a 51 prvního a druhého budiče 4_, 2 v další ovládací jednotce 32.
Následuje vyslání dvou hodinových impulsů řídicím mikropočítačem 2· Poněvadž v první ovládací jednotce 31 je průchod hodinových impulsů na vstup 111 čítače 11 zablokován klopným obvodem 9_ a logickým hradlem 10, nemění výstupy 112 čítače 11 stav. Ve druhé ovládací jednotce 32 způsobí první hodinový impuls spuštění monostabilního klopného obvodu 2 s opětným spouštěním a hodinový impuls je přičten do dosud vynulovaného čítače 11. Druhý hodinový impuls je vyslán řídicím mikropočítačem 2 dříve, než dojde k překlopení monostabilního klopného obvodu 2 s opětným spouštěním, čímž je znovu spuštěn. Druhý hodino' mpuls je současně přičten do čítače 21» jehož výstupy 112 nabudou stavu odpovídájícíh dekadicky hodnotě 002. Není-li přiveden na vstup monostabilního klopného obvodu 2 s opětným spouštěním před jeho překlopením další hodinový impuls, překlopí se monostabilní klopný obvod 2 s opětným spouštěním, čímž způsobí překlopení klopného obvodu 9_, jehož výstupem 92 je zablokován průchod hodinových impulsů logickým hradlem 10 na vstup 111 čítače 21* Tím 3e ukončeno nastavení adresy s dekadickou hodnotou 002 na druhé ovládací jednotce 32. Následuje vyslání datového telegramu řídicím mikropočítačem 2* Adresová část telegramu obsahuje adresu 002 a datová část povel pro změnu logické úrovně na výstupu 124 řídicí logiky 12 z úrovně H na úroveň ”L” a zcela analogicky jako u ovládací jednotky 31 je umožněn průchod hodinových impulsů i datových impulsů přes první a druhý budič 6_, J_ sběrnice s třístavovým výstupem ve druhé ovládací jednotce 32 k další ovládací jednotce 33.
Výše uvedený postup se opakuje až do nastavení adresy poslední ovládací jednotky 3N s tím, že počet hodinových impulsů a adresová část datového telegramu vždy odpovídá požadovanému číslu 1 až N ovládací jednotky 31 až 3N, jejíž adresa je právě nastavována.

Claims (1)

  1. Zapojení pro dálkové nastavení adres sekcí mechanizované výztuže, sestávající z řídicího mikropočítače a ovládacích jednotek sekcí, spojených navzájem a s řídicím mikropočítačem datovou sběrnicí pro sériový přenos dat, vyznačený tím, že výstup (42) prvního budiče (4) sběrnice je spojen se vstupem (61) prvního budiče (6) sběrnice s třístavovým výstupem a s prvním vstupem (121) řídicí logiky (12), jejíž druhý vstup (122) je spojen s výstupem (52) druhého budiče (5) sběrnice a současně se vstupem (71) druhého budiče (7) sběrnice s třístavovým výstupem, vstupem (81) monostabilního klopného obvodu (8) s opětným spouštěním a druhým vstupem (102) logického hradla (10), výstup (82) monostabilního klopného obvodu· (8) s opětným spouštěním je spojen se vstupem (91) klopného obvodu (9) a výstup (92) klopného obvodu (9) je spojen s prvním vstupem (101) logického ! ‘. 21a (10), jehož výstup (103) je spojen se vstupem (111) čítače (11), jehož výstupy (112) jsou spojeny adresovou sběrnicí s adresovacími vstupy (123) řídicí logiky (12), jejíž výstup (124) je spojen s řídicími vstupy (63, 73) prvního a druhého budiče (6, 7) sběrnice s třístavovým výstupem, přičemž vstupy (41, 51) prvního a druhého budiče (4, 5) sběrnice v první ovládací jednotce (31) jsou spojeny datovou sběrnicí (2) s řídicím mikropočítačem (1) a v ovládacích jednotkách (32) až (3N) s výstupy (62, 72) prvního a druhého budiče (6, 7) sběrnice s třístavovým výstupem v předcházejících ovládacích jednotkách (31) až (3(N-1)).
CS881404A 1988-03-04 1988-03-04 Zapojení pro dálkové nastavení adres sekcí mechanizované výztuže CS264931B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS881404A CS264931B1 (cs) 1988-03-04 1988-03-04 Zapojení pro dálkové nastavení adres sekcí mechanizované výztuže

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS881404A CS264931B1 (cs) 1988-03-04 1988-03-04 Zapojení pro dálkové nastavení adres sekcí mechanizované výztuže

Publications (2)

Publication Number Publication Date
CS140488A1 CS140488A1 (en) 1988-12-15
CS264931B1 true CS264931B1 (cs) 1989-09-12

Family

ID=5348330

Family Applications (1)

Application Number Title Priority Date Filing Date
CS881404A CS264931B1 (cs) 1988-03-04 1988-03-04 Zapojení pro dálkové nastavení adres sekcí mechanizované výztuže

Country Status (1)

Country Link
CS (1) CS264931B1 (cs)

Also Published As

Publication number Publication date
CS140488A1 (en) 1988-12-15

Similar Documents

Publication Publication Date Title
US6339806B1 (en) Primary bus to secondary bus multiplexing for I2C and other serial buses
EP0226765A2 (en) Variable length backplane bus
CA1320552C (en) Logic interchange system
US4573120A (en) I/O Control system for data transmission and reception between central processor and I/O units
US5386363A (en) Aircraft load management center
CN1015134B (zh) 在数据处理系统中使系统初始化和复位的装置
US4486832A (en) Sequential program control system
US4858038A (en) System of disk device selector circuits for disk controller
US5025414A (en) Serial bus interface capable of transferring data in different formats
CS264931B1 (cs) Zapojení pro dálkové nastavení adres sekcí mechanizované výztuže
US3982061A (en) Data transfer control apparatus
EP0104545A3 (en) Input and output port control unit
JP2003141062A (ja) Iicバス制御システム
US4972518A (en) Logic integrated circuit having input and output flip-flops to stabilize pulse durations
JP2578144B2 (ja) 並列データポート選択方法及び装置
GB2203578A (en) Information monitoring control system
JPH0616277B2 (ja) 事象配分・結合装置
KR0140075Y1 (ko) 다원 절체구조의 이중화 회로
EP0407423B1 (en) System for transferring binary information
TWI709137B (zh) 移位暫存電路
JP2970225B2 (ja) 入出力回路
SU1354191A1 (ru) Микропрограммное устройство управлени
SU1644168A1 (ru) Самодиагностируемое парафазное асинхронное логическое устройство
KR900001998B1 (ko) 프로그램어블 콘트롤러 입출력 모듈의 병렬 연결회로
US5548716A (en) Recording medium dualizing system