CS264755B1 - Delay line - Google Patents

Delay line Download PDF

Info

Publication number
CS264755B1
CS264755B1 CS849248A CS924884A CS264755B1 CS 264755 B1 CS264755 B1 CS 264755B1 CS 849248 A CS849248 A CS 849248A CS 924884 A CS924884 A CS 924884A CS 264755 B1 CS264755 B1 CS 264755B1
Authority
CS
Czechoslovakia
Prior art keywords
layer
delay line
delay
electrically conductive
winding
Prior art date
Application number
CS849248A
Other languages
Czech (cs)
Other versions
CS924884A1 (en
Inventor
Petr Ing Suchyna
Original Assignee
Suchyna Petr
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suchyna Petr filed Critical Suchyna Petr
Priority to CS849248A priority Critical patent/CS264755B1/en
Priority to CS877507A priority patent/CS264793B1/en
Publication of CS924884A1 publication Critical patent/CS924884A1/en
Publication of CS264755B1 publication Critical patent/CS264755B1/en

Links

Landscapes

  • Coils Or Transformers For Communication (AREA)

Abstract

Podstata řešení spočívá v tom, že mezi vinutím a elektricky vodivou zemnicí vrstvou je dělená vrstva, která může být vyrobena z dlelektrického materiálu. Zpoždovací linky lze používat ve všech zařízeních výpočetní techniky, kde je požadováno přesné nastavení signálu a kde je třeba při návrhu korigovat tolerance parametrů, integrovaných obvodů. Zpoždovací linka se může uplatnit v elektronických zpoždovacích obvodech, v radiolokačních zařízeních a v testovací technice.The essence of the solution is that between the winding and the electrically conductive ground layer there is a divided layer, which can be made of a dielectric material. Delay lines can be used in all computer equipment where precise signal adjustment is required and where it is necessary to correct the tolerances of parameters and integrated circuits during design. The delay line can be used in electronic delay circuits, in radar equipment and in test equipment.

Description

Vynález se týká konstrukčního provedení zpoždovací linky. Zpoždění lze dosáhnout na linkách sestavených z řady diskrétních indukčností a kapacit. Indukčnosti jsou navinuté na toroidní feritová já^ra. Navíjení těchto jader je pracné a těžko opakovatelné.The invention relates to a construction of a delay line. Delays can be achieved on lines constructed from a number of discrete inductances and capacities. The inductances are wound on a toroidal ferrite core. The winding of these cores is laborious and difficult to repeat.

Dalším typem zpoždovací linky je dlouhé vedení s rozloženými parametry. Značná délka takové linky je na překážku jejimu využití v zařízení konstruovaných s mikroelektronickými prvky. Tato zpoždovací vedení mají převážně horší teplotní koeficient.Another type of delay line is a long line with distributed parameters. The considerable length of such a line impedes its use in equipment constructed with microelectronic elements. These delay lines have mostly a worse temperature coefficient.

Jiným způsobem je uspořádána zpoždovací linka, jejíž vinutí je opatřené odbočkami pro nastavení hodnoty zpoždění a kondenzátory zapojenými mezi odbočky vinutí a elektrickou zem, je navinuto na jádru vytvořeném z elektricky vodivé desky, opatřené po jejích plochých stranách deskami z dielektrického materiálu, přičemž vodivá deska je spojena s elektrickou zemí. Toto řešení je méně pracné a umožňuje dosáhnout přesnějších hodnot zpoždění signálu, avšak celkové zpoždění je relativně malé. Toto řešeni je výhodné při konstrukci zpoždovací linky s pouzdrem DIL.In another way, a delay line is provided, the winding of which is provided with taps for adjusting the delay value and the capacitors connected between the winding taps and the electrical ground is wound on a core formed of an electrically conductive plate provided on its flat sides with dielectric material. connected to the electrical ground. This solution is less laborious and allows for more accurate signal delay values, but the overall delay is relatively small. This solution is advantageous in the construction of a delay line with a DIL housing.

Uvedené nevýhody odstraňuje konstrukční uspořádání zpoždovací linky podle vynálezu, jehož podstata spočívá v tom, že mezi vinutím a elektricky vodivou zemnící vrstvou je dělená vrstva. Základní deska může být z dielektrického materiálu, například z korundu. Dělená vrstva může být z dielektrického materiálu. Zpoždovací linka je zapouzdřena krycí hmotou, například adhezivní hmotou, a pouzdření může být provedeno fluidizací.These drawbacks are overcome by the design of the delay line according to the invention, which consists in that there is a split layer between the winding and the electrically conductive grounding layer. The base plate may be a dielectric material, for example corundum. The divided layer may be of dielectric material. The delay line is encapsulated by a cover mass, for example an adhesive mass, and the encapsulation may be performed by fluidization.

Zpoždovací linka podle vynálezu má tyto výhody: Použití dělené vrstvy umožňuje připojit jednotlivé, například monolitické kondenzátory přímo k elektronicky vodivé zemnicí vrstvě.The delay line according to the invention has the following advantages: The use of a split layer makes it possible to connect individual, for example monolithic capacitors, directly to the electrically conductive ground layer.

Tím se omezí parazitní indukčnost přívodů jednotlivých kondenzátorů, zvýší se homogenita celkového vedení a tím i maximální přenosová frekvence zpoždovací linky v závislosti na kvalitě kondenzátorů. Zjednoduší se výrobní postup.This reduces the parasitic inductance of the capacitor leads, increases the homogeneity of the overall line and hence the maximum transmission frequency of the delay line depending on the quality of the capacitors. The manufacturing process is simplified.

Vinutí je navinuto na jedno ploché jádro. Toto provedení je měně pracné než navíjení indukčností na totoidní feritová jádra. Připojování kondenzátorů se provádí přímo na elektric ky vodivou zemnící vrstvu. Toto konstrukční uspořádání umožňuje také připojení monolitických kondenzátorů, například technologií povrchové montáže.The winding is wound on one flat core. This embodiment is less laborious than winding the inductors onto this ferrite core. The capacitors are connected directly to the electrically conductive grounding layer. This design also allows the connection of monolithic capacitors, for example by surface mounting technology.

Na připojeném obr. 1 je znázorněn bokorys jádra 2» složeného z jedné základní desky 3 a z jedné elektricky vodivé zemnící vrstvy 2, na které je například sítotiskem nanesena dělená vrstva 2·The attached Fig. 1 shows a side view of a core 2 composed of one base plate 3 and one electrically conductive grounding layer 2 on which, for example, a screened layer 2 is applied by screen printing.

Na připojeném obr. 2 je znázorněna konstrukce zpoždovací linky podle vynálezu s vinutím 2, opatřeném odbočkami 2 pro nastavení hodnoty zpoždění a kondenzátory 6, zapojenými mezi odbočky 2 a elektricky vodivou zemnící vrstvu 2, když vinutí je navinuto na jádru 2> složeném z jedné elektricky vodivé zemnici vrstvy 2 a z jedné základní desky 2> přičemž mezi vinutím 2 a elektricky vodivou zemnici vrstvou 2 íe dělená vrstva T_, když zpoždovací linka je fluidizací zakryta kryci hmotou 2·FIG. 2 shows the construction of a delay line according to the invention with a winding 2 provided with taps 2 for adjusting the delay value and capacitors 6 connected between the taps 2 and an electrically conductive grounding layer 2 when the winding is wound on a core 2 composed of one electrically earthing conductive layer 2 and a base plate 2> being provided between the winding 2 and the electrically conductive layer 2 earthing te divided T_ layer when the delay line is covered with the covering material fluidization 2 ·

Funkce zpoždovací linky podle vynálezu je následující: Přes vinutí 2 3e veden signál, na jehož zpoždění má vliv indukčnost a velikost kapacity kondenzátorů připojených mezi odbočky 2 a elektricky vodivou zemnící vrstvu 2· Parametry zpoždovací linky jsou ovlivňovány fyzikálními vlastnostmi materiálů, to je rozměry a vlastnostmi jádra 2» parametry základní desky 2 elektrické zemnící vrstvy 2» parametry kondenzátorů 2r rozměrem vodiče vinutí 2 a velikostí indukčnosti, činitelem plnění nesouměrného vedení a kombinací všech těchto vlastností.Function delay line according to the invention is as follows: through the windings 2 3 and signal lines, whose delay affects the inductance and the size of the capacitances of capacitors connected between the branch 2 and the electrically conductive grounding layer 2 · Parameters Delay lines are influenced by the physical properties of materials, that is the dimensions and properties of the core 2 »the parameters of the base plate 2 of the electrical grounding layer 2» the parameters of the capacitors 2r by the size of the winding conductor 2 and the size of the inductance, the load factor of the asymmetrical line and a combination of all these properties.

Zpoždovací linky podle vynálezu lze používat ve všech zařízeních výpočetní techniky, kde je požadováno přesné nastavení signálu a kde je třeba při návrhu korigovat tolerance parametrů integrovaných obvodů. Zpoždovací linka se může uplatnit v elektronických časovačích obvodech, v radiolokačnich zařízeních a v testovací technice.The delay lines according to the invention can be used in all IT equipment where accurate signal setup is required and where the design tolerances of the ICs need to be corrected in the design. The delay line can be used in electronic timing circuits, in radar equipment and in test technology.

Claims (2)

PŘEDMĚT VYNÁLEZUSUBJECT OF THE INVENTION 1. Zpoždovací linka s vinutím opatřeným odbočkami pro nastavení hodnoty zpoždění a kondenzátory zapojenými mezi odbočky a elektrickou vodivou zemnící vrstvu, s jádrem složeným z jedné elektricky vodivé zimnici vrstvy a z jedné základní desky, vyznačující se tím, že mezi vinutím (4) a elektricky vodivou zemnící vrstvoví (2) je dělená vrstva (7) .A delay line with a winding equipped with taps for adjusting the delay value and capacitors connected between the taps and the electrically conductive grounding layer, with a core composed of one electrically conductive chills layer and one base plate, characterized in that between the winding (4) and the electrically conductive the ground layer (2) is a split layer (7). 2. Zpoždovací linka podle bodu 1 vyznačující se tím, že dělená vrstva (7) je z dielektric kého materiálu.2. Delay line according to claim 1, characterized in that the divided layer (7) is made of dielectric material.
CS849248A 1984-11-30 1984-11-30 Delay line CS264755B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CS849248A CS264755B1 (en) 1984-11-30 1984-11-30 Delay line
CS877507A CS264793B1 (en) 1984-11-30 1987-10-17 Delayed line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS849248A CS264755B1 (en) 1984-11-30 1984-11-30 Delay line

Publications (2)

Publication Number Publication Date
CS924884A1 CS924884A1 (en) 1988-12-15
CS264755B1 true CS264755B1 (en) 1989-09-12

Family

ID=5443512

Family Applications (2)

Application Number Title Priority Date Filing Date
CS849248A CS264755B1 (en) 1984-11-30 1984-11-30 Delay line
CS877507A CS264793B1 (en) 1984-11-30 1987-10-17 Delayed line

Family Applications After (1)

Application Number Title Priority Date Filing Date
CS877507A CS264793B1 (en) 1984-11-30 1987-10-17 Delayed line

Country Status (1)

Country Link
CS (2) CS264755B1 (en)

Also Published As

Publication number Publication date
CS924884A1 (en) 1988-12-15
CS264793B1 (en) 1989-09-12
CS750787A1 (en) 1988-12-15

Similar Documents

Publication Publication Date Title
US4547961A (en) Method of manufacture of miniaturized transformer
US3602846A (en) Delay line
US5023578A (en) Filter array having a plurality of capacitance elements
CA1202383A (en) Thick film delay line
US4796079A (en) Chip component providing rf suppression
US3530411A (en) High frequency electronic circuit structure employing planar transmission lines
KR20010102357A (en) High bandwidth passive integrated circuit tester probe card assembly
CA1177127A (en) Miniaturized transformer construction
JPS6352781B2 (en)
ES2139841T3 (en) PLATE DEVICE WITH INDUCTOR.
EP0138369A2 (en) Variable delay line
EP0771047A1 (en) Helical antenna and method of making same
EP1037236B1 (en) Electromechanical switching device package with controlled impedance environment
EP0180906B1 (en) Wave resistance-adapted chip support for a microwave semiconductor
EP0117434A1 (en) Hybrid microwave subsystem
KR100560571B1 (en) Interconnect
US5751555A (en) Electronic component having reduced capacitance
CS264755B1 (en) Delay line
US6075713A (en) Laser trimmable electronic device
JPS62139395A (en) multifunctional circuit board
US4549246A (en) Air dielectric variable capacitor utilizing a stator formed as part of the circuit layout on the substrate
CA2253325A1 (en) Microwave testing high-power dummy load forming method and microwave testing high-power dummy load apparatus
EP0079659B1 (en) Inductive device
EP0169694B1 (en) Component providing high frequency signal suppression
JPS6126302A (en) Power distributer