CS262551B1 - ) Zařízení pro kontrolu správnosti zapojení kabeláží - Google Patents

) Zařízení pro kontrolu správnosti zapojení kabeláží Download PDF

Info

Publication number
CS262551B1
CS262551B1 CS859217A CS921785A CS262551B1 CS 262551 B1 CS262551 B1 CS 262551B1 CS 859217 A CS859217 A CS 859217A CS 921785 A CS921785 A CS 921785A CS 262551 B1 CS262551 B1 CS 262551B1
Authority
CS
Czechoslovakia
Prior art keywords
test
computer
tested
equipment
checking
Prior art date
Application number
CS859217A
Other languages
English (en)
Other versions
CS921785A1 (en
Inventor
Josef Ing Kratochvil
Original Assignee
Josef Ing Kratochvil
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Josef Ing Kratochvil filed Critical Josef Ing Kratochvil
Priority to CS859217A priority Critical patent/CS262551B1/cs
Publication of CS921785A1 publication Critical patent/CS921785A1/cs
Publication of CS262551B1 publication Critical patent/CS262551B1/cs

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

Zařízení pro automatickou kontrolu správnosti galvanicky propojených bodů v testovaných soustavách, umožňující kontrolu prakticky neomezeného počtu galvanicky propojených bodů při značné rychlosti testování 10^ až 10^ s podle rozsáhlosti soustavy. Zařízení má minimální energetické nároky a je charakterizováno i nízkými pořizovacími náklady. Zařízení obsahuje počítač, testovací desky a konektory pro připojení k testované soustavě.

Description

Vynález se týká zařízení pro kontrolu správnosti zapojení kabeláží. Dosud se toto provádí bu3 stanovením ohmického odporu bzučákem nebo tzv. žárovkovou kontrolou, kdy galvanické propojení je ňvyá*načeno rozsvícením paralelně zapojených žárovek. Modernější je komparační metoda, kdy provádí porovnáni bezchybně zapojené prověřené kabeláže a kabeláže testované. Tyto metody jsou složité a pracné.
Konečné vyhodnocení se provádí z naměřených výsledků a to tak, že je musí provádět pracovník. Doba testování je závislá na použité metodě a rozsáhlosti testované soustavy, trvá 10 až 10 hodin. Kromě popsané metody, prvé, která je nejpracnější, vyžadují ostatní způsoby nákladný zdroj napětí a také počet galvanicky propojených bodů i rozsáhlost soustavy jsou omezeny výkonem zdroje a logickými ziskem integrovaných obvodů.
K testování vodivého obrazu plošných spojů se pak používají nákladné testery s kontaktním polem s pružně uloženými kontakty rozmístěnými v rastru plošného spoje. Pro testy kabeláží je možno využít také tester pro testování vodivého obrazce plošných spojů, u něhož je kontaktní pole nahrazeno příslušnými konektory a změněno programového vybavení. Nevýhodou jsou značné pořizovací náklady a značný počet vodičů nutných pro spojení testeru s testovanou 3 4 soustavou. Počet vodičů je roven počtu bodů testované soustavy, tj. 10 až 10 . Nevýhody popsaných metod odstraňuje dále popsaný vynález.
Podstata zařízení pro automatickou kontrolu správnosti galvanicky propojených bodů v testovaných soustavách, které obsahuje počítač spočívá podle vynálezu v tom, že počítač obsahuje adresový dekodér pro výběr testovacích desek, které jsou spojeny s testovanou soustavou, přičemž spojení testovacích desek s počítačem je provedeno neúplnou systémovou sběrnicí a jednožilovými vodiči.
Výhodou zařízení je jeho jednoduché uspořádání.
Vynález bude popsán podle připojených výkresů, kde obr. 1 představuje blokové schéma zařízení a obr. 2 schéma testovací desky.
Zařízení dle obr. 1 je sestaveno z více testovacích desek , D ... spojených jednožilovými vodiči Cp C2 ...CN s počítačem P obsahujícím navíc adresový dekodér A pro výběr testovacích desek D^, P2 ... pN a zařízení umožňující komunikaci s uživatelem. Mezi počítačem P a všemi testovacími deskami , p2 ... pN je zapojena neúplná systémová sběrnice B. Tato neúplná systémová sběrnice B umožňuje komunikaci konkrétní testovací desky —1' —2 ·’* —N Sčítačem P a to bud čtení nebo zápis. Testovací desky , P2 ... D^ jsou spojeny s testovanou soustavou konektory K. Počet vodičů v neúplné systémové sběrnici B je dán počtem testovaných bodů na testované soustavě p a počtem kontaktů na konektorech K. Tak například pro testovanou soustavu S s 20 480 testovanými body má neúplnová systémová sběrnice B 15 vodičů s 80 kontakty na každém konektoru K.
Blokové schéma testovací desky D^, Ρ2 ... D^ je na obr. 2. Každá testovací deska , P2 ... PN je tvořena vstupními a výstupními portami PO, k nimž jsou připojeny dekodéry DE. Za dekodérem DE konkrétní testovací desky následuje demultiplexer DM s multiplexerem MX. Čtení a zápis dat umožní neúplná systémová sběrnice B zapojená mezi počítač a vstupní portu PO a vodič zapojený mezi portu PO a adresový dekodér A počítače P. Demultiplexer DM je přes kontakt K spojen s testovanou soustavou S a současně s multiplexerem MX, který je zapojen na portu PO. K multiplexeru MX je připojen též dekodér DE. Součástí testeru je počítač P s centrální jednotkou, s pamětmi typu ROM s programovým vybavením a dále s pamětmi typu RWM pro tabulky adres a závad. K počítači P je připojen interface vstupních a výstupních zařízení a adresový dekodér A pro výběr testovacích desek D^, ... pN po jednožilových vodičích C^, ...CN·
Počítač P umožňuje kontrolu správnosti zapojení, vlastní testování a doplňující funkce. Kontrola správnosti zapojení testeru spočívá v aktivaci každého bodu testované soustavy S demultiplexeru DM a jeho přečtení přes multiplexer MX, při závadě hlásí adresu místa závady na výstupním zařízení. Vlastní testovací program pak postupně ukládá do paměti počítače P úplné adresy jednotlivých galvanických zapojení v testované soustavě S ze vstupního zařízení. Jeden bod testované soustavy S vždy aktivuje a všechny ostatní kontroluje.
Zapojení testovacích desek Dp D2 ... DR umožňuje automatickou kontrolu správnosti galvanicky propojených bodů a jeho výhody se projeví zejména v případě použití testovacích desek.
Porovnáním správných a aktivních přeadresovaných údajů vyhodnotí úplné tabulky závad, to jest zkraty, chybějící spoje, odpojený vysílací bod od ostatních, které sdělí na výstupní zařízení. Výhodou uspořádání dle vynálezu je prakticky libovolný počet galvanicky propojených bodů na testované soustavě S, shodnost testovacích desek Dj., D2 ... DN a jejich jednoduché propojení s počítačem P.

Claims (1)

  1. Zařízení pro kontrolu správnosti zapojení kabeláží v testovaných soustavách obsahujíc! počítač, vyznačující se tím, že počítač (P, obsahuje adresový dekodér (A) pro výběr testovacích desek (D^, n ... D^), které jsou spojeny s testovanou soupravou (S), přičemž spojení testovacích desek (Dj, D2 ... je provedeno neúplnou systémovou sběrnicí (B) s jednožilovými vodiči (Cj, C2 ... .
CS859217A 1985-12-13 1985-12-13 ) Zařízení pro kontrolu správnosti zapojení kabeláží CS262551B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS859217A CS262551B1 (cs) 1985-12-13 1985-12-13 ) Zařízení pro kontrolu správnosti zapojení kabeláží

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS859217A CS262551B1 (cs) 1985-12-13 1985-12-13 ) Zařízení pro kontrolu správnosti zapojení kabeláží

Publications (2)

Publication Number Publication Date
CS921785A1 CS921785A1 (en) 1988-07-15
CS262551B1 true CS262551B1 (cs) 1989-03-14

Family

ID=5443321

Family Applications (1)

Application Number Title Priority Date Filing Date
CS859217A CS262551B1 (cs) 1985-12-13 1985-12-13 ) Zařízení pro kontrolu správnosti zapojení kabeláží

Country Status (1)

Country Link
CS (1) CS262551B1 (cs)

Also Published As

Publication number Publication date
CS921785A1 (en) 1988-07-15

Similar Documents

Publication Publication Date Title
US7245139B2 (en) Tester channel to multiple IC terminals
US5414343A (en) Permanently installed cable system with integrated multi-cable tester
US4481627A (en) Embedded memory testing method and apparatus
US4768195A (en) Chip tester
EP0087212B1 (en) Method of and apparatus for the automatic diagnosis of the failure of electrical devices connected to common bus nodes and the like
US6055653A (en) Method and apparatus for testing gang memory modules
KR100396972B1 (ko) 컴퓨터 백플레인 상의 핫-플러그 회로의 제조 테스팅
US4150331A (en) Signature encoding for integrated circuits
EP1266236A2 (en) System and method for testing signal interconnections using built-in self test
JPS61188638A (ja) 電子システムのテスト装置及び方法
JPH03228343A (ja) Ic試験装置
US4525802A (en) Portable electronic testing apparatus
US6744257B2 (en) Apparatus, a method for testing an electrical wiring system, a computer program for testing an electrical wiring system and a computer-readable storage medium having stored thereon a computer program for testing an electrical wiring system
US6901541B2 (en) Memory testing method and apparatus
CA1290056C (en) Circuit for testing the bus structure of a printed wiring card
CN113985321B (zh) 一种带智能自学习能力的线缆连通性能测试装置和方法
EP0682259A1 (en) Circuit-test fixture that includes shorted-together probes
US4701696A (en) Retargetable buffer probe
JP3555953B2 (ja) プリング抵抗を備える接続部をテストする装置
CS262551B1 (cs) ) Zařízení pro kontrolu správnosti zapojení kabeláží
US7439870B2 (en) Apparatus for testing cables
US7272760B2 (en) Curve tracing device and method
CN100371727C (zh) 电子电路和用于测试的方法
GB2149129A (en) Automatic test equipment
US20060004533A1 (en) MCU test device

Legal Events

Date Code Title Description
IF00 In force as of 2000-06-30 in czech republic
MK4A Patent expired

Effective date: 20001213