CS261457B1 - Zapojení pro blokování zálohované paměti - Google Patents
Zapojení pro blokování zálohované paměti Download PDFInfo
- Publication number
- CS261457B1 CS261457B1 CS864018A CS401886A CS261457B1 CS 261457 B1 CS261457 B1 CS 261457B1 CS 864018 A CS864018 A CS 864018A CS 401886 A CS401886 A CS 401886A CS 261457 B1 CS261457 B1 CS 261457B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- circuit
- blocking
- resistor
- memory
- control electrode
- Prior art date
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/30—Systems integrating technologies related to power network operation and communication or information technologies for improving the carbon footprint of the management of residential or tertiary loads, i.e. smart grids as climate change mitigation technology in the buildings sector, including also the last stages of power distribution and the control, monitoring or operating management systems at local level
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
- Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
- Y04S20/00—Management or operation of end-user stationary applications or the last stages of power distribution; Controlling, monitoring or operating thereof
- Y04S20/20—End-user application control systems
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Power Sources (AREA)
Abstract
Účelem řešení je vytvořit obvod, který by zablokoval komunikaci se zálohovanou pamětí v okamžiku zapnutí a vypnutí napájení nezálohovanó části systému. Účelu je dosazeno zapojením, kde uvolňovací vstup álohované par.ětí je spojen s ovládacím stupem přes oddělovací odpor a dále je spojen s emitorem unipolárního tranzistoru, jehož kolektor je 3pojen se zálohovanou svorkou a řídicí elektroda je spojena s blokovacím obvodem a uvolňovacím obvodem.
Description
Předmětem vynálezu je zapojení pro blokování zálohované paměti, vhodné zejména pro menší mikropočítačové systémy,
U mikropočítačových systémů se často vyskytuje potřeba zachovat alespoň část obsahu paměti i při vypnutí napájení systému, Pro tento účel má část paměťových obvodů napájecí napětí zálohované/ např, akumulátorem nebo galvanickým článkem. Při vypnutí napájení systému, stejně jako nějakou dobu po jeho zapnutí, se však systém může chovat zcela nedefinovaně a proto je třeba v této době zálohovanou paměť zablokovat, aby nedošlo k přepsání jejího obsahu. Dosud známá zapojení blokovacích obvodů jsou většinou složitá nebo nespolehlivá, některá dokonce vyžadují informaci o -vypnutí napájení systému s předstihem^ ^např. odvozenou od napětí na síťovém transformátoru. .
Uvedené nevýhody nemá zapojení pro blokování zálohované paměti podle vynálezu, jehož, podstatou je, že uvolňovací vstup zálohované paměti je přes oddělovací odpor spojen s ovládacím vstupem a kromě toho je také spojen s emi torem unipolámího tranzistoru, jehož kolektor je spojen se zálohovanou napájecí svorkou a jeho řídicí elektroda je spojena s blokovacím obvodem a s uvolňovacím obvodem. Blokovací obvod může být tvořen tranzistorem, jehož kolektor je spojen s řídicí elektrodou unipolárního tranzistoru, emitor je spojen přes kondenzátor se společnou svorkou a přes nabíjecí odpor s kladnou napájecí svorkou a jeho báze je spojena přes omezovači odpor s kladnou napájecí svorkou. Uvolňovací obvod může být tvořen zpožďovacím odporem a zpožďovacím kondenzátorem,zapojenými v sérii mezi zápornou napájecí svorkou a společnou svorkou, jejichž společný bod je spojen s řídicí elektrodou unipolárního tranzistoru. Podle dalšího význaku může být mezi řídicí elektrodou unipolárního tranzistoru a zpožďovacím kondenzátorem zapojen odpor.
- 2 261 457
Zapojení pro blokování zálohované paměti podle vynálezu je spolehlivé a přitom poměrně jednoduché. Pro svoji funkci vystačí s napájecími napětími a se signály, které jsou v mikroprocesorovém systému běžně k dispozici.
Vynález bude blíže popsán pomocí připojeného výkresu »na němž je znázorněn příklad zapojení obvodu pro blokování zálohované paměti podle vynálezu. Na obrázku je vstup 81 zálohované paměti 8,napájené ze zálohované napájecí svorky 2,spojen přes oddělovací odpor 6 s ovládacím vstupem 1. Dále je vstup 81 zálohované paměti 8 spojen s ernitorem unipolárního tranzistoru- 7, jehož kolektor je spojen se zálohovanou napájecí svorkou 2 a řídicí elektroda je spojena s blokovacím obvodem j5 a s uvolňovacím obvodem 4. Blokovací obvod 3 je tvořen tranzistorem 34, jehož kolektor je spojen s řídicí elektrodou unipolárního tranzistoru 7, báze je spojena přes omezovači odpor 31 s kladnou napájecí svorkou 30 a emitor je spojen přes nabíjecí odpor 32 s kladnou napájecí syorkou 30 a přes kondenzátor 33 se společnou svorkou 5. Uvolňovací obvod 4 je tvořen odporem 43 a zpožďovacím odporem 41,zapojenými v sérii mezi řídicí elektrodou unipolárního tranzistoru 7 a zápornou napájecí svorkou 40. Společný bod odporu 43 a zpožďovacího odporu 41 je spojen se společnou svorkou 5 zpožďovacím kondenzátorem 42.
Je-li napájení systému vypnuté, je na kladné napájecí svorce 30 i na záporné napájecí svorce 40 přibližně nulové napětí vůči společné svorce 5. Nulové napětí je i na řídicí elektrodě unipolárního tranzistoru 7, který je proto sepnut a drží bez ohledu na stav ovládacího vstupu 1 uvolňovací vstup 81 zálohované paměti 8 na napěťové úrovni blízké napětí na zálohované napájecí svorce 2. Tím brání jakékoliv komunikaci se zálohovanou pamětí 8. Po zapnutí napájení systému se objeví na kladné napájecí svorce 30 kladné napětí a na záporné napájecí svorce 40 záporné napětí vůči společné svorce 5. Kondenzátor 33 se přes nabíjecí odpor 32 nabije na hodnotu kladného napájecího napětí. Zpožďovací kondenzátor 42 se přes zpožďovací odpor 41 nabíjí záporně. Po určité době, dané časovou konstantou nabíjení zpožďovacího kondenzátoru 42 a prahovým napětím řídicí elektrody unipolárního tranzistoru 7,unipolární tranzistor 7 rozepne. Tím umožní, aby byl uvolňovací vstup 81 zálohované paměti 8 ovládán ovládacím vstupem 1. Při vypnutí napájení systému začne napětí
- 3 261 457 na kladné napájecí svorce 30 i na záporné napájecí svorce 40 klesat. Pokles napětí na kladné napájecí svorce 30 se omezovacím odporem 31 přenese na bázi tranzistoru 34. Tranzistor 34 sepne a tím přivede kladné napětí z kondenzátoru 33 na řídicí elektrodu unipolámího tranzistoru 7· Unipolární tranzistor 7 sepne a tím zabrání komunikaci se zálohovanou pamětí 8.
Claims (4)
1. Zapojení pro blokování zálohované paměti, vyznačené tím, že uvolňovací vstup (81) zálohované paměti (8) je spojen s ovládacím vstupem (1) přes oddělovací odpor (6) a dále je spojen s emitorem unipolárního tranzistoru (7), jehož kolektor je spojen se zálohovanou napájecí svorkou (2) a řídicí elektroda je spojena s blokovacím obvodem (3) a s uvolňovacím obvodem (4),
2. Zapojení pro blokování zálohované paměti podle bodu 1, vyznačené tím, že blokovací obvod (3) je tvořen tranzistorem (34), jehož kolektor je spojen s řídicí elektrodou unipolárního tranzistoru (7), emitor je spojen přes kondenzátor (33) se společnou svorkou (5) a přes nabíjecí odpor (32) s kladnou napájecí svorkou (30) a báze tranzistoru (34) je spojena přes omezovači odpor (31) s kladnou napájecí svorkou (30).
3. Zapojení pro blokování zálohované paměti podle bodu 1, vyznačené tím, že uvolňovací obvod (4) je tvořen zpožďovacím odporem (4l) a zpožďovacím kondenzátorem (42), zapojenými v sérii mezi zápornou napájecí svorkou (40) a společnou svorkou (5), jejichž společný bod je spojen s řídicí elektrodou unipolámího tranzistoru (7).
4. Zapojení pro blokování zálohované paměti podle bodů
1 a 3/vyznačené tím, že mezi řídicí elektrodou unipolárního tranzistoru (7) a společným bodem zpožďovacího odporu (41) a zpožďovacího kondenzátoru (42) je zapojen odpor (43),
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS864018A CS261457B1 (cs) | 1986-06-02 | 1986-06-02 | Zapojení pro blokování zálohované paměti |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS864018A CS261457B1 (cs) | 1986-06-02 | 1986-06-02 | Zapojení pro blokování zálohované paměti |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS401886A1 CS401886A1 (en) | 1988-07-15 |
| CS261457B1 true CS261457B1 (cs) | 1989-02-10 |
Family
ID=5381959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS864018A CS261457B1 (cs) | 1986-06-02 | 1986-06-02 | Zapojení pro blokování zálohované paměti |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS261457B1 (cs) |
-
1986
- 1986-06-02 CS CS864018A patent/CS261457B1/cs unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS401886A1 (en) | 1988-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4209710A (en) | Battery back-up regulator | |
| EP0182971B1 (en) | Power on/off reset generator | |
| EP0426663B1 (en) | Apparatus for defined switching of a microcomputer to standby mode | |
| US2891195A (en) | Lamp flasher with daylight-responsive inhibiting means | |
| US4952864A (en) | Power supply down-conversion, regulation and low battery detection system | |
| MY106617A (en) | Cmos driver circuit. | |
| HK26792A (en) | A control circuit having a direct current control loop for controlling the gain of an attenuator | |
| US6614134B1 (en) | Power supplies for ECUs | |
| US5430600A (en) | Latching relay control circuit | |
| US6181030B1 (en) | Computer power supply system having switched remote voltage sensing and sense voltage averaging for hot pluggable adapter cards | |
| CS261457B1 (cs) | Zapojení pro blokování zálohované paměti | |
| KR970706144A (ko) | 차량 승객용 전자 안전 장치(Electric safety apparatus for passenger) | |
| US5852377A (en) | Reset circuit for ensuring proper reset when used with decaying power supplies | |
| US5015870A (en) | Voltage supply circuit | |
| US5223748A (en) | Battery manager | |
| EP0868688B1 (en) | A reset circuit for ensuring proper reset when used with decaying power supplies | |
| EP0661714B1 (en) | Circuit device and corresponding method for resetting non-volatile and electrically programmable memory devices | |
| GB2149984A (en) | Backup power source circuit for control circuit | |
| ATE21307T1 (de) | Fernbedienbarer schalter. | |
| US4764839A (en) | Low voltage reset circuit | |
| JPS57123600A (en) | Protecting circuit for memory | |
| SU1312550A1 (ru) | Стабилизатор посто нного напр жени с защитой | |
| JPS6134634B2 (cs) | ||
| US20240275266A1 (en) | Power supply control device and power supply control method | |
| SU1042182A1 (ru) | Автоматический переключатель нагрузки |