CS260762B1

CS260762B1 - Alternating voltage's null detector connection

Info

Publication number: CS260762B1
Application number: CS856843A
Authority: CS
Inventors: Pavol Ruzan
Original assignee: Pavol Ruzan
Priority date: 1985-09-19
Filing date: 1985-09-19
Publication date: 1989-01-12
Also published as: CS684385A1

Abstract

Zapojenie rieši detektor nuly striedavého napatia so vstupom pre blokovanie výstupného signálu detektora nuly a rieši použitie detektora nuly ako spinača striedavého napatia pri přechode nulou s výkonovým spínacím prvkom triac. Účelom riešenia je zjednodušit’ zapojenie detektora nuly a obvodov blokovania výstupného signálu detektora nuly a tým aj zapojenie spinača striedavého napatia pri přechode nulou s triakom. Uvedeného účelu sa dosiahne připojením vzorky striedavého napatia cez dva obmedzovacie odpory na vstupy dvoch logických členov CMOS, pričom k vstupu jedného z logických členov je připojený třetí odpor, ktorého druhý koniec je připojený k svorke blokovania. Výstup prvého logického člena je spojený s jedným vstupom druhého logického člena, pričom jeho výstup je výstupom detektora nuly. Obvod detektora nuly je určený do zapojení všetkých druhov regulácií výkonu s elektronickými spínacími prvkami a obvod spinača striedavého napatia pri priechode nulou je určený k zapínaniu a vypínaniu elektrických spotrebičov, elektronickým spínacím prvkom.The wiring is resolved by the zero detector voltage with input to block output zero detector signal and resolves use zero detector as alternating switch zero voltage with power switching element triac. The purpose of the solution is to simplify the connection of the zero detector and circuits blocking the detector output signal zeros and thus the alternating current switch zero tension with triac. This purpose is achieved by connecting alternating tension samples over two limiting resistors for two logic inputs CMOS members taking one a third resistor is attached from logical members whose other end is attached to blocking terminal. First logical output member is associated with one other entry logical member while outputting it zero detector output. Detector Circuit Zero is meant to engage all kinds power control with electronic switching elements and an alternating voltage switch circuit at zero crossing it is to be turned on and switching off electrical appliances electronic switching element.

Description

Vynález rieši zapojenie detektore nuly striedavého napátia určeného pre zapojenia róznych druhov regulácie výkonu s elektronickými spínacími prvkami a použitie detektore nuly v zapojení spínača sletového napátia pri přechode nulou.The invention solves the connection of an alternating voltage zero detector intended for the connection of different types of power control with electronic switching elements and the use of a zero detector in the connection of the ground voltage switch at the zero crossing.

Detektor nuly striedavého napátia je súčasťou zapojenia elektronického spínača striedavého n-apátia pri přechode napátia nulou, alebo zapojenia plynulej regulácie výkonu alebo zapojenia skokovej regulácie výkonu, kde sa výkon na zátiaži riadi počtom prepúšťainých polvln sieťového striedavého napátia.The AC voltage detector is part of the wiring of the electronic switch of the AC n-voltage at the transition of the voltage to zero, or of the continuous power regulation or of the step power regulation where the load on the load is controlled by the number of halves of AC power.

Najjednoduchšie doteraz známe zapojenia detektore nuly pozostávajú z dvoch tranzistorov, alebo jedného tranzistora a štyroch diód, pričom nemajú vstup blokovania výstupného signálu. Zapojenia sú energeticky náročné, pričom niektoré vyžadujú použitie oddelovacieho sieťového transformátora. Na úpravu tvaru polarity a blokovania výstupného signálu sú potřebné ďalšie obvodové prvky.The simplest known zero-detector wiring so far consists of two transistors, or one transistor and four diodes, without having an output signal blocking input. The connections are energy intensive, some of which require the use of an isolation mains transformer. Additional circuit elements are needed to adjust the shape of the polarity and block the output signal.

Uvedené nevýhody odstraňuje zapojenie detektora nuly striedavého napátia podlá vynálezu, ktorého podstata spočívá v tom, že synchronizačný vstup je cez prvý obmedzovací odpor připojený na jeden alebo oba vstupy prvého logického člena, ktorého výstup je připojený na prvý vstup druhého logického člena, ktorého výstup je připojený na výstupnú svorku a ktorého druhý vstup je připojený cez druhý obmedzovací odpor k synchronizačnému vstupu. Prvý a druhý logický člen sú tvořené obvodmi, negovaného logického súčtu alebo súčinu. Svorka blokovania je spojená cez třetí odpor na jeden alebo oba vstupy prvého logického člena. Prvá svorka napájania je spojená cez štvrtý odpor s druhým vstupom druhého logického člena.The above-mentioned disadvantages are eliminated by the connection of the AC voltage detector according to the invention, which is characterized in that the synchronization input is connected via a first limiting resistor to one or both inputs of a first logic element whose output is connected to a first input of a second logic element whose output is connected to an output terminal and whose second input is connected via a second limiting resistor to the synchronization input. The first and second logic members are formed by circuits of a negated logic sum or product. The blocking terminal is connected via a third resistor to one or both inputs of the first logic member. The first power terminal is coupled through the fourth resistor to the second input of the second logic element.

Výhodou zapojenia detektora nuly striedavého napátia je jeho energetická náročnost a vzhladom na použitú súčiastkovú základňu aj jeho ekonomická efektivnost. Přitom je zapojenie jednoduché a vstupom blokovania sa riadi jeho činnost vonkajším ovládacím napátím bez použitia zvláštných obvodov blokovania.The advantage of wiring the AC voltage detector is its energy consumption and its economic efficiency due to the used component base. In this case, the wiring is simple and the blocking input controls its operation by external control voltage without the use of separate blocking circuits.

Na přiložených výkresoch sú znázorněné konkrétné příklady využitia detektora nuly striedavého napátia, kde na obr. 1 a obr. 2 sú nakreslené obecné zapojenia detektora nuly striedavého napátia. Na obr. 3 a 4 je nakreslené konkrétné zapojenie detektora nuly striedavého napátia s napájecími obvodmi a výstupným signálom kladnej polarity, pričom priechod striedavého napátia nulou, detektor nuly definuje logickou úrovňou L podlá zapojenia na obr. 3, alebo logickou úrovňou H podlá zapojenia na obr. 4, pričom logická úroveň L zodpovedá nulovému a logická úroveň H kladnému potenciálu napájacieho napátia detektora nuly. Na obr. 5 a 6 je nakreslené konkrétné zapojenie detektora nuly striedavého napátia s napájecími obvodmi a výstupným signálom zápornej polarity, pričom priechod striedavého napátia nulou, detektor nuly definuje logickou úrovňou L podlá zapojenia na obr. 5, alebo logickou úrovňou H podlá zapojenia na obr. 6, pričom logická úroveň H, zodpovedá nulovému a logická úroveň L zápornému potenciálu napájacieho napátia detektora nuly. Na obr. 7 sa uvádza použitie detektora nuly striedavého napátia z obr. 5 ako spínača striedavého napátia pri priechode nulou s trlakom.In the accompanying drawings, specific examples of the use of an AC voltage detector are shown, in which FIG. 1 and FIG. 2 shows the general wiring of the AC voltage detector. In FIG. 3 and 4 illustrate a particular circuit of an AC voltage detector with power circuits and a positive polarity output signal, wherein the AC voltage crossing is zero, the zero detector defining a logical level L according to the wiring in FIG. 3, or the logic level H according to the circuit in FIG. 4, wherein the logic level L corresponds to zero and the logic level H to the positive voltage supply potential of the zero detector. In FIG. 5 and 6 illustrate a particular AC voltage detector wiring with supply circuits and a negative polarity output signal, wherein the AC voltage crossing is zero, the zero detector defining a logic level L according to the wiring in FIG. 5, or the logic level H according to the circuit in FIG. 6, where logic level H corresponds to zero and logical level L corresponds to the negative potential of the supply voltage of the zero detector. In FIG. 7 shows the use of the AC voltage detector of FIG. 5 as an alternating voltage switch at zero crossing with thrust.

Synchronizačný vstup 6 je spojený jednak cez prvý obmedzovací odpor 1 s oboma vstupmi prvého logického člena 4 a jednak cez druhý obmedzovací odpor 2 s druhým vstupom druhého logického člena 5. Na oba vstupy prvého logického člena 4 je dálej připojený třetí odpor 3, ktorého druhý koniec je spojený so svorkou blokovania 7, ktorá je dalej spojená s ovládacím prvkom 20. Výstup prvého logického člena 4 je spojený s prvým vstupom druhého logického člena 5, ktorého výstup je spojený s výstupnou svorkou 9 detektora nuly, ktorá je ďalej spojená s bázou tranzistora 11, pričom jeho emitor je spojený cez piaty obmedzovací odpor 12 s riadíacou elektródou triaku 13. Jeho prvá hlavná elektroda je spojená s druhou svorkou 8 napájania, ktorá je zároveň svorkou nulového potenciálu. Druhá hlavná elektróda triaku 13 je spojená cez záťaž 21 so svorkou 19 striedavého napátia. Svorka 19 striedavého napátia je zároveň připojená k synchronizačnému vstupu 6 a súčasne cez usmerňovaciu diodu 18 polarizovanú v závernom smere, zrážací odpor 17 a anodu Zeneróvej diódy 1S k druhej svorke 8 napájania. Zenerova dioda 15 je přemostěná filtračným kondenzátorom 16. Anóda Zenerovej diódy 15 je súčasne spojená s prvou svorkou 10 napájania, kolektorom tranzistora 11 a s prvým kontaktem ovládacieho prvku 20, ktorého druhý kontakt je připojený k druhej svorke 8 napájania. Prvá a druhá svorka 8, 10 napájania sú totožné s napájecími vývodmi 14, 7 integrovaného obvodu štvOrice hradiel NAND. Dvojvstupové hradlá NAND sú typu CMOS, napr. MHB 4011.The synchronization input 6 is connected via the first limiting resistor 1 to both the inputs of the first logic element 4 and through the second limiting resistor 2 to the second input of the second logic element 5. A third resistor 3 is connected to both inputs of the first logic element 4. the output of the first logic element 4 is connected to the first input of the second logic element 5, the output of which is connected to the output terminal 9 of the zero detector, which is further connected to the base of the transistor 11 wherein its emitter is connected via a fifth limiting resistor 12 to the triac control electrode 13. Its first main electrode is connected to a second power terminal 8, which is also a zero potential terminal. The second main electrode of the triac 13 is connected via a load 21 to an AC terminal 19. The AC voltage terminal 19 is also connected to the synchronization input 6 and at the same time via a rectifying diode 18 polarized in the reverse direction, a collision resistor 17 and an anode of the Zener diode 16 to the second power terminal 8. The Zener diode 15 is bridged by a filter capacitor 16. The anode of the Zener diode 15 is simultaneously coupled to the first power terminal 10, the collector of the transistor 11, and the first contact of the actuator 20, the second contact of which is connected to the second power terminal 8. The first and second power terminals 8, 10 are identical to the power terminals 14, 7 of the NAND gate four integrated circuit. NAND double-entry gates are of the CMOS type, e.g. MHB 4011.

Funkcia detektora nuly striedavého napátia je nasledujúca:The function of the AC voltage detector is as follows:

Pri napájacom napátí —8,2 V okamžitú hodnotu striedavého napátia —5 V snímá druhý vstup druhého logického člena 5 cez druhý obmedzovací odpor 2, pričom vstup prvého logického člena 4 móže snímat' dve hodnoty okamžitého striedavého napátia podlá toho či je svorka 7 blokovania připojená na napájacie a či na nulové napátie detektora nuly. Ak je na svorke 7 blokovania připojené napájacie napátie detektora nuly, snímá vstup logického člena 4 okamžitú hodnotu striedavého napátia +5 V. Detektor nuly vytvára signál zodpovedajúci priechodu striedavého napátia hodnotami +5 V a —5 V.At a supply voltage of –8.2 V, the instantaneous AC value of –5 V senses the second input of the second logic element 5 through the second limiting resistor 2, while the input of the first logic element 4 can sense two instantaneous AC values depending on whether the blocking terminal 7 is connected. to the supply and zero voltage of the zero detector. When the power supply voltage of the zero detector is connected to the block terminal 7, the input of logic element 4 senses the instantaneous AC voltage of +5 V. The zero detector generates a signal corresponding to the +5 V and –5 V alternating voltage passage.

Ak je na svorke 7 blokovania připojenéIf it is connected to terminal 7

S nulové napatie detektora nuly tak, snímá vstup logického člena 4 okamžitá hodnotu striedavého napatia —1.4 V, keďže vstup lo·gického člena 5 snímá okamžitá hodnotu striedavého napatia —5 V. Prekrývanie logických úrovní L na vstupech logického člena 5 spósob! trvalá úroveň H na výstupe detektora nuly. Výraznější úbytok napatia na odporech 1, 2 vznikne až okamžité striedavé napatie bude kladné alebo záporné voči obom svorkám 8, 10 napájania detektora nuly. Úbytok napatia na odporoch 1, 2 spósobia ochranné diódy zabudované výrobcom na vstupoch logických členov 4, 5 CMOS. Výrobca udává maximálny dovolený prúd do vstupu logického členu CMOS + 10 mA, avšak k správnej činnosti postačuje volit odpory tak. aby maximálny prúd do vstupu nepřekročil ψ 0,5 mA, pričom postačujú odpory s výkonovou stratou 0,15 W.With zero voltage of the zero detector, the input of logic element 4 senses the instantaneous AC value of -1.4 V, since the input of logic element 5 senses the instantaneous AC value of -5 V. Overlapping logic levels L at the inputs of logic element 5 way! continuous level H at the zero detector output. A more significant voltage drop across resistors 1, 2 will occur until the instantaneous alternating voltage is positive or negative with respect to both the zero detector power supply terminals 8, 10. The voltage drop across resistors 1, 2 is caused by the protective diodes built-in by the manufacturer at the inputs of logic elements 4, 5 CMOS. The manufacturer specifies the maximum allowable current to the input of the CMOS + 10 mA logic element, but for proper operation it is sufficient to select resistors so. the maximum input current should not exceed ψ 0.5 mA, with resistors with a power loss of 0.15 W sufficient

Dobu trvania výstupnej úrovně L je možné nastavit změnou napájacieho napátia detektora nuly. Pri napájacom napátí —5 VThe duration of the output level L can be adjusted by changing the supply voltage of the zero detector. At a supply voltage of –5 V

Claims

Zero zero voltage zero detector so that the logic member input 4 instantaneous voltage value of -1.4 V, since the input of the logic member 5 senses the instantaneous value of the initial voltage '5 V. We overlap the logical levels L at the inputs of the logic a constant level H at the output of the zero detector. A more pronounced loss of voltage at the resistors 1, 2 will occur until the instantaneous alternating voltage is positive or negative at the terminals 8, 10 of the nu-ly detector power supply. The residual voltage at the resistors 1, 2 is connected to the protective diodes built in by the manufacturer at the inputs of the logic members 4, S of the CMOS. The manufacturer specifies the maximum allowable entry of the logic member CMOS + 10mA, however, it is sufficient to select the failures. make maximum linen by entering no-crossed 4; 0.5 mA, with a power dissipation of 0.15 W sufficient. The duration of the output level L can be adjusted by changing the supply voltage of the zero detector. With supply voltage —5 V SUBJECT

1. Connecting an alternating current zero detector, characterized in that the synchronous input (Θ) is connected to one or both inputs of the first logic member (4) via the first constraint resistor (1). the output of which is connected to a first input of the second logic member (5), the output of which is connected to the output terminal (9) and whose second input is connected via a second limit resistor (2) to the synchronization input (6).

2. Connecting the alternating current detector according to claim 1, characterized in that the latch terminal (7) is connected via a third resistor (3) to one or both inputs, the first logic member (4) and the first terminal (10). The power supply is connected via a fourth resistor (14) to the second input of the second logic element (5), the zero alternating voltage will be indicated in the range of -3 to +3 V, at the supply voltage —15V in the range —11 to +11V AC The duration of the output level L, can be further increased by the resistance of the resistor 14 and the value of the resistance 3 of the output signal symmetry.If the blocking terminal 7 is connected to the zero potential, the output terminal 9 is in the logical level H, ie 0 V and the triac 13 is closed In the case that the blocking terminal 7 is connected to the supply voltage, the output terminal 9 contains a signal which in the +5 V range is in the state logical level L, ie — 8.2 V. So the base of the transistor 11 is also at the level of 8.2 V and the triac 13 receives the pulse of the formation and current 21 flows. The object of the invention is to find use of the dimming of lighting dimmers, in a power control device with an optional number of transverse poles and waves of alternating patio. vynalezu

3. Switching the alternating current zero detector according to claim 1, characterized in that the latch terminal (7) is connected via a third resistor (3) to a second input of the second logic member (5) and a first voltage terminal (10) is connected via a fourth resistor (14) to the day or both inputs of the first logical member (4).

4. Connecting an alternating current detector according to clauses 1, 2 and 3, characterized in that the first and second logic members (4, 5) are constituted by the circuits of the negated logic function.

'5. Connecting the alternating zero detector according to clauses 1, 2 and 3, characterized in that the first and second logic members (4, 5) are constituted by the circuits of the negated logic account. 4 sheets of screams