CS260596B1

CS260596B1 - Connected to create a muttiplexic display of diagnostic signals

Info

Publication number: CS260596B1
Application number: CS867872A
Authority: CS
Inventors: Pravoslav Dusek
Original assignee: Pravoslav Dusek
Priority date: 1986-10-30
Filing date: 1986-10-30
Publication date: 1988-12-15
Also published as: CS787286A1

Abstract

Obvod je určen zejména pro přistroj k bezdemontážní diagnostice vznětových motorů. Zapojení obvodu je provedeno tak, Se adresové vstupy paměti jsou připojeny na výstupy binárního čítače, jehož první vstup je připojen na výstup děliče kraito-- čtu. Nulovací vstupy děliče kmitočtu a nulovací vstup binárního čítače jsou propojeny s druhým společným vstupem obvodu. První vstup děliče kmitočtu je propojen s prvním vstupem obvodu. Nejnižěí bity výstupu paměti jsou propojeny na výstup zapojení obvodu a zároveň na adresové vstupy analogového multiplexoru. 'Poslední bit výstupu paměti je propojen se vstupem monostabilního klopného obvodu, jehož výstup je spojen se vstupem pro externí synchronizaci osciloskopu. Analogové vstupy analogového multiplexoru jsou připojeny na dělič napětí. Výstup analogového multiplexoru je připojen na první vstup součtového zesilovače, jehož druhý vstup je spojen s třetím vstupem zapojení obvodu. Výstup součtového zesilovače je připojen na signálový vstup osciloskopu.The circuit is intended especially for a device for non-dismantling diagnostics of diesel engines. The circuit is connected in such a way that the address inputs of the memory are connected to the outputs of a binary counter, the first input of which is connected to the output of the short-count divider. The reset inputs of the frequency divider and the reset input of the binary counter are connected to the second common input of the circuit. The first input of the frequency divider is connected to the first input of the circuit. The lowest bits of the memory output are connected to the output of the circuit circuit and at the same time to the address inputs of the analog multiplexer. The last bit of the memory output is connected to the input of a monostable flip-flop, the output of which is connected to the input for external synchronization of the oscilloscope. The analog inputs of the analog multiplexer are connected to a voltage divider. The output of the analog multiplexer is connected to the first input of the summing amplifier, the second input of which is connected to the third input of the circuit circuit. The output of the summing amplifier is connected to the signal input of the oscilloscope.

Description

Vynález ee týká zapojení pro vytvoření multiplexního zobrazení diagnostických signálů, zejména v přístroji pro bezdemontážní diagnostiku vznětových motorů.The invention relates to a circuit for generating a multiplex display of diagnostic signals, in particular in a non-removable diesel engine diagnostics apparatus.

Technika bezdemontážní diagnostiky se používá; pro zjišťování okamžitého stavu vznětového motoru. Snímači umístěnými ns motoru se získávají diagnostické signály, které odpovídají fyzikálním veličinám měřeným na věech válcích motorů. Jedná se zejména o signály tlaků ve spalovacím prostoru, signály ultrazvukového chvění, ale hlavně o signály vstřikovacích tlaků. Při měřeni a vyhodnocování těchto diagnostických signálů přístrojem bezdemontážní techniky je třeba tyto signály snímané z jednotlivých válců zobrazovat na stínítku osciloskopu, čímž se provádí jejich vizuální kontrola. Aby se provedla kontrola od věech válců, je třeba ručně přepínačem postupně přepínat všechna měřicí místa neboť na stínítku osciloskopu se zobrazuje vždy pouze jeden signál od vybraného válce. Nelze proto jednotlivé signály mezi sebou přímo vizuálně porovnávat. Je sice známé přepínání signálů pomocí elektronického přepínače k osciloskopu, kdy se postupně přepínají všechna měřici místa na jednotlivé stopy, synchronizace osciloskopu je však odvozena pouze od jednoho kanálu elektronického přepínače a proto se měřicí místa připínají s periodou-signálu na tomto kanálu. Pro účely diagnostiky vznětových motorů je však toto provedení nepoužitelné, neboť nelze okem postřehnout všechny signály v rychlém sledu zobrazení na stínítku.The technique of non-dismantling diagnostics is used; for detecting the instantaneous state of a diesel engine. Sensors placed in the DC motor provide diagnostic signals that correspond to the physical quantities measured on all the engine cylinders. These are mainly signals of pressure in the combustion chamber, signals of ultrasonic vibration, but mainly the signals of injection pressures. When measuring and evaluating these diagnostic signals with a non-disassembly device, the signals read from the individual cylinders must be displayed on the screen of the oscilloscope, whereby their visual inspection is performed. In order to carry out a check from all the cylinders, it is necessary to manually switch all measuring points by the switch manually, since only one signal from the selected cylinder is displayed on the screen of the oscilloscope at a time. It is therefore not possible to directly compare the signals visually. Although it is known to switch signals by means of an electronic switch to an oscilloscope, in which all the measurement points are gradually switched to individual tracks, the oscilloscope synchronization is derived only from one channel of the electronic switch and therefore the measurement points are connected with However, for the purpose of diagnosing compression ignition engines, this embodiment is not applicable, since it is not possible to notice all the signals in the rapid succession of the display on the screen.

Výše uvedené nedostatky odstraňuje zapojení obvodu pro vytvoření multiplexního zobrazení diagnostických signálů podle vynálezu, jehož podstata spočívá v tom, že první vstup obvodu je připojen k prvnímu vstupu děliče kmitočtu, k jehož nulovaclmu vstupu je připojen druhý vstup obvodu. Výstup děliče kmitočtu je připojen k prvnímu vstupu binárního čitače, ke kterému je zároveň připojen druhý vstup obvodu a výstupy binárního čitače jsou připojeny k adresovým vstupům paměti. První výstupy paměti jsou spojeny s výstupem zapojeni obvodu a zároveň s adre-sovými vstupy analogového multiplexeru. Druhý výstup paměti je spojen se vstupem monostabilního klopného obvodu, jehož výstup je připojen na vstup externí synchronizace osciloskopu.The above drawbacks are eliminated by the circuitry for creating a multiplex display of diagnostic signals according to the invention, characterized in that the first circuit input is connected to the first frequency divider input, to whose reset input the second circuit input is connected. The output of the frequency divider is connected to the first input of the binary counter, to which the second input of the circuit is also connected and the outputs of the binary counter are connected to the address inputs of the memory. The first memory outputs are connected to the circuit wiring output and simultaneously to the analog multiplexer address inputs. The second memory output is connected to the input of a monostable flip-flop whose output is connected to the external oscilloscope synchronization input.

Na analogové vstupy multiplexoru je připojen dělič napětí a výstup analogového multiplexeru je spojen s prvním vstupem součtového zesilovače a jeho druhý vstup je spojen b třetím vstupem zapojení obvodu. Výstup součtového zesilovače je připojen na signálový vstup osciloskopu.A voltage divider is connected to the analogue multiplexer inputs and the analogue multiplexer output is connected to the first summation amplifier input and its second input is connected to the third circuit wiring input. The summing amplifier output is connected to the oscilloscope signal input.

Výhody zapojení podle vynálezu spočívají v tom, že diagnostické signály snímané z jednotlivých válců se zobrazují multiplexně a to tak, že každé měřicí místo je elektronicky připojeno na signálový vstup osciloskopu v přesně definovaném úseku úhlového natočení klikového hřídele v okolí pracovní horní úvrati pistu příslušného válce. Jednotlivé signály jsou zobrazeny na stínítku osciloskopu pod sebou, čímž lze provést okamžitou vizuální kontrolu všech připojených signálů a navíc lze tyto signály mezi sebou dobře vizuálně porovnávat.The advantages of the circuitry according to the invention are that the diagnostic signals sensed from the individual cylinders are displayed in multiplexed manner, so that each measuring point is electronically connected to the oscilloscope signal input in a precisely defined crankshaft angular rotation region around the working top dead center of the respective cylinder. Individual signals are displayed on the screen of the oscilloscope below each other, allowing an immediate visual inspection of all connected signals and, in addition, they can be visually compared with each other.

Na připojeném výkresu je znázorněn příklad zapojení obvodu podle vynálezu pro vytvoření multiplexního zobrazení diagnostických signálů.The attached drawing shows an example of a circuit according to the invention for generating a multiplex display of diagnostic signals.

Zapojení sestává z děliče .1 kmitočtu, jehož první vstup 13 je připojen na první vstup 9 obvodu a výstup 14 děliče i kmitočtu je spojen s prvním vstupem 21 binárního čitače 2.. Nulovací vstupy 15 děliče i kmitočtu a nulovací vstup 22 binárního čitače 2 jsou připojeny na druhý vstup 10 obvodu. Výstupy 23 binárního čitače 2 jsou propojeny s adresovými vstupy 31 paměti 2 PROM. Nejnižší bity prvního výstupu 32 paměti 2 PROM jsou propojeny s výstupem 11 zapojení obvodu a zároveň s adresovými vstupy 41 analogového multiplexoru £. Poslední bit druhého výstupu 33 paměti 3. PROM je spojen se vstupem 61 monostabilního klopného obvodu J5, jehož výstup 62 je připojen na vstup 81 pro externí synchronizaci osciloskopu j). Analogové vstupy 42 analogového multiplexoru i jsou připojeny na výstup 51 děliče £ napětí. Výstup 43 analogového multiplexoru .4 je spojen s prvním vstupem 71 součtového zesilovače 7_, jehož druhý vstup 72 je spojen s třetím vstupem 12 zapojení obvodu. Výstup 73 součtového zesilovače 7 je připojen na signálový vstup 82 osciloskopu ,8.The wiring consists of a frequency divider 1, the first input 13 of which is connected to the first circuit input 9 and the output of the frequency divider 1 is connected to the first input 21 of the binary counter 2. The reset inputs 15 of the frequency divider 1 and the reset input 22 of the binary counter 2 connected to the second input 10 of the circuit. The outputs 23 of the binary counter 2 are connected to the address inputs 31 of the PROM memory 2. The lowest bits of the first output 32 of the PROM 2 are coupled to the circuit wiring output 11 and at the same time to the address inputs 41 of the analog multiplexer 8. The last bit of the second output 33 of the PROM memory 3 is connected to the input 61 of the monostable flip-flop J5, whose output 62 is connected to the input 81 for external synchronization of the oscilloscope j). The analog inputs 42 of the analog multiplexer 1 are connected to the output 51 of the voltage divider. The output 43 of the analog multiplexer 4 is coupled to the first input 71 of the summation amplifier 7, the second input 72 of which is connected to the third circuit input 12. The output 73 of the summation amplifier 7 is connected to the signal input 82 of the oscilloscope, 8.

Zapojení pro vytvoření multiplexního zobrazení diagnostických signálů pracuje tak, že na první vstup 9 zapojení obvodu jsou přivedeny impulsy, jejíchž perioda odpovídá jednomu stupni úhlového natočeni klikového hřídele. Tyto impulsy jsou přivedeny na první vstup 13 děliče _1 kmitočtu patnácti. Z výstupu 14 děliče 1. kmitočtu přichází impulsy, jejichž perioda odpovídá patnácti stupňům úhlového natočení klikového hřídele na první vstup 21 binárního čítače 2, jehož výstup 23 se proto mění v binárním kódu s krokem patnácti stupňů úhlového natočení Klikového hřídele a jsou připojeny k adresovým vstupům 31 paměti 3. PROM. Binární čitač 2 spolu s děličem 1. kmitočtu je nulován impulsem, který je přiveden na druhý vstup 10 zapojení obvodu v okamžiku, kdy se píst prvního válce nachází ve své pracovní horní úvrati. Binární číslo na výstupech 23 binárního čitače 2.odpovídá v okamžiku změny svých výstupů 23 úhlu natočení klikového hřídele vydělenému patnácti. Nejnižší bity paměti 3 PROM jsou připojeny na výstup 11 zapojení obvodu a zároveň na adresové vstupy 41 analogového multiplexoru 4. Těmito bity se z výstupu 11 zapojení obvodu ovládá přepínání jednotlivých měřicích míst na třetí vstup 12 zapojení obvodu a jsou naprogramovány tak, že Informaci o natočeni klikového hřídele převádí ze svých adresových vstupů 41 na výstup 43 v podobě binárního čísla, které odpovídá číslu válce, jehož pracovní horní úvrat právě probíhá. Změna tohoto binárního čísla na prvním výstupu 32 paměti 2^>PR0M se děje vždy v polovině úhlu mezi horními úvratěmi pístů jednotlivých válců, čímž je příslušné měřicí místo připnuto na třetí vstup 12 zapojení obvodu v symetrickém okolí pracovní horní úvrati pístu příslušného válce. Na výstupu 43 analogového multiplexoru 4 se v průběhu celého pracovního cyklu motoru schodovitě mění napětí, nebot jeho analogové vstupy 42 jsou připojeny na lineárně odstupňovaná napětí z děliče 5 napětí a adresové vstupy 41 jsou připojeny na nejnižší bity výstupu 32 paměti 3,· Výstup 43 analogového multiplexoru _4 je připojen na první vstup 71 součtového zesilovače 2 ^na jehož druhý vstup 72 je připojen třetí vstup 12 zapojení obvodu. Výstup 73 součtového zesilovače 7 je přiveden na signálový vstup 82 osciloskopu J). Na výstupu 73 součtového zesilovače 2 je již multiplexní signál, který obsahuje signály z okolí horních úvratí postupně ze všech měřicích míst. Tyto jednotlivé signály mají lineárně odstupňovanou stejnosměrnou složku a proto se na stínítku osciloskopu 8 zobrazují pod sebou. Synchronizace osciloskopu 2 je zajištěna pomocí posledního bitu druhého výstupu 33 paměti 2 PROM, který j'e programován tak, že v okamžiku přepnutí dalšího měřicího místa, mění tento bit svou hodnotu z logické úrovně 1 na logickou úroveň 0 a po následující změně na adresových vstupech 31 paměti 2 se vraci opět na logickou úroveň 1. Tento poslední bit druhého výstupu 33 paměti 2 j^e připojen na vstup 61 monostabilního klopného obvodu 6 na jehož výstupu 62 je tvarován krátký synchronizační impuls, který.je přiveden na vstup 81 pro externí synchronizaci osciloskopu 8.The circuitry for generating a multiplexed display of the diagnostic signals operates such that pulses are applied to the first circuit connection input 9, the period of which corresponds to one degree of angular rotation of the crankshaft. These pulses are applied to the first input 13 of the frequency divider 15. The output 14 of the frequency divider 1 receives pulses whose period corresponds to fifteen degrees of angular rotation of the crankshaft to the first input 21 of the binary counter 2, whose output 23 therefore changes in binary code in steps of fifteen degrees of angular rotation of the crankshaft and connected to the address inputs 31 memory 3. PROM. The binary counter 2 together with the frequency divider 1 is reset by a pulse that is applied to the second circuit connection input 10 when the piston of the first cylinder is at its working dead center. The binary number at the outputs 23 of the binary counter 2 corresponds to the angle of rotation of the crankshaft divided by fifteen at the time of its outputs 23 change. The lowest bits of the PROM memory 3 are connected to the circuit wiring output 11 and also to the address inputs 41 of the analog multiplexer 4. These bits control the switching of the individual measuring points to the third circuit wiring input 12 from the circuit wiring output 11 and are programmed so that it converts the crankshaft from its address inputs 41 to the output 43 in the form of a binary number that corresponds to the number of the cylinder whose working dead center is currently in progress. The change of this binary number at the first output 32 of memory 2 ^{> PR0M} always occurs at half the angle between the top dead centers of the pistons of the individual cylinders, whereby the respective measuring point is pinned to the third circuit connection 12 in the symmetrical vicinity of the working top dead center. At the output 43 of the analog multiplexer 4, the voltage is staggered during the entire duty cycle of the motor, since its analog inputs 42 are connected to linearly staged voltages from the voltage divider 5 and the address inputs 41 are connected to the lowest bits of output 32 of memory 3. the multiplexer 4 is connected to the first input 71 of the summing amplifier 2, ^to the second input 72 of which the third circuit 12 is connected. The output 73 of the amplifier 7 is applied to the signal input 82 of the oscilloscope 11. At the output 73 of the summing amplifier 2 there is already a multiplex signal which contains signals from the surroundings of the top dead centers gradually from all measuring points. These individual signals have a linearly staggered DC component and therefore appear below each other on the screen of the oscilloscope 8. The oscilloscope 2 synchronization is provided by the last bit of the second output 33 of the PROM memory 2, which is programmed to change its value from logic level 1 to logic level 0 at the time the next measurement point is switched and after the next change on address inputs 2 memory 31 is recycled to a logic level 1. the output of the last bit of the second memory 2 j 33 ^e connected to the input 61 of the monostable multivibrator 6 to the outlet 62 is shaped short sync pulse input to the který.je 81 for external synchronization oscilloscope 8.

Claims

A circuit for generating a multiplexed display of diagnostic signals using a binary counter and a semiconductor memory, in particular in a non-removable diesel engine diagnostics apparatus, characterized in that the first circuit input (9) is connected to the first frequency divider (13), to whose reset input (15) is connected to the second input (10) of the circuit, the output (14) of the frequency divider (1) is connected to the first input (21) of the binary counter (2), (10) the circuit and outputs (23) of the binary counter (2) are connected to the address inputs (31) of the memory (3), the first outputs (32) of which are connected to the circuit wiring output (11) and the address inputs (41) an analogue multiplexer (4), the second output (33) of the memory (3) being connected to an input (61) of the monostable flip-flop (6), the output of which (62) is connected to the oscilloscope external synchronization input (81); wherein a voltage divider (5) is connected to the analog inputs (42) of the multiplexer (4) and the output (43) of the analog multiplexer (4) is connected to the first input (71) of the summation amplifier (7) and its second input (72) with a third circuit connection input (12), whereupon the output (73) of the summation amplifier (7) is connected to the signal output (82) of the oscilloscope (8).