CS260278B1 - Connection for parallel evaluation of digital picture's points - Google Patents

Connection for parallel evaluation of digital picture's points Download PDF

Info

Publication number
CS260278B1
CS260278B1 CS863797A CS379786A CS260278B1 CS 260278 B1 CS260278 B1 CS 260278B1 CS 863797 A CS863797 A CS 863797A CS 379786 A CS379786 A CS 379786A CS 260278 B1 CS260278 B1 CS 260278B1
Authority
CS
Czechoslovakia
Prior art keywords
circuit
gray level
register
window
new
Prior art date
Application number
CS863797A
Other languages
Czech (cs)
Slovak (sk)
Other versions
CS379786A1 (en
Inventor
Peter Gramata
Original Assignee
Peter Gramata
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peter Gramata filed Critical Peter Gramata
Priority to CS863797A priority Critical patent/CS260278B1/en
Publication of CS379786A1 publication Critical patent/CS379786A1/en
Publication of CS260278B1 publication Critical patent/CS260278B1/en

Links

Landscapes

  • Image Analysis (AREA)
  • Image Processing (AREA)

Description

Výhodou tohto zapojenia je, že umožňuje súčasné hodnotenie polohy častí objektov, ktoré vznikli natočením o násobky uhla 45° voči základnej polohe v okně. Týmto sposobom sa umožňuje v jednom kroku vyhodnotit existenciu častí objektu v okně v ktorejkolvek z jeho 8 poloh, pričom úroveň šedej jednotlivých bodov v okně mňže byť definovaná v istom rozpátí celej škály úrovne šedej.The advantage of this connection is that it allows simultaneous evaluation of the position of parts of objects that have been created by rotating by multiples of 45 ° to the basic position in the window. This way, in one step, it is possible to evaluate the existence of parts of an object in a window in any of its 8 positions, whereby the gray level of individual dots in the window can be defined within a certain range of the entire gray level.

Na pripojenom výkrese je schematicky znázorněné blokové zapojenie pre paralelné hodnotenie bodov číslicového obrazu.The attached drawing schematically shows a block circuit for parallel evaluation of digital image points.

Zapojenie pre paralelné hodnotenie bodov číslicového obrazu pozostáva z památi 1 obrazu, ktorá je spojená s pamáťou 2 logických operácií a s obvodom 7 výběru novej hodnoty úrovně šedej, pričom pamáť 2 logických operácií je spojená s kombinačným obvodom 3 a kombinačný obvod 3 je spojený s registrom 4 priradenia logickej operácie a výstupy kombinačného obvodu 3 sú spojené na jeden přístup obvodu 6 detekcie zhody. Druhý přístup obvodu 6 detekcie zhody je spojený s registrom 5 výběru natočenia okna a výstupy obvodu 6 detekcie zhody sú spojené s obvodom 7 výběru novej hodnoty úrovně šedej. Obvod 7 výběru novej úrovně šedej je spojený s registrom 8 novej hodnoty úrovně šedej a s registrom 9 riadenia.The circuit for parallel evaluation of digital image points consists of an image memory 1 which is connected to a logic operation memory 2 and a new gray level selection circuit 7, wherein the logical operation memory 2 is connected to a combination circuit 3 and the combination circuit 3 is connected to a register 4 the logic operation assignments and the outputs of the combination circuit 3 are coupled to one access of the conformity detection circuit 6. A second approach of the match detection circuit 6 is connected to the window rotation selection register 5 and the outputs of the match detection circuit 6 are connected to the new gray level selection circuit 7. The new gray level selection circuit 7 is connected to the new gray level value register 8 and the control register 9.

1 V prípravnej fáze sú z počítača zapísané údaje do památi 2 logických operácií, registra 4 priradenia logickej operácie, registra 5 výběru druhu natočenia okna, registra 7 novej hodnoty úrovně šedej a registra 9 riadenia. 1 In the preparatory phase, data is written from the computer to the logical operation memory 2, the logical operation assignment register 4, the window rotation type selection register 5, the new gray level value register 7 and the control register 9.

V pracovnej fáze sa údaje o úrovni šedej bodov· okna obrazu v predpísanom poradí dostávajú z památi 1 obrazu na vstupy památi 2 logických operácií. Týmto spňsobom vyhodnotené úrovně šedej každého bodu okna obrazu vstupujú do· kombinačného obvodu 3, kde sú vyhodnotené na základe informácie uloženej v registri 5 výběru druhu natočenia okna a registri 4 priradenia logickej operácie. Úroveň šedej každého bodu okna je vyhodnotená pre všetky logické operácie v památi 2 logických operácií. Výsledok požadovanej logickej operácie sa vyberie na základe obsahu příslušných bitov registra 4 priradenia logickej operácie napr. obvodmi multiplexera v kombinačnom obvode 3.In the working phase, the gray point level data of the image window is in the prescribed order from the image memory 1 to the memory input 2 of the logical operations. In this way, the gray levels of each pixel of the image window evaluated are input to the combinational circuit 3 where they are evaluated based on the information stored in the window rotation type selection register 5 and the logical operation assignment register 4. The gray level of each window point is evaluated for all logical operations in the memory of 2 logical operations. The result of the requested logical operation is selected based on the content of the respective bits of the logical operation assignment register 4 e.g. multiplexer circuits in the combination circuit 3.

Výsledky výstupov všetkých multiplexerov pre všetky body okna sú hodnotené, či udávajú zhodu úrovní šedej bodov okna s podmienkami definovanými logickými operáciami. Obdobné obsahujú kombinačný obvod 3, například mul-tiplexery, ktoré vyberajú výsledky požadovanej logickej operácie pre body okna otočené o násobok uhla 45° voči středovému bodu okna. Výběr požadovaného výsledku je taktiež určený příslušnými bitmi registra 4 priradenia logickej operácie.The results of all multiplexer outputs for all window points are evaluated to indicate that the gray point levels of the window match the conditions defined by the logic operations. Similarly, they comprise a combination circuit 3, for example mul-tiplexers, which select the results of the desired logical operation for the window points rotated by a multiple of 45 ° to the center point of the window. The selection of the desired result is also determined by the respective bits of the logical operation assignment register 4.

Výsledky výstupov všetkých multiplexerov pre rovnaké natočenie všetkých bodov okna sú hodnotené, či udávajú zhodu úrovní šedej bodov okna natočených o násobok uhla 45° s podmienkami definovanými logickými operáciami. Ak výsledné hodnotenie ukazuje zhodu úrovní šedej bodov okna nenatočených alebo natočených o násobok uhla 45° s definovanými logickými operáciami a příslušný bit registra 5 výběru druhu natočenia povoluje zistenie tohto výsledného hodnotenia, obvod 6 detekcie zhody oznámi túto skutečnost obvodu 7 výběru novej hodnoty úroivne šedej sa na základe obsahu registra 9 riadenia, registra 8 novej úrovně šedej a výsledku o zhode z obvodu 6 detekcie zhody určí skutočná nová hodnota bodu obrazu.The results of all multiplexer outputs for the same rotation of all window points are evaluated to indicate that the gray point levels of the window are rotated by a multiple of 45 ° with conditions defined by logical operations. If the resulting evaluation shows a match of the gray point levels of the window not rotated or rotated by 45 ° with defined logic operations and the corresponding bit of the rotation type selection register 5 permits detection of this resulting evaluation, the match detection circuit 6 will notify this fact based on the contents of the control register 9, the new gray level register 8 and the match result from the match detection circuit 6, the actual new point value of the image is determined.

Táto nová hodnota úrovně šedej nového bodu obrazu nemusí byť len staticky určená obsahom registra 8 novej hodnoty úrovně šedej, ale može závisieť například aj od úrovní šedej bodov povodného okna obrazu. Postup opísaný v pracovnej fáze pre jedno okno obrazu sa sekvenčne realizuje na všetky okná v obraze. Výsledkom tohto postupu je nový obraz, ktorého body boli hodnotené logickými operáciami po oknách definovaného rozměru.This new gray level of the new image point need not only be statically determined by the content of the new gray level register 8, but may also depend, for example, on the gray point levels of the flood image window. The procedure described in the working phase for one image window is sequentially performed on all the windows in the image. The result of this procedure is a new image whose points were evaluated by logical operations around the windows of a defined dimension.

Zapojenie pre paralelné hodnotenie bodov číslicového obrazu je možné využívat v systémoch pre spracovanie obrazu v reálnom čase, napr. v robotických aplikáciach, systémoch pre kontrolu kvality plošných spojov a v tubovolných priemyselných aplikáciách, ktoré využívajú analýzu obrazu pre potřeby jeho ďalšieho spracovania.Wiring for parallel evaluation of digital image points can be used in real-time image processing systems, e.g. in robotic applications, PCB quality control systems, and any industrial application that uses image analysis for further processing.

Claims (1)

Zapojenie pre paralelné hodno-tenie bodov číslicového obrazu usporiadaných do tvaru štvorca, ktorých úroveň šedej je určená viac ako 1 bitom, umožňujúce detekovat v hodnotenej časti obrazu Štruktúru alebo časť objektu v základnej polohe, připadne v l'ubovolnej z polůh, ktoré vzniknu rotáciou štruktúry alebo časti objektu okolo středového bodu vyznačujúce sa tým, že pamať (1) obrazu je spojená s pamfitou (2) logických operácií a s obvodom (7) výběru novej hodnoty úrovně šedej, pričom pamať (2) -logických operácií je spojená s kombiVYNÁLEZU načným obvodom (3) a kombinačný obvod (3) je spojený s registrom (4) priradenia logickej operácie a výstupy kombinačného obvodu (3) sú spojené na jeden přístup obvodu (6) detekcie zhody, pričom druhý přístup obvodu (6j detekcie zhody je spojený s registrom (5) výběru natočeni® okna a výstupy obvodu (6) detekcie zhody sú spojené s obvodom (7) výběru novej hodnoty úrovně šedej, pričom vstupy obvodu (7) výběru novej hodnoty úrovně šedej sú spojené s registrom (8j novej hodnoty úrovne šedej a s registrom (9j riadenia.Wiring for parallel evaluation of digital image points arranged in the form of a square whose gray level is determined by more than 1 bits, allowing to detect in the evaluated part of the image the structure or part of the object in the home position, in any position resulting from the rotation of the structure or a portion of an object around a midpoint, characterized in that the image memory (1) is associated with a logic operation memory (2) and a new gray level selection circuit (7), wherein the logical operation memory (2) is associated with a combination of the invention (3) and the combination circuit (3) is coupled to the logical operation assignment register (4) and the outputs of the combination circuit (3) are coupled to one access circuit (6) of the match detection circuit, (5) window rotation selection® and the outputs of the detection circuit (6) are connected to the new level selection circuit (7) 4, wherein the inputs of the new gray level value selection circuit (7) are associated with the new gray level value register (8j) and the control register (9j).
CS863797A 1986-05-23 1986-05-23 Connection for parallel evaluation of digital picture's points CS260278B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS863797A CS260278B1 (en) 1986-05-23 1986-05-23 Connection for parallel evaluation of digital picture's points

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS863797A CS260278B1 (en) 1986-05-23 1986-05-23 Connection for parallel evaluation of digital picture's points

Publications (2)

Publication Number Publication Date
CS379786A1 CS379786A1 (en) 1988-05-16
CS260278B1 true CS260278B1 (en) 1988-12-15

Family

ID=5379097

Family Applications (1)

Application Number Title Priority Date Filing Date
CS863797A CS260278B1 (en) 1986-05-23 1986-05-23 Connection for parallel evaluation of digital picture's points

Country Status (1)

Country Link
CS (1) CS260278B1 (en)

Also Published As

Publication number Publication date
CS379786A1 (en) 1988-05-16

Similar Documents

Publication Publication Date Title
US4606065A (en) Image processing-system
US4710767A (en) Method and apparatus for displaying multiple images in overlapping windows
US3292151A (en) Memory expansion
US4425617A (en) High-speed data sorter
US4561072A (en) Memory system handling a plurality of bits as a unit to be processed
AU598101B2 (en) Shared memory controller arrangement
DE3883865T2 (en) Semiconductor memory device with a register.
FR2652926B1 (en) METHOD FOR OPERATING THE MEMORY IN A VIRTUAL ADDRESSING COMPUTER SYSTEM AND DEVICE FOR CARRYING OUT SAID METHOD.
WO1994002932A1 (en) Method and apparatus for combining video images
GB2110856A (en) Range recognizer
US4528634A (en) Bit pattern generator
DE69429309T2 (en) Address decoder with a small circuit size and the possibility of expanding the address range
US5095422A (en) Information transferring method and apparatus for transferring information from one memory area to another memory area
US4752915A (en) Two dimensionally addressable memory apparatus with bank switching
EP0182375A2 (en) Apparatus for storing multi-bit pixel data
JPS61233878A (en) Image processing apparatus
US5535404A (en) Microprocessor status register having plural control information registers each set and cleared by on and off decoders receiving the same control data word
US4635220A (en) Binary coded decimal number division apparatus
CS260278B1 (en) Connection for parallel evaluation of digital picture's points
US5668525A (en) Comparator circuit using two bit to four bit encoder
US5305432A (en) Line segment depicting system for a display image memory
US5157739A (en) Digital image processing apparatus
KR920701905A (en) Signal Processing Device and Method
EP0114683A2 (en) Arithmetic unit
US5058064A (en) Memory device having address control function