CS258602B1 - Digital-to-analog converter with current mirrors - Google Patents
Digital-to-analog converter with current mirrors Download PDFInfo
- Publication number
- CS258602B1 CS258602B1 CS834560A CS456083A CS258602B1 CS 258602 B1 CS258602 B1 CS 258602B1 CS 834560 A CS834560 A CS 834560A CS 456083 A CS456083 A CS 456083A CS 258602 B1 CS258602 B1 CS 258602B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- current
- output
- input
- terminal
- current mirror
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
Vynálezom sa rieši zapojenie číslicovo-analógového prevodníka s prúdovými zrkadlami, v ktorom sa váhový príspevok každého jednobitového vstupu, k analogovému výstupu určuje len bipolářnymi tranzístormi.The invention solves the connection of a digital-analog converter with current mirrors, in which the weight contribution of each single-bit input to the analog output is determined only by bipolar transistors.
V doteraz známých zapojeniach číslicóvo-analogových prevodníkov sa váhový príspevok jednobitových vstupov určuje výlučné bipolářnymi tranzístormi len při vstupných miestach s najmenšou váhou —obvykle pri 4 miestach. Je to dané tým, že bipolárne tranzistory v týchto vstupných miestach sú zapojené ako dělič prúdu, pri ktorom sa dosahuje relativné nízká přesnost delenia, vyplývajúca z konečnej hodnoty prúdového zosilííovacieho činitela bipolárneho tranzistora. Pri jednobitových miestach s váčšou váhou v týchto prevodníkoch sa váhový príspevok určuje najmenej jedným relativné přesným rezistorom. Na vytvorenie týchto rezistorov v monolitických číslicovo-analógových prevodníkoch je však potřebná vačšia plocha polovodičového substrátu a tým sa zvyšuje aj cena prevodníka.In the prior art digital-to-analog converter connections, the weight contribution of single-bit inputs is determined exclusively by bipolar transistors only at entry points with the least weight — usually at 4 locations. This is because the bipolar transistors at these entry points are connected as a current divider at which a relatively low separation accuracy is obtained, resulting from the final value of the current amplification factor of the bipolar transistor. For single-bit locations with a heavier weight in these transducers, the weight contribution is determined by at least one relatively accurate resistor. However, in order to create these resistors in monolithic digital-to-analog converters, a larger surface area of the semiconductor substrate is required and thus the cost of the converter is increased.
Pri doteraz známom číslicovo-analógovom převodníku s prúdovými zrkadlami, v ktorom sa prúdové zrkadlá využívají! v bitových miestach s najvačšou váhou, sa na vytvorenie dvojíc susedných bitových miest využívá princip dynamického ustredňovania prúdov vo viacerých (4J paralelných vetvách. Z toho vyplývá relativné velká obvodová zložitosť prevodníka. Ďalej pri každom bitovom mieste tohto prevodníka sa využívajú dva přesné rezistory. Z obvodovej zložitosti a z použitia přesných monolitických rezistorov, ktoré vyžadujú relativné velká plochu polovodičového substrátu — vyplývá relativné velká celková plocha polovodičového substrátu monolitického prevodníka a tým aj jeho vysoká cena. Princip dynamického ustredňovania prúdov vyžaduje naviac použitie filtračných kapacitorov s relativné velkou kapacitanciou — aspoň pre polovicu bitových miest s vačšon váhou v převodníku. Tým sa zvyšujú nároky na zaberaný priestor, náročnost' montáže a celkovú cenu číslicovo-analogového prevodníka.With the prior art digital-analog converter with current mirrors in which the current mirrors are used! At the bit points with the highest weight, the principle of dynamic centering of currents in multiple (4J parallel branches) is used to create pairs of adjacent bit points. This results in a relatively high circumferential complexity of the converter. complexity and the use of precise monolithic resistors requiring a relatively large surface area of the semiconductor substrate - a relatively large total surface area of the semiconductor substrate of the monolithic transducer and hence its high cost. However, this increases the demands on space occupied, the complexity of assembly and the total cost of the digital-to-analog converter.
Podstata číslicovo-analógového prevodníka s prúdovými zrkadlami obsahujúceho n statických prúdových zrkadiel, pričom hlavně výstupy prúdových zrkadiel sú spojené s analógovými vstupmi logicky riadeného analógového súčtového obvodu, ktorý má n riadiacich vstupov pódia tohto vynálezu spočívá v tom, že n prúdových zrkadiel je zapojených do kaskády tak, že vstup prvého prúdového zrkadla je spojený s prvou vstupnou svorkou a jeho súčtový výstup je spojený so vstupom druhého prúdového zr258602 kadla a postupné až so vstupom n-tého prúdového zrkadla. Súčtový výstup n-tého prúdového zrkadla je spojený s druhou vstupnou svorkou. Výstup logicky riadeného analógového súčtového obvodu je spojený so vstupom prevodníka napaťovej úrovně. Výstup prevodníka napaťovej úrovně je spojený s výstupnou svorkou. Prúdové zrkadlá majú prúdové zosilnenie 1 t. j. prúd hlavného výstupu každého prúdového zrkadla má rovnakú hodnotu ako jeho vstupný prúd.The essence of a digital-analog current mirror converter comprising n static current mirrors, wherein mainly the current mirror outputs are connected to the analog inputs of a logically controlled analog summation circuit having n control inputs of the present invention is that n current mirrors are connected to a cascade. such that the input of the first jet mirror is coupled to the first input terminal and its sum output is coupled to the input of the second jet mirror 2558602 and successively up to the input of the nth jet mirror. The sum output of the nth current mirror is connected to the second input terminal. The output of the logically controlled analog summation circuit is connected to the input of the voltage level converter. The output of the voltage level converter is connected to the output terminal. The current mirrors have a current amplification of 1 t. j. the main output current of each current mirror has the same value as its input current.
Hlavná výhoda zapojenia číslicovo-analógového prevodníka s prúdovými zrkadlami podía tohto vynálezu spočívá v tom, že je realizované len s bipolárnymi tranzistormi a tým sú pri jeho monolitickej realizácii zníŽené nároky na velkosť polovodičového substrátu.The main advantage of wiring the current-to-analog converter with current mirrors according to the invention is that it is realized only with bipolar transistors and thus, in its monolithic realization, the demands on the size of the semiconductor substrate are reduced.
Na výkresoch je na obr. 1 uvedené základné zapojenie číslicovo-analógového prevodníka s prúdovými zrkadlami podía vynálezu, na obr. 2 je příklad zapojenia tohto prevodníka s diódovým logicky riadeným súčtovým obvodom, na obr. 3 je iné zapojenie tohto prevodníka s logicky riadeným súčtovým obvodom s využitím diferenclálnych tranzistorových stupňov a na obr. 4 I = b0 . Io + 2bil„ + 4b2l0 + .In the drawings, FIG. 1 shows the basic circuit of a digital-analogue current-transducer according to the invention, FIG. 2 is an example of a wiring of this transducer to a diode logically controlled summation circuit; FIG. 3 is another wiring of this logically controlled summation converter using differential transistor stages; and FIG. 4 I = b 0 . I o + 2bil '+ 4b2l 0 +.
kde bk_i je dvojhodnotová premenná s hodnotami 0 a 1. bk_i má hodnotu podía logického stavu na zodpovedajúcom logickom riadiacom vstupe súčtového obvodu. I„ je referenčný prúd. Číslicový vstupný údaj v binárnom kóde (b0, bi . . . bn_ij, kde b„ je bit s najmenšou váhou, sa prevádza na velkosť prúdu I podía vzťahu (1).where b is the _i bivalent variable with values 0 and 1 b to _i has a value according to the logic state corresponding to the logical control input summation circuit. I 'is the reference current. The digital input data in binary code (b 0, would... B N _ij wherein b 'is the bit with the lowest weight, is transferred to the size of the current I according to the equation (1).
Prúdy z hlavných výstupov prúdových zrkadlel 11 až ln sa spínajú v logicky riadenom analógovom súčtovom obvode 2 do jeho výstupu podía vzťahu (1) kde Io je referenčný prúd tečúci do vstupu prúdového zrkadla 11 a b0 až bn_! sú hodnoty logických signálov na svorkách Bi až Bn. Na jednu zo vstupných svoriek Io, U_ sa připojuje zdroj napátia a na druhů z týchto svoriek sa připojuje zdroj prúdu. Orientácia vstupov a výstupov prúdových zrkadiel 11 až 1„ na obrázku 1, 2, 3 je zhodná s orientáciou na obr. 4. Prevodníkom napaťovej úrovně 3 sa umožňuje dosiahnutie róznych napáťových úrovní na výstupnej svorke I.Streams of the major outputs of current mirror 11 to ln are actuated in a controlled analog logic circuit 2 to the summary of its output according to equation (1) where I is the reference current flowing to the input of current mirror 11 b 0 to b n _! are the values of the logic signals at terminals Bi to B n . One of the input terminals I, U_ joined voltage source and the other of these terminals are connected power source. The orientation of the inlets and outlets of the current mirrors 11 to 11 in FIGS. 1, 2, 3 is identical to that of FIG. 4. The voltage level transducer 3 allows different voltage levels to be reached at the output terminal I.
Na obr. 2 sú katódy diód 211, 212 v prvej dvojici diód 211, 212 spojené s hlavným výstupom prvého prúdového zrkadla 11 a postupné až katódy diód 2nl, 2n2 v n-tej dvojici diód 2nl, 2n2 sú spojené s hlavným je zapojenie Wllsonovho prúdového zrkadla.In FIG. 2, the cathodes of the diodes 211, 212 in the first pair of diodes 211, 212 are connected to the main output of the first current mirror 11, and successive to the cathodes of the diodes 2n1, 2n2 in the n th pair of diodes 2n1, 2n2.
Prúdové zrkadlá 11 až ln sú na obr. 1 zapojené do kaskády 1 tak, že vstup prvého prúdového zrkadla 11 je spojený s prvou vstupnou svorkou Io, jeho súčtový výstup je spojený so vstupom druhého prúdového zrkadla 12 až postupné so vstupom n-tého prúdového zrkadla ln. Súčtový výstup prúdového zrkadla ln je spojený s druhou vstupnou svorkou U. Výstup logicky riadeného analógového súčtového obvodu 2 je spojený so vstupom prevodníka napaťovej úrovně 3. Výstup prevodníka napaťovej úrovne 3 je spojený s výstupnou svorkou I.The current mirrors 11 to 11 are shown in FIG. 1 connected in a cascade one to the input of the first current mirror 11 is connected to the first input terminal of the I, the summation output is connected to the input of the second current mirror 12 and transmitted with the input of nth current mirror ln. The summing output of the current mirror 1n is connected to the second input terminal U. The output of the logically controlled analog summation circuit 2 is connected to the input of the voltage level converter 3. The output of the voltage level converter 3 is connected to the output terminal I.
Zo súčtového výstupu každého prúdového zrkadla preto tečie do vstupu najbližšieho prúdového zrkadla v kaskádě dvojnásobná hodnota prúdu v porovnaní s jeho vstupným prúdom. Hodnoty prúdov v hlavných výstupoch prúdových zrkadiel sú preto odstupňované v pomere mocnin čísla 2. Logickým spínáním výstupných prúdov prúdových zrkadiel do spoločného bodu v súčtovom obvode sa dosahuje, že výstupný prúd súčtového obvodu má hodnotu:Therefore, from the summation output of each current mirror, twice the current value flows in the cascade of the nearest current mirror in comparison with its input current. The current values in the main current mirror outputs are therefore scaled in the ratio of the power of number 2. By logically switching the current mirror output currents to a common point in the summation circuit, the summation circuit output current is:
. + . Io; - (1) výstupom n-tého prúdového zrkadla ln. Anóda prvej diódy 212 je spojená so vstupnou svorkou Bi až postupné anoda n-tej diódy 2n2 je spojená so svorkou Bn. Anódy diód 211 až 2nl sú spojené so súčtovým výstupom prúdového zrkadla 31, ktorého hlavný výstup je spojený s výstupnou svorkou I. Vstup prúdového zrkadla 31 je spojený s anódou prvku 32 s referenčným napátím, ktorý móže byť realizovaný štvoricou sériovo spojených diód zapojených v priepustnom smere. Katóda prvku 32 s referenčným napátím je spojená so svorkou s nulovým potenciálom. Medzi anódu prvku s 32 s referenčným napátím a napájaciu svorku V+ je zapojený prvok 33 s obmedzením prúdu, ktorým móže byť například rezistor. Výstupné svorky zapojenia sú svorky I a U+.. +. I o ; - (1) the output of the nth current mirror ln. The anode of the first diode 212 is connected to the input terminal Bi until the successive anode of the nth diode 2n2 is connected to the terminal B n . The anode diodes 211-2nl are coupled to the summation output of the current mirror 31, the main output of which is coupled to the output terminal I. The current mirror 31 input is coupled to the anode of the reference voltage element 32 which can be realized by four series connected diodes . The cathode of the reference voltage element 32 is connected to a zero potential terminal. Between the anode of the reference voltage element 32 and the power supply terminal V + is connected a current limiting element 33, which may be, for example, a resistor. The output terminals are terminals I and U +.
Na súčtovom výstupe prúdového zrkadla 31 je potenciál : Uc — 4UDr — 2UBE{I), kde 4UDk je napátie na prvku 32 s referenčným napátím; UBE(I) je napátie na priechode báza—emitor tranzistorov v prúdovom zrkadle 31 pri kolektorovom prúde I. Ak je na svorke Bk a tým aj na anóde diódy 2k2 riadiace napátie s vysokou úrovňou; pričom predpísaná hodnota tohto napátia je:At the summation output of the current mirror 31 there is a potential: U c - 4U Dr - 2U BE (I), where 4U Dk is the voltage on the reference voltage element 32; In BE (I), there is a base-emitter transistor voltage in the current mirror 31 at the collector current I. If there is a high level control voltage at terminal B k and hence at the anode 2k2; the prescribed value of this voltage is:
je dióda 2kl nevodívá a príspevok ku prúdu tečúcemu zo súčtového výstupu prúdového zrkadla 31 je nulový. Výstupný prúd prúdového výstupu prúdového zrkadla 31 je nulový. Výstupný prúd prúdového zrkadla lk . c) + UDÍ2-1 . Iomin) tečie cez vodivú diódu 2k2 z riadiacej svorky Bk. Ak je na anóde diódy 2k2 riadiace napátie s nízkou úrovňou; pričom predpísaná hodnota tohto napátia je:the diode 2kl is non-conducting and the contribution to the current flowing from the summing output of the current mirror 31 is zero. The current output current of the current mirror 31 is zero. Current mirror output current lk. c) + UDÍ2- first I omin ) flows through a conductive diode 2k2 from the control terminal B k . If a 2k2 diode anode has a low level control voltage; the prescribed value of this voltage is:
258B02258B02
66
UL ž 4Udr - 2Ube [ . (2n - 1) Iomax] - UD(2n_1 . Iomaxj c + l je dioda 2k2 nevodivá a výstupný prúd prúdového zrkadla Ik tvoří príspevok ku prúdu tečúcemu zo súčtového výstupu prúdového zrkadla 31 . c je prúdový přenos t. j. poměr prúdu hlavného výstupu a vstupného prúdu prúdového zrkadla 31. c móže mať aj inú hodnotu než 1. UD je napatie na dióde v priepustnom smere. Ion)in, Iomax sú krajné hodnoty referenčného prúdu Io tečúceho do vstupu prúdového zrkadla 11. Výsledkem je logické riadenie toku prúdu hlavného výstupu prúdového zrkadla Ik cez súčtový výstup prúdového zrkadla 31. Medzi výstupnými svorkami I a U+ potom tečie prúd c + lU L 4 4Udr - 2U be [. (2 n - 1) Iomax] - UD (2 n_1 . Iomaxj c + l is a 2k2 diode nonconductive and the current mirror output current Ik constitutes a contribution to the current flowing from the summation current mirror output 31c. the current input of the current mirror 31. c may also have a value other than 1. U D is the forward voltage of the diode I on) in , I omax are the limit values of the reference current I o flowing into the current mirror input 11. The result is logic control current flow of the main mirror Ik output through the current mirror current output 31. Then, c + 1 flows between the output terminals I and U +
---. I, kde prúd I je určený vzťahom (1). Predpísané hodnoty úrovní napátia na svorkách Bi až Bn vyplývajú z předpokladu, že na nevodívej dióde je nulové napatie, alebo napatie v závernom smere.---. I, wherein the current I is determined by the relation (1). The prescribed values of the voltage levels at terminals Bi to B n result from the assumption that there is zero or reverse voltage on the non-conducting diode.
Na obr. 3 je hlavný výstup prvého prúdového zrkadla 11 spojený s napájacím vstupom prvého diferenciálneho stupňa 21 až hlavný výstup n-tého prúdového zrkadla ln je spojený s napájacím vstupom n-tého diferenciálneho stupňa 2n. Prvý vstup prvého diferenciálneho stupňa 21 je spojený so svorkou Bi až prvý vstup n-tého diferenciálneho stupňa 2n je spojený so svorkou Bn.In FIG. 3, the main output of the first current mirror 11 is connected to the power input of the first differential stage 21 until the main output of the nth current mirror is connected to the power input of the nth differential stage 2n. The first input of the first differential stage 21 is coupled to the terminal B1 until the first input of the n-th differential stage 2n is coupled to the terminal B n .
Druhé vstupy diferenciálnych stupňov 21 až 2n sú spojené s anodou prvku 31 s referenčným napátím. Prvé výstupy diferenciálnych stupňov 21 až 2n sú spojené s prvou výstupnou svorkou I+ a druhé výstupy diferenciálnych stupňov sú spojené s druhou výstupnou svorkou I_.The second inputs of the differential stages 21 to 2n are connected to the anode of the reference voltage element 31. The first outputs of the differential stages 21 to 2n are connected to the first output terminal I + and the second outputs of the differential stages are connected to the second output terminal I + .
Ak je na svorke Bk riadiace napatie s vysokou úrovňou, prúd hlavného výstupu prúdového zrkadla lk tečie cez prvý výstup diferenciálneho stupňa 2k zo svorky I+. Ak je na svorke Bk riadiace napatie s nízkou úrovňou, prúd hlavného výstupu prúdového zrkadla lk tečie cez druhý výstup diferenciálneho stupňa 2k zo svorky I_. Přitom k = 1, 2, . . . n. Medzi svorkami 1+ a U+ tečie prúd I, určený vzťahom (1) a medzi svorkami I_ a U+ tečie doplnok prúdu I do hodnoty (2 — 1) . Io.If there is a high level control voltage at terminal B k , the current mirror main current output 1k flows through the first differential stage output 2k from terminal I +. If there is a low level control voltage at terminal B k , the current output of the current mirror 1k flows through the second output of the differential stage 2k from terminal I. K = 1, 2,. . . n. Between terminals 1+ and U +, current I, as determined by (1), and between terminals I and U +, the current I addition flows to (2 - 1). I o .
Číslicovo-analógový převodník podl'a vynálezu možno použit na automatickú korekciu chýb prvkov analógovej techniky — zosilňovačov a číslicovo-analógových prevodníkov s relativné vačšou presnosťou. Převodník přitom može byť súčasťou monolitického integrovaného obvodu, predstavujúceho tento prvok. Zapojenie je možné využiť aj ako programovatelný prúdový zosilňovač.The digital-to-analog converter according to the invention can be used for automatic error correction of elements of analog technique - amplifiers and digital-to-analog converters with relative greater accuracy. The transducer may be part of a monolithic integrated circuit representing this element. The wiring can also be used as a programmable current amplifier.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS834560A CS258602B1 (en) | 1983-06-22 | 1983-06-22 | Digital-to-analog converter with current mirrors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS834560A CS258602B1 (en) | 1983-06-22 | 1983-06-22 | Digital-to-analog converter with current mirrors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS456083A1 CS456083A1 (en) | 1987-12-17 |
| CS258602B1 true CS258602B1 (en) | 1988-09-16 |
Family
ID=5388661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS834560A CS258602B1 (en) | 1983-06-22 | 1983-06-22 | Digital-to-analog converter with current mirrors |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS258602B1 (en) |
-
1983
- 1983-06-22 CS CS834560A patent/CS258602B1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS456083A1 (en) | 1987-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4973979A (en) | Circuit and method for converting digital signal into corresponding analog signal | |
| JPS61210723A (en) | Digital-analog converter | |
| EP0311105A2 (en) | Sub-ranging A/D converter with flash converter having balanced input | |
| US4092639A (en) | Digital to analog converter with complementary true current outputs | |
| US4712091A (en) | Digital/analog converter having a switchable reference current | |
| JPS6245729B2 (en) | ||
| US3474440A (en) | Digital-to-analog converter | |
| US4678935A (en) | Inner bias circuit for generating ECL bias voltages from a single common bias voltage reference | |
| CA1130921A (en) | D/a converter and its application to an a/d converter | |
| US4888589A (en) | Digital-to-analog converter with diode control | |
| GB2029143A (en) | Digital to analogue converter | |
| US4034366A (en) | Analog-to-digital converter with controlled ladder network | |
| US4482887A (en) | Integrated weighted current digital to analog converter | |
| US4942397A (en) | Elimination of linearity superposition error in digital-to-analog converters | |
| US5550492A (en) | Analog to digital converter using complementary differential emitter pairs | |
| CS258602B1 (en) | Digital-to-analog converter with current mirrors | |
| Kelson et al. | A monolithic 10-b digital-to-analog converter using ion implantation | |
| EP0460651A2 (en) | D/A converter | |
| US4020486A (en) | Solid state digital-to-analog converter | |
| US4607248A (en) | Digital to analog converter having integrated digital and analog circuitry | |
| US3611353A (en) | Digital-to-analog converter | |
| US4831281A (en) | Merged multi-collector transistor | |
| JPS59144219A (en) | Integrated digital-to-analog converter | |
| JPS63275212A (en) | Voltage converting circuit | |
| US4782323A (en) | Technique for maintaining a common centroid in switched element analog-to-digital converters |