CS258260B1 - Wiring Logic Circuits - Google Patents

Wiring Logic Circuits Download PDF

Info

Publication number
CS258260B1
CS258260B1 CS852281A CS228185A CS258260B1 CS 258260 B1 CS258260 B1 CS 258260B1 CS 852281 A CS852281 A CS 852281A CS 228185 A CS228185 A CS 228185A CS 258260 B1 CS258260 B1 CS 258260B1
Authority
CS
Czechoslovakia
Prior art keywords
variable
switching element
logic
value
logical
Prior art date
Application number
CS852281A
Other languages
Czech (cs)
Other versions
CS228185A1 (en
Inventor
Vladimir Chura
Original Assignee
Vladimir Chura
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vladimir Chura filed Critical Vladimir Chura
Priority to CS852281A priority Critical patent/CS258260B1/en
Publication of CS228185A1 publication Critical patent/CS228185A1/en
Publication of CS258260B1 publication Critical patent/CS258260B1/en

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

Nyní používaná dvouhodnotová logika pracuje se dvěma kontradiktorickými logickými hodnotami ano - 1 a ne — 0. Pro čtyřhodnotovou logiku je zde používán výraz superlogika. Superlogický signál je takový, který může nabýt hodnoty 1 a 0 ale také antitetické signály "spíš ano" - - 01 a "spíš ne" - U0. Byl vytvořen základní obvod pro vytvoření disjunkce, pomocí kterého se dají vytvořit další obvody pro konjunkci, implikaci a ekvivalenci. Superlogické obvody se dají s výhodou použít při stanovení diagnóz, určování prognóz jako počasí a podobně, myslící stroje, modelování vývojových procesů a podobně.The currently used two-valued logic works with two contradictory logical values yes - 1 and no - 0. For four-valued logic, the term superlogic is used here. A superlogic signal is one that can take on the values 1 and 0 but also the antithetical signals "more likely yes" - - 01 and "more likely no" - U0. A basic circuit for creating disjunction has been created, with which other circuits for conjunction, implication and equivalence can be created. Superlogic circuits can be advantageously used in making diagnoses, determining forecasts such as weather and the like, thinking machines, modeling developmental processes and the like.

Description

Vynález se týká zapojení čtyřhodnotových logických obvodů, sestávající ze spínacích prvků. Dnes se používá v inženýrské praxi dvojhodnotové logiky, která pracuje se dvěma kontradiktorickými logickými hodnotami, značenými jako 0, 1. K realizaci jakékoliv logické funkce postačí obvody pro základní logické operace: disjunkce, konjunkce, implikace, ekvivalence a negace.The invention relates to the connection of four-value logic circuits consisting of switching elements. Today it is used in the engineering practice of two-valued logic, which works with two contradictory logic values, denoted as 0, 1. To perform any logic function, circuits for basic logical operations are sufficient: disjunction, conjunction, implication, equivalence and negation.

Obvody dvojhodnotové logiky se používají na zpracovávání signálů, které mohou nabývat bud hodnoty 0, nebo 1. Obvody dvojhodnotové logiky.se nedají použít na zpracovávání čtyřhodnotových logických signálů.Dual-value logic circuits are used to process signals that can be either 0 or 1. Dual-value logic circuits cannot be used to process four-value logic signals.

Uvedený nedostatek odstraňuje vynález zapojení čtyřhodnotových logických obvodů, jehož podstata spočívá v tom, že pro vytvoření disjunkce je mezi vstup a výstup zapojení zapojena jednak paralelní kombinace prvního spínacího prvku logické hodnoty 1 proměnné A a prvního spínacího prvku logické hodnoty 1 proměnné B do prvního logického výstupu, jednak paralelní kombinace prvního spínacího prvku logické hodnoty 0 proměnné A, prvního spínacího prvku logické hodnoty UO proměnné A, prvního spínacího prvku logické hodnoty U1 proměnné A v sérii s prvním spínacím prvkem logické hodnoty Ul proměnné B, ke které je paralelně zapojena paralelní kombinace prvního spínacího prvku logické hodnoty UO proměnné B a prvního spínacího prvku logické hodnoty 0 proměnné B v sérii s druhým spínacím prvkem logické hodnoty Ul proměnné A do druhého logického výstupu, jednak paralelní kombinace druhého spínacího prvku logické hodnoty UO proměnné B a druhého spínacího prvku logické hodnoty 0 proměnné B v sérii s druhým spínacím prvkem logické hodnoty UO proměnné A, ke které je paralelně zapojena sériová kombinace druhého spínacího prvku logické hodnoty 0 proměnné A a třetího spínacího prvku logické hodnoty UO proměnné B do třetího logického výstupu a jednak zapojení sériové kombinace třetího spínacího prvku logické hodnoty 0 proměnné A a třetího spínacího prvku logické hodnoty 0 proměnné B do čtvrtého logického výstupu, přičemž pro vytvořeni konjunkce a implikace je ovládání spínacích prvků logickými hodnotami 0, 1, U0 a Ul proměnných A, B provedeno jinými posloupnostmi a zapojení pro vytvoření ekvivalence je tvořeno třemi zapojeními pro vytvoření disjunkceThis drawback removes the invention of the connection of four-valued logic circuits, which is based on the fact that in order to create a disjunction, a parallel combination of the first switching element of logical value 1 of variable A and the first switching element of logical value 1 of variable B , on the one hand, the parallel combination of the first logical value switch 0 of variable A, the first logical value switch U0 of variable A, the first logical value switch U1 of variable A in series with the first logical value switch U1 of variable B to which the parallel combination of the first the logic value switching element U0 of variable B and the first logic value switching element 0 of the variable B in series with the second logic value switching element U1 of the variable A into the second logical output, and the parallel combination of the second logic switching element the UO value of variable B and the second logic value switch 0 of the variable B in series with the second UO logic value switch A of the variable A to which the serial combination of the second logical value 0 switch of variable A and the third logical value UO variable B switch the third logic output, and secondly, connecting a series combination of the third logic 0 switching element of variable A and the third logic 0 switching element of variable B to the fourth logic output, wherein to create a conjunction and implication the switching elements are the logic values of 0, 1, U0 and U1 A, B performed by other sequences and equivalence engagement is made up of three disjunction engagement

Pro čtyřhodnotovou logiku je v této přihláěce používán termín superlogika.For this four-value logic, the term superlogic is used in this application.

Superlogický signál je takový signál, který může nabývat jednu ze čtyř možných hodnot, která se značí 0, 1, U0, Uli Signály 0, 1 jsou kontradiktorické signály, stejné jako v dosud používané dvojhodnotové logice. Signály U0 a Ul jsou antitetické signály. Tyto signály se v obvodech dvojhodnotové logiky nevyskytují.A superlogical signal is one that can take one of four possible values, which is denoted 0, 1, U0, Uli Signals 0, 1 are contradictory signals, the same as in the two-valued logic used hitherto. The signals U0 and U1 are antithetic signals. These signals do not occur in two-valued logic circuits.

K realizaci jakékoliv superlogické funkce postačí obvody pro základní logické operace: disjunkce, konjunkce, implikace a ekvivalence. Ná realizaci negace není potřebný žádný zvláětní obvod. Negace se realizuje jen záměnou vstupních, popřípadě výstupních svorek superlogického obvodu.To perform any superlogical function, circuits for basic logical operations are sufficient: disjunction, conjunction, implication and equivalence. No special circuit is needed to realize the negation. Negation is performed only by interchanging the input or output terminals of the superlogical circuit.

Protože v superlogice platí Morganova pravidla, lze superlogickou funkci konjunkce realizovat pomocí superlogického obvodu pro disjunkci, podobně jako v dvouhodnotové logice. Protože platí také pravidla eliminace implikace a eliminace ekvivalence, lze v superlogice, podobně jako v dvojhodnotové logice, logické funkce implikace a eliminace realizovat pomocí obvodu pro disjunkci.Since Morgan's rules apply in superlogic, the superlogic function of conjunction can be realized using a superjunction circuit for disjunction, similar to two-valued logic. Since the rules of implication elimination and equivalence elimination also apply, in logic, like in two-valued logic, the logic functions of implication and elimination can be realized using a disjunction circuit.

Na připojených výkresech jsou uvedeny příklady zapojení čtyřhodnotových logických obvodů. Na obr. 1 pro disjunkci, obr. 2 pro konjunkci, obr. 3 pro inplikaci a na obr. 4 propojení tří obvodů superlogické disjunkce pro vytvoření ekvivalence.The attached drawings show examples of connection of four-value logic circuits. In Fig. 1 for disjunction, Fig. 2 for conjunction, Fig. 3 for application, and Fig. 4 for interconnection of three circuits of superlogical disjunction to create equivalence.

Za základní zapojení lze tedy považovat například superlogioký obvod pro disjunkci, protože dále je možno pomooí tohoto obvodu realizovat věechny další superlogické obvody.Thus, for example, a super-logic circuit for disjunction can be considered as a basic circuit, since all other superlogical circuits can also be realized through this circuit.

Má-li být těchto obvodů náležitě využito, je třeba se postarat o to, aby bylo zařízení pro zpracování informací kterým každý logický nebo superlogioký systém je, bylo napojeno na zdroje informací, které podávají informace ve čtyřhodnotové formě.If these circuits are to be properly used, care must be taken to ensure that the information processing device that each logical or super logic system is is connected to information sources that provide information in a four-valued form.

Jednoduchým způsobem se ze superlogického obvodu stane obvod s logickým vstupem a logic* kým výstupem nebo obvod se superloglckým vstupem a prostým dvojhodnotovým logickým výstupem. Není však mošno dosáhnout superlogického výstupu při pouhém logickém vstupu.In a simple way, the superlogical circuit becomes a logic input and logic output circuit or a superlogical input and simple binary logic output. However, it is not possible to achieve superlogical output with only logical input.

Obvody se superlogickýml obvody se hodí pro ty účely, kdy je žádoucí zpracovávat nejen kontradiktorické logické hodnoty ano, ne, ale i antltetlcké superlogické signály spíš ano, spíš ne.Circuits with superlogical circuits are suitable for those purposes where it is desirable to process not only contradictory logical values yes, no, but also anti-tether superlogical signals rather yes, rather not.

Typickými oblastmi kde se dá využít vlastností superlogických obvodů jsou:Typical areas where superlogical circuits can be used are:

- stroje na stanovení diagnóz- diagnosis machines

- stroje na určování prognóz, například počasí, ale i jiných- forecasting machines, such as weather, but also others

- myslící stroje- thinking machines

- stroje na modelování vývojových pochodů- machines for modeling developmental processes

- stroje pro rozhodování a podobně.- decision machines and the like.

Zapojení obvodu pro realizaci operace superlogické disjunkce je uvedeno na obr. 1.The circuit for the superlogical disjunction operation is shown in Fig. 1.

Obvod má osm vstupů a čtyři výstupy. Vstupy jsou: Al, AU1, AUO, AO ; Bl, BP1, BUO, BO. Výstupy jsou: Wl, Wl)l, WUO, W0. V obvodu se používá spínacích prvků, například kontaktů relé, tranzistorů atd. Sepnou-li se první Sl a druhý SO spínač, obvod poskytuje výstup v dvojhodnotové formě: 0, 1, a to i když je vstup čtyřhodnotový.The circuit has eight inputs and four outputs. Inputs are: Al, AU1, AUO, AO; B1, BP1, BUO, BO. Outputs are: W1, W11, WUO, W0. Switching elements such as relay contacts, transistors, etc. are used in the circuit. When the first S1 and the second SO switch are closed, the circuit provides a two-valued output: 0, 1, even if the input is a four-valued input.

Na obr. 2 je nakresleno zapojení, jak se pomocí superlogického členu disjunkce realizuje superlogická konjunkce. Není potřebí žádných členů pro negaci. Místo těchto členů se pouze přehodí přívody. V tomto případě se využilo de Morganova pravidla:Figure 2 illustrates how the superlogical disjunction member realizes the superlogical conjunction. There is no need for any members for negation. Instead of these members, only the leads are switched. In this case the de Morgan rule was used:

(A A B) «-+ (~ AV ~ B)(A AND B) «- + (~ AV ~ B)

Podobně se realizuje superlogické implikace podle obr. 3 použitím pravidla negace implikace :Similarly, the superlogical implications of Figure 3 are implemented using the implication negation rule:

(A -» B) «-+ (AA^B) a superlogické ekvivalence podle obr. 4 použitím pravidla negace ekvivalence (A <-+ B) «· — ((A Λ B) V (BA .— A))(A - »B)« - + (AA ^ B) and the superlogical equivalence of Figure 4 using the equation negation rule (A <- + B) «· - ((A Λ B) V (BA. - A))

Klasická logika má dvě pravdivostní hodnoty, které označujeme 0 a 1. Při aplikaci klasic ké logiky v technice interpretujeme pravdivostní hodnoty 0 a 1 obvykle jakožto stavy nějakého technického zařízení, například:Classical logic has two truth values, which we denote 0 and 1. When applying classical logic in technology, we interpret truth values 0 and 1 usually as states of some technical device, for example:

m 0 - Cívkou neteče proudm 0 - No current flowing through coil

- cívkou teče proud- current is flowing through the coil

Klasická logika se v technice používá tehdy, kdy je z technického hlediska dostačující dvojhodnotová informace typu ano-ne. Takováto informace často nestačí a vyžadují·se kvantitativní údaje fyzikálních veličin, aby bylo možno stav technického zařízení sledovat, řídit, samočinně regulovat a podobně.Classical logic is used in technology when two-value yes-no information is sufficient from a technical point of view. Such information is often not sufficient and quantitative data of physical quantities is required to monitor, control, self-regulate, and the like.

Super logika má pravdivostní logické hodnoty 0, UO, Ul, 1 dvou proměnných A, B a kromě toho uvažuje tzv. nouzový stav, kdy čtyřhodinová logika přechází na klasickou dvouhodnotovou logiku tak, že se ztotožní pravdivostní hodnota UO s pravdivostní hodnotou 0 a současně také pravdivostní hodnota Ul s pravdivostní hodnotou 1.Super logic has truth values of 0, UO, U1, 1 of two variables A, B and in addition it considers the so-called emergency state where the four-hour logic changes to classical two-value logic by identifying the truth value UO with truth value 0 and truth value Ul with truth value 1.

Teorie superlogiky chápe pravdivostní hodnotu UO jako spíš 0 než 1 a pravdivostní hodnotu Ul jako spíš 1 nebo 0. Superlogika je určena k použití v těch oblastech, kde dvou258260 hodnotová logika nevyhovuje z toho důvodu, že jde o zpracování informací, které mají do jisté míry neurčitý, nejistý charakter. Dvouhodnotová logika takovéto informace zpracovávat nedovede, superlogika je zpracovávat dovede.The theory of superlogics understands the truth value of UO as rather than 0 and the truth value UI as rather 1 or 0. Superlogics is intended for use in those areas where the two logic values are not satisfactory because they are processing information that has some degree of vague, uncertain character. Two-valued logic cannot process such information, superlogics can process it.

Neurčitost informací, o jejichž zpracování v superlogice jde, může být vyvolána buá nedostatečným poznáním nějakého jevu, který je sledován, nebo stavu objektu, o kterém je podávána Informace, anebo principiální neurčitostí daného jevu, respektive objektu.The uncertainty of the information that is being processed in superlogic can be caused either by insufficient knowledge of a phenomenon being monitored or by the state of the object about which the information is being provided, or by the principal uncertainty of the phenomenon or object, respectively.

S takovýmito informacemi se musí například pracovat při určování prognóz nejrúznějšího druhu, například hospořářských, povětrnostních, atd., a v případech, kdy úkolem je stanovit co nejpřesněji diagnózu často ne pouze na základě nesporných faktů, ale i na základě různých příznaků a jiných nedostatečně poznaných jevů a skutečností. Speciální stroje, určené na modelování vývojových pochodů v biologických a jiných systémech, budou muset zpracovávat kromě»informací nesporných také informace sporné nebo zdánlivě sporné, čili informace nejistého charakteru. Stroje pro usnadnění rozhodování musí být schopny zpracovávat informace, o kterých se nebude moci v podstatě říct nic jiného než to, zda jsou spíš pravdivé nebo spíš nepravdivé. Stroje s umělou inteligencí na vysokém stupni budou patrně vyžadovat použití superlogiky místo klasické logiky.Such information must, for example, be used in the determination of forecasts of various kinds, such as economic, weather, etc., and in cases where the task is to make a diagnosis as accurately as possible, often not only on indisputable facts but also on various symptoms and other poorly recognized phenomena and facts. Special machines, designed to model developmental processes in biological and other systems, will have to process, in addition to unquestionable information, also controversial or seemingly controversial information, or information of uncertain nature. Decision-making machines must be able to process information about which essentially nothing can be said but whether they are more or less true. High-level artificial intelligence machines will probably require the use of super logic instead of classical logic.

Podobně jako klasická logika, má také superlogika tyto základní funkce: negace, disjun*· kce - součet, konjunkce - součin, implikace a ekvivalence.Like classical logic, superlogic also has the following basic functions: negation, disjunct - sum, conjunction - product, implication and equivalence.

Superlogická pravdivostní tabulka negace zní:The superlogical truth table of negation reads:

A AND A AND 0 0 1 1 1 1 0 0 uo uo Ul Hive Ul Hive uo uo

Zatímco při elektrických realizacích základních logických funkcí se v klasické logice pracuje také s neenergetickými signály, respektive s klidovými kontakty relé a podobně, v superlogice tato možnost není. Používá se pouze pracovních kontaktů relé nebo stykačů a pouze energetických signálů. Proto v superlogice není potřebný zvláštní člen pro realizaci negace. Negace se realizuje prostým přehozením přívodů mezi 0 a 1, respektive mezi UO a Ul.While in electrical realization of basic logic functions classical non-energetic signals, or normally closed contacts of relays and the like are used in classical logic, this possibility is not in super logic. Only the relay contacts or contactors and only the power signals are used. Therefore, in superlogics, there is no need for a special term for negation. Negation is accomplished by simply switching the leads between 0 and 1, respectively between UO and U1.

Superlogické tabulky základních superlogických funkcí zní:Superlogical tables of basic superlogical functions read:

A AND B (B) A V B disjunkce A in B disjunction A Λ B konjunkce A Λ B conjunction A -+ B implikace A - + B implication A w B ekvivalence A w B equivalence 0 0 0 0 0 0 0 0 1 1 1 1 0 0 uo uo UO UO 0 0 1 1 Ul Hive 0 0 Ul Hive Ul Hive 0 0 1 1 uo uo 0 0 1 1 1 1 0 0 1 1 0 0 uo uo 0 0 uo uo 0 0 Ul Hive Ul Hive uo uo uo uo uo uo uo uo Ul Hive Ul Hive uo uo Ul Hive Ul Hive uo uo Ul Hive uo uo uo uo 1 1 1 1 uo uo 1 1 uo uo Ul Hive 0 0 Ul Hive 0 0 uo uo uo uo Ul Hive uo uo Ul Hive uo uo uo uo uo uo Ul Hive Ul Hive Ul Hive Ul Hive Ul Hive Ul Hive Ul Hive 1 1 1 1 Ul Hive 1 1 Ul Hive

pokračování tabulkycontinued table

A AND B (B) A V B disjunkce A in B disjunction A Λ B konjunkce A Λ B conjunction A —* B implikace A - * B implication A « B ekvivalence A «B equivalence 1 1 0 0 1 1 0 0 0 0 0 0 1 1 UO UO 1 1 UO UO UO UO UO UO 1 1 Ul Hive 1 1 Ul Hive Ul Hive Ul Hive 1 1 1 1 1 1 1 1 1 1 1 1

Na vhodné oblasti použití bylo poukázáno v předchozím textu přihlášky vynálezu.Suitable fields of application have been pointed out above.

Claims (4)

1. Zapojení čtyřhodnotovýoh logických obvodů, sestávající ze spínacích prvků, vyznačené tím, že pro vytváření disjunkce je mezi vstup (V) a výstup (VS) zapojení zapojena jednak paralelní kombinace prvního spínacího prvku. (Al) logické hodnoty 1 proměnné (A) a prvního spínacího prvku (Bl) logické hodnoty 1 proměnné (B) do prvního logického výstupu (Wl), jednak paralelní kombinace prvního spínacího prvku (1 AO) logické hodnoty 0 proměnné (A), prvního spínacího prvku (1 AUO) logické hodnoty UO proměnné (A), prvního spínacího prvku (1 AU1) logické hodnoty U1 proměnné (A), v sérii s prvním spínacím prvkem (Bul) logické hodnoty1. Connection of four-value logic circuits, consisting of switching elements, characterized in that in order to create a disjunction, a parallel combination of the first switching element is connected between the input (V) and the output (VS) of the circuit. (A1) the logical value of 1 variable (A) and the first switching element (B1) of the logical value of 1 variable (B) to the first logical output (W1) and the parallel combination of the first switching element (1 AO) of the logical value 0 of variable (A) the first switching element (1 AUO) of the logical value UO variable (A), the first switching element (1 AU1) of the logical value U1 variable (A), in series with the first switching element (Bul) of the logical value U1 proměnné (B) ke které je paralelně zapojena paralelní kombinace prvního spínacího prvku (1 BUO) logické hodnoty UO proměnné (B) a prvního spínacího prvku (1 BO) logické hodnoty 0 proměnné (B) v sérii s druhým spínacím prvkem (2 AU1) logické hodnoty U1 proměnné (A) do druhého logického výstupu (WU1), jednak paralelní kombinace druhého spínacího prvku (2 BUO) logické hodnoty UO proměnné (B) a druhého spínacího prvku (2 BO) logické hodnoty 0 proměnné (B) v sérii s druhým spínacím prvkem (2 AUO) logické hodnoty UO proměnné (A) ke které je paralelně zapojena sériová kombinace druhého spínacího prvku (2 AO) logické hodnoty 0 proměnné (A) a třetího spínacího prvku (3 BUO) logické hodnoty UO proměnné (B) do třetího logického výstupu (WUO) a jednak zapojení sériové kombinace třetího spínacího prvku (3 AO) logické hodnoty 0 proměnné (A) a třetího spínacího prvku (3 BO) logické hodnoty 0 proměnné (B) do čtvrtého logického výstupu (W0), přičemž pro vytvořeni konjunkce a implikace je ovládání spínacích prvků logickými hodnotami 0, 1, UO, Ul' proměnných A a B provedeno jinými posloupnostmi a zapojení pro vytvoření ekvivalence je tvořeno třemi zapojeními pro vytvoření disjunkce .U1 variable (B) to which a parallel combination of the first switching element (1 BUO) of the logic value UO variable (B) and the first switching element (1 BO) of the logic value 0 of the variable (B) in series with the second switching element (2 AU1) ) the logic value of U1 variable (A) to the second logic output (WU1) and the parallel combination of the second switching element (2 BUO) of the logical value UO variable (B) and the second switching element (2 BO) of the logical value 0 variable (B) with a second switching element (2 AUO) of the logical value of UO variable (A) to which a series combination of the second switching element (2 AO) of the logical value of 0 variable (A) and the third switching element (3 BUO) ) to the third logic output (WUO) and secondly the serial combination of the third switching element (3 AO) of the logic value 0 of the variable (A) and the third switching element (3 BO) of the logic value 0 of the variable (B) to the quarter logic output (W0), wherein, to form a conjunction and implication, the control of the switching elements by the logic values 0, 1, U0, U1 'of variables A and B is performed by other sequences, and the equivalence circuit is formed by three disjunction circuit. 2. Zapojení čtyřhodnotových logických obvodů podle bodu 1, vyznačené tím, že pro vytváření konjunkce je mezi vstup (V) a výstup (VS) zapojena jednak paralelní kombinace prvního spínacího prvku (1 AO) logické hodnoty 0 proměnné (A) a prvního spínacího prvku (1 BO) logické* hodnoty 0 proměnné (B) do čtvrtého logického výstupu (W0), jednak paralelní kombinace prvního spínacího prvku (1 Al) logické hodnoty 1 proměnné (A), prvního spínacího prvku (1 AUO) logické hodnoty UO proměnné (A), prvního spínacího prvku (1 AU1) logické hodnoty Ul proměnné (A) v sérii s prvním spínacím prvkem (1 BUO) logické hodnoty UO proměnné (Β), ke které je paralelně zapojena paralelní kombinace prvního spínacího prvku (1 BU1) logické hodnoty Ul proměnné (Β), prvního spínacího prvku (1 Bl) logické hodnoty 1 proměnné (B) v sérii s druhým spínacím prvkem (2 AUO) logické hodnoty UO proměnné A do třetího logického výstupu (WUO), jednak paralelní kombinace druhého spínacího prvku (2 BU1) logické hodnoty Ul proměnné (Β), druhého spínacího prvku (2 Bl) logické hodnoty 1 proměnné B v sérii s druhým spínacím prvkem (2 AU1) logické hodnoty Ul proměnné (A) ke které je paralelně zapojena sériová kombinace druhého spínacího prvku (2 Al) logické hodnoty 1 proměnné (A) a třetího spínacího prvku (3 BU1) logické hodnoty Ul proměnné (B) do druhého logického výstupu (WU1) a jednak zapojení sériové kombinace třetího spínacího prvku (3 Al) logické hodnoty 1 proměnné (A) a třetího spínacího prvku (3 Bl) logické hodnoty 1 proměnné (B) do prvního logického výstupu (Wl) .2. Connection of four-valued logic circuits according to claim 1, characterized in that a parallel combination of the first switching element (1 AO) of the logic value 0 of the variable (A) and the first switching element is connected between the input (V) and the output (VS). (1 BO) logic * values of 0 variable (B) to the fourth logical output (W0), and a parallel combination of the first switching element (1A1) of the logical value of 1 variable (A), the first switching element (1 AUO) A) of the first switching element (1 AU1) of the logic value U1 of the variable (A) in series with the first switching element (1 BUO) of the logic value U0 of the variable (Β) to which the parallel combination of the first switching element (1 BU1) the value U1 of the variable (Β), the first switching element (1B1) of the logic value 1 of the variable (B) in series with the second switching element (2 AUO) of the logical value UO of the variable A to the third logical output (WUO) k a parallel combination of the second switching element (2 BU1) of the logic value U1 of variable (Β), the second switching element (2 B1) of the logic value 1 of variable B in series with the second switching element (2 AU1) connected in parallel the serial combination of the second switching element (2A1) of the logic value 1 of the variable (A) and the third switching element (3 BU1) of the logic value U1 of the variable (B) to the second logic output (WU1) A1) the logical value of 1 variable (A) and the third switching element (3B1) of the logical value of 1 variable (B) to the first logical output (W1). 3. Zapojeni čtyřhodnotových logických obvodů podle bodu 1, vyznačené tím, že pro vytvářeni aplikace je mezi vstup (V) a výstup (VS) zapojena jednak paralelní kombinace prvního spínacího prvku (1 AO) logické hodnoty 0 proměnné (A) a prvního spínacího prvku (1 Bl) logické hodnoty 1 proměnné (B) do prvního logického výstupu (Wl), jednak paralelní kombinace prvního spínacího prvku (1 AI) logické hodnoty 1 proměnné (A), prvního spínacího prvku (1 AUO) logické hodnoty UO proměnné (A), prvního spínacího prvku (1 AU1) logické hodnoty U1 proměnné (A) v sérii s prvním spínacím prvkem (1 BU1) logické hodnoty U1 proměnné (B), ke které je paralelně zapojena paralelní kombinace prvního spínacího prvku (1 BUO) logické hodnoty UO proměnné (B), prvního spínacího prvku (1 BO) logické hodnoty 0 proměnné (B) v sérii s druhým spínacím prvkem (2 AUO) logické hodnoty UO proměnné (A) do druhého logického výstupu (WU1), jednak paralelní kombinace druhého spínacího prvku (2 BUO) logické hodnoty UO proměnné (B), druhého spínacího prvku (2 BO) logické hodnoty 0 proměnné (B) v sérii s druhým spínacím prvkem (2 AU1) logické hodnoty U1 proměnné (A) ke které je paralelně zapojena sériová kombinace druhého spínacího prvku (2 AI) logické hodnoty 1 proměnné (A, a· třetího spínacího prvku (3 BO) logické hodnoty 0 proměnné (B) do třetího logického výstupu (WUO) a jednak zapojení sériové kombinace třetího spínacího prvku (3 AI) logické hodnoty 1 proměnné (A) a třetího spínacího prvku (3 BO) logické hodnoty 0 proměnné (B) do čtvrtého výstupu (WO) .3. Connection of four-valued logic circuits according to claim 1, characterized in that a parallel combination of the first switching element (1 AO) of the logic value 0 of the variable (A) and the first switching element is connected between the input (V) and the output (VS). (1B1) the logic value of 1 variable (B) to the first logic output (W1), and the parallel combination of the first switching element (1 AI) of the logical value of 1 variable (A), the first switching element (1 AUO) ) of the first switching element (1 AU1) of the logic value U1 of the variable (A) in series with the first switching element (1 BU1) of the logic value U1 of the variable (B) to which the parallel combination of the first switching element (1 BUO) of the logical value UO variable (B), first switching element (1 BO) of logic value 0 of variable (B) in series with second switching element (2 AUO) of logical value UO variable (A) to second logical output (WU1) front combination of the second switching element (2 BUO) of the logical value UO variable (B), the second switching element (2 BO) of the logical value 0 variable (B) in series with the second switching element (2 AU1) of the logical value U1 variable (A) the parallel combination of the second switching element (2 AI) of the logic value 1 of the variable (A, and the third switching element (3 BO) of the logic value 0 of the variable (B) to the third logic output (WUO) is connected in parallel (3A1) the logic value of 1 variable (A) and the third switching element (3BO) of the logic value of 0 variable (B) to the fourth output (WO). 4. Zapojení čtyřhodnotových logických bbvodů podle bodů 1, 2 a 3, vyznačené tlm, že mezi první (Wl) a druhý (WU1) logický výstup je zapojen první spínač (Sl, a mezi třetí (WUO) a čtvrtý (WO) logický výstup je zapojen druhý spínač (SO) pro vytvoření obvodů pro dvouhodnotovou logiku.4. Connection of four-valued logic points according to items 1, 2 and 3, characterized in that a first switch (S1) is connected between the first (W1) and the second (WU1) logical output and between the third (WUO) and the fourth (WO) logical output. a second switch (SO) is connected to form circuits for two-valued logic.
CS852281A 1985-03-29 1985-03-29 Wiring Logic Circuits CS258260B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS852281A CS258260B1 (en) 1985-03-29 1985-03-29 Wiring Logic Circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS852281A CS258260B1 (en) 1985-03-29 1985-03-29 Wiring Logic Circuits

Publications (2)

Publication Number Publication Date
CS228185A1 CS228185A1 (en) 1987-12-17
CS258260B1 true CS258260B1 (en) 1988-08-16

Family

ID=5359474

Family Applications (1)

Application Number Title Priority Date Filing Date
CS852281A CS258260B1 (en) 1985-03-29 1985-03-29 Wiring Logic Circuits

Country Status (1)

Country Link
CS (1) CS258260B1 (en)

Also Published As

Publication number Publication date
CS228185A1 (en) 1987-12-17

Similar Documents

Publication Publication Date Title
DE69030858T2 (en) SERIAL INPUT PARALLEL OUTPUT CONVERSION SWITCHING
Ross A generalized technique for symbol manipulation and numerical calculation
JPS6468829A (en) Arithmetic unit
KR20200028456A (en) Superconducting bidirectional current driver
Liebovitch et al. Dynamics of two-actor cooperation–competition conflict models
US2969469A (en) Cryotron logic circuit
US4931985A (en) Programmable sequencing device for controlling fast complex processes
CS258260B1 (en) Wiring Logic Circuits
EP0031638B1 (en) A logic circuit
Hallworth et al. Semiconductor circuits for ternary logic
Delforge The problem of structural identifiability of a linear compartmental system: solved or not?
KR0137281B1 (en) A multibit digital threshold comparator
JPH0354489B2 (en)
US4136290A (en) Josephson self gating and circuit and latch circuit
US3394351A (en) Logic circuits
US3174133A (en) Actuation of on-off outputs from electronic digital computer device
US3050721A (en) Superconductive circuits
US3226565A (en) Logic tree comprising nor or nand logic blocks
US3099753A (en) Three level logical circuits
US3086707A (en) Add-subtract counter
US3324455A (en) Minority logical operator
US3255362A (en) Cryotron logic circuits having at least two interacting central elements and one path always superconducting
US3798554A (en) Digital sequential circuit
Faison Object-oriented state machines
GB1454190A (en) Logical arrays