CS255693B1

CS255693B1 - Pulse lag device

Info

Publication number: CS255693B1
Application number: CS864230A
Authority: CS
Inventors: Jan Seka
Original assignee: Jan Seka
Priority date: 1986-06-09
Filing date: 1986-06-09
Publication date: 1988-03-15
Also published as: CS423086A1

Abstract

Zpoždovač impulsů je určen ke zpoždování impulsů zejména v televizní technice. Jeho podstatou je posuvný registr nastavitelné délky, řízený hodinovými impulsy přes dělič kmitočtu. Pro synchro· nizaci děliče se vstupními impulsy je použit jednoduchý derivační obvod.The pulse delay is intended to be delayed especially in television technology. Its essence is a shift register adjustable length, clocked pulses through frequency divider. For synchro · the divider with input impulses is simple derivation circuit is used.

Description

Vynález řeší zpoždovač impulsů vhodný zejména pro zpoždování impulsů v televizní teohni* ce.The invention provides a pulse retarder suitable particularly for pulse retardation in a television set.

Je známa celá řada zapojení zpoždovač impulsů. Jedna velká skupina je tvořena zpoždovacími linkami z cívek a kondenzátorů. Tyto zpoždovače jsou vhodné zejména pro krátké časy zpoždění 1/us a pro konstantní hodnotu zpoždění. Při požadavku yětšíoh a proměnných zpoždění jsou nákladné.A number of pulse retarder connections are known. One large group consists of delay lines from coils and capacitors. These delays are particularly suitable for short delay times of 1 / us and for a constant delay value. Larger and variable delay requests are costly.

Druhou skupinou jsou zpoždovače s posuvnými registry, řízenými hodinovými impulsy.The second group is delayers with shift registers controlled by clock impulses.

Zde je možno snadno dosáhnout zpožděni > 1 yus v Závislosti na počtu registrů a hodinovém kmitočtu. Synchronizace hran zpoždovaných impulsů s hodinovými impulsy je zajištěna zpravidla odvozením úzkých synchronizačních impulsů z hran zpoždovaných impulsů pomocí monostabilních multivibrátorů, což zapojení komplikuje a zdražuje. Při vyšších hodinových kmitočtech navíc vzrůstá nebezpečí nespolehlivé funkce celého posuvného registru.Here, a delay of> 1 yus can easily be achieved depending on the number of registers and the clock frequency. The synchronization of the edges of the delayed pulses with the clock pulses is usually ensured by deriving narrow synchronization pulses from the edges of the delayed pulses by means of monostable multivibrators, which complicates the connection and makes it more expensive. Moreover, at higher clock frequencies, the risk of unreliable operation of the entire shift register increases.

Tyto nedostatky jsou odstraněny zapojením zpoždovače impulsů podle vynálezu.These drawbacks are overcome by connecting the pulse retarder according to the invention.

Jeho podstata spočívá v tom, že vstup prvního zesilovače je prvním vstupem zpoždovače a výstup prvního zesilovače je spojen s datovým vstupem nastavitelného posuvného registru a se vstupem derivačního obvodu, jehož výstup je spojen s ovládacím vstupem děliče kmitočtu a vstup hodinových impulsů děliče kmitočtu je druhým vstupem zpoždovače, přičemž výstup děliče kmitočtu je spojen se vstupem hodinových impulsů nastavitelného posuvného registru a vstup pro nastaveni délky nastavitelného posuvného registru je spojen s výstupem generátoru přirozeného čísla, přičemž výstup nastavitelného posuvného registru je spojen se vstupem druhého zesilovače, jehož výstup je výstupem zpoždovače impulsů. Mezi výstup nastavitelného posuvného registru a vstup druhého zesilovače je možno zařadit převodník úrovně výstupních impulsů.Its essence is that the input of the first amplifier is the first input of the delay and the output of the first amplifier is connected to the data input of the adjustable shift register and the input of the derivative circuit whose output is connected to the control input of the frequency divider. the output of the frequency divider is coupled to the clock pulse input of the adjustable shift register and the input for adjusting the length of the adjustable shift register is coupled to the output of the natural number generator, the output of the adjustable shift register to the input of the second amplifier. An output pulse level converter can be included between the output of the adjustable shift register and the input of the second amplifier.

Dosahovaný nový účinek popsaného zapojení spočívá v tom, že je vytvořen zpoždovač impulsů s časem zpoždění proměnným v širokých mezích, který díky děliči hodinových impulsů vystačí s polovičním nebo ještě nižším počtem posuvných registrů pro danné zpoždění, a u kterého je synchronizace zajištěna jednoduchým obvodem. Kmitočet použitelných hodinových impulsů je přitom minimálně dvakrát vyšší.A new effect of the described circuit is achieved by providing a pulse delayer with a delay time varying within wide limits, which, thanks to the clock pulse divider, suffices with half or even fewer shift registers for a given delay and in which synchronization is provided by a simple circuit. The frequency of usable clock pulses is at least twice as high.

Vynález bude dále vysvětlen pomocí výkresu, který znázorňuje blokové uspořádání zpoždovače. V zapojení podle vynálezu vstup prvního zesilovače Zl je prvním vstupem 2 zpoždovače a výstup prvního zesilovače Zl je spojen s datovým vstupem 2 nastavitelného posuvného registru NPR a se vstupem derivačního obvodu DO, jehož výstup je spojen s ovládacím vstupem 3, děliče p kmitočtu a vstup _4 hodinových impulsů děliče D kmitočtu je druhým vstupem zpoždovače, přičemž výstup děliče D kmitočtu je spojen se vstupem p hodinových impulsů nastavitelného posuvného registru NPR a vstup pro nastavení délky nastavitelného posuvného registru NPR je spojen s výstupem generátoru G přirozeného čidla, přičemž výstup nastavitelného posuvného registru NPR je spojen se vstupem druhého zesilovače Z2, jehož výstup je výstupem zpoždovače impulsů.The invention will be further explained by means of a drawing which shows a block arrangement of a delayer. In the wiring according to the invention, the input of the first amplifier Z1 is the first delay input 2 and the output of the first amplifier Z1 is connected to the data input 2 of the adjustable shift register NPR and the input of the derivative circuit DO whose output is coupled to the control input 3, clock pulses of the frequency divider D is the second input of the delayer, wherein the output of the frequency divider D is coupled to the p clock input of the adjustable NPR shift register and the adjustable NPR shift register input is coupled to the natural sensor generator output G, it is connected to the input of the second amplifier Z2, the output of which is the output of the pulse delayer.

Mezi výstup nastavitelného posuvného registru NPR a vstup druhého zesilovače Z2 je možno zařadit převodník P úrovně výstupních impulsů. Na vstup 2 se přivádějí impulsy, které je třeba zpoždovat, například horizontální řídicí impulsy, synchronizační směs nebo jiné impulsy. Zesilovačem Zl jsqu impulsy zesíleny na úroveň vhodnou pro činnost nastavitelného posuvného registru NPR. Současně jsou tyto impulsy vedeny na derivační obvod DO, který vytvoří v místě hran původních impulsů nízké impulsy kladné a záporné polarity. Impulsy jedné polarity pak ovládají ovládací vstup 2 děliče D kmitočtu, impulsy opačné polarity jsou neúčinné. Ovládací vstup 2 děliče D kmitočtu může být například bud vstup nastaveni, nebo nulování.The output pulse level converter P can be included between the output of the adjustable shift register NPR and the input of the second amplifier Z2. Inputs 2 are supplied with pulses to be delayed, for example horizontal control pulses, synchronization mixture or other pulses. The amplifier Z1 amplifies the pulses to a level suitable for operation of the adjustable shift register NPR. At the same time, these pulses are applied to a derivative circuit DO, which creates low pulses of positive and negative polarity at the edges of the original pulses. Pulses of one polarity then control the control input 2 of the frequency divider D, pulses of the opposite polarity are ineffective. For example, the control input 2 of the frequency divider D may be either an input setting or a reset.

Tím je dosaženo definovaného stavu výstupu děliče D kmitočtu v okamžiku hrany zpoždovaných impulsů a tím synchronizace této hrany s hodinovým kmitočtem, přiváděným na vstup £ hodinových impulsů děliče D kmitočtu. Současně je synchronizací zajištěno, že i v případě asynchronních hodinových impulsů nepřevýší neklid hran zpožděných impulsů na výstupu nastavitelného posuvného registru NPR dobu /1 t danou výrazem:This achieves a defined state of the frequency divider D at the moment of the edge of the delayed pulses and thereby synchronizing this edge with the clock frequency applied to the clock input of the frequency divider D. At the same time, synchronization ensures that even in the case of asynchronous clock pulses, the edge restlessness of the delayed pulses at the output of the adjustable shift register NPR does not exceed the time / 1 t given by the expression:

kde T_H je perioda hodinových impulsů a N dělicí poměr děliče D hodinových impulsů. Výstup děliče D hodinových impulsů ovládá vstup 5 hodinových impulsů nastavitelného posuvného registru NPR. Vstup nastavitelného posuvného registru NPR slouží k nastavení délky posuvného registru, to je počtu elementárních posuvných registrů zařazených v kaskádě. Ovládání je uskutečněno propojením jedním nebo více spoji s generátorem G přirozeného čísla, který svým výstupem vytváří žádané přirozené číslo K. Doba zpoždění impulsů ve zpoždovači je pak:where T _H is the period of clock impulses and N is the dividing ratio of D of clock impulses. The clock pulse divider output D controls the 5 clock pulse input of the adjustable NPR shift register. The adjustable NPR shift register input is used to set the length of the shift register, that is, the number of elementary shift registers included in the cascade. The control is performed by connecting one or more connections to the natural number generator G, which by its output produces the desired natural number K. The delay time of the pulses in the delayer is then:

Τ = T„ . N . (K+l)Τ = T '. N. (K + l)

H za předpokladu, že dělicí poměr děliče pkmitočtu je N a generováním čísla K je v nastavitelném posuvném registru NPR zařazeno K+l elementárních posuvných registrů. Výstup nastavitelného posuvného registru NPR je spojen se vstupem druhého zesilovače Z2 a to bud přímo, nebo přes převodník P úrovně. Tím je možno přizpůsobit žádanou výstupní úroveň zpožděných impulsů jiné úrovni, se kterou pracuje nastavitelný posuvný registr NPR.H assuming that the dividing ratio of the frequency divider is N and K + 1 elementary shift registers are included in the adjustable shift register NPR by generating the number K. The output of the adjustable shift register NPR is connected to the input of the second amplifier Z2 either directly or via the P level converter. In this way, it is possible to adjust the desired output level of the delayed pulses to another level with which the adjustable shift register NPR operates.

Takto uspořádaný zpoždovač je vhodný pro použití v televizní technice.Such a delayer is suitable for use in television technology.

Claims

Pulse retarder, characterized in that the input of the first amplifier (Zl) is the first input of the delayer (1) and the output of the first amplifier (Zl) is connected to the data input (2) of the adjustable shift register (NPR) and to the derivative circuit input ), the output of which is connected to the control input (3) of the frequency divider (D) and the clock pulse input (4) of the frequency divider (D) is the second input of the delayer, the output of the frequency divider (D) connected to the clock input (5) the adjustable shift register (NPR) and the input (6) for adjusting the length of the adjustable shift register (NPR) is connected to the output of the natural number generator (G), wherein the adjustable shift register (NPR) output is connected to the input of the second amplifier (Z2) whose output is the output of the pulse delayer.

Pulse delay device according to claim 1, characterized in that an output pulse level converter (P) is connected between the output of the adjustable shift register (NPR) and the input of the second amplifier (Z2).