CS255059B1 - Wiring to generate a static TV pattern - Google Patents
Wiring to generate a static TV pattern Download PDFInfo
- Publication number
- CS255059B1 CS255059B1 CS857810A CS781085A CS255059B1 CS 255059 B1 CS255059 B1 CS 255059B1 CS 857810 A CS857810 A CS 857810A CS 781085 A CS781085 A CS 781085A CS 255059 B1 CS255059 B1 CS 255059B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- memory
- output
- input
- counter
- clock pulse
- Prior art date
Links
Landscapes
- Studio Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
Statický televizní obrazec se generuje zpravidla elektronicky pomocí programu uloženého v digitální paměti. Kapacita této paměti je pro tvarově a jasově, resp. barevně členité obrazce limitujícím faktorem. Zapojením sdružujícím stejné body v řádce' se kapacita paměti ušetří. Uskutečnění takového zapojení je řešeno tím, že ke generátoru hodinových impulsů zapojenému přes čitač adres na adresovací vstupy paměti, z jejíhož výstupu je generátor připojen dále přes digitálně-analogový převodník na elektronické zobrazovací zařízení, je též zapojen čitač hodinových impulsů. Výstup čítače je zapojen na první vstup komparátoru, na jehož druhý vstup je připojen první výstup řidiči paměti pro bity datového slova. Adresovací vstupy této paměti jsou zapojeny na výstup čítače adres řídicí paměti, na jehož vstup je připojen výstup z komparátoru. Výstup je dále veden přes druhý vstup elektronického přepínače na vstup čítače adres hlavní paměti. Ovládací vstup elektronického přepínače je odbočen z druhého výstupu řídicí paměti pro informační bit.A static television image is usually generated electronically using a program stored in a digital memory. The capacity of this memory is a limiting factor for images that are divided in shape and brightness, or color. By connecting the same points in a row, the memory capacity is saved. The implementation of such a connection is solved by connecting a clock pulse counter to the clock pulse generator connected via an address counter to the address inputs of the memory, from whose output the generator is further connected via a digital-analog converter to the electronic display device. The output of the counter is connected to the first input of the comparator, to whose second input the first output of the memory driver for the data word bits is connected. The address inputs of this memory are connected to the output of the control memory address counter, to whose input the output from the comparator is connected. The output is further led via the second input of the electronic switch to the input of the main memory address counter. The control input of the electronic switch is branched off from the second output of the control memory for the information bit.
Description
Vynález se týká zapojení pro generování statického televizního obrazce, u kterého neexistují takové vzájemné vztahy mezi jednotlivými prvky, jaké jsou dány např. u geometrických tvarů - čtverce, kružnice apod.The invention relates to a circuit for generating a static television pattern in which there are no such interrelationships between elements as are given, for example, in geometric shapes - squares, circles, and the like.
K elektronickému generování obecného statického televizního obrazce, u kterého neexistují takové vzájemné vztahy mezi jednotlivými obrazovými prvky, jaké jsou dány např. u geometrických tvarů - čtverce, kružnice apod., se používá zapojení s digitální pamětí. Televizní obrazec se rozdělí na určitý počet obrazových prvků. Každému prvku odpovídá jedno vícebitové slovo v paměti, charakterizující zobrazovaný obrazový prvek. Jednotlivá slova se vybavují z paměti postupně, synchronně s televizním signálem v časovém intervalu, odpovídajícím velikosti zvoleného obrazového prvku. Kapacita paměti je určena počtem zvolených obrazových prvků, na které se obrazec rozloží. Má-li být generován obrazec s velkou rozlišovací schopností, je nutno použít velkého počtu obrazových prvků, čímž velmi stoupne potřebná kapacita paměti. Chceme-li kapacitu snížit, musíme zvolit menší počet větších obrazových prvků. Nevýhodou tohoto řešení jsou však hrubé schodovité kontury jednotlivých obrazových plošek.A digital memory circuit is used to electronically generate a general static television pattern in which there are no interrelationships between individual pixels, such as in geometric shapes - squares, circles, etc. The television pattern is divided into a number of pixels. Each element corresponds to one multi-bit word in memory characterizing the displayed pixel. The individual words are recalled sequentially from the memory, synchronously with the television signal at a time interval corresponding to the size of the selected pixel. The memory capacity is determined by the number of selected pixels on which the shape is decomposed. If a pattern with a high resolution is to be generated, a large number of pixels must be used, which greatly increases the necessary memory capacity. If we want to reduce capacity, we have to choose a smaller number of larger pixels. The disadvantage of this solution, however, is the rough stair contours of the individual image areas.
Tuto nevýhodu odstraňuje zapojení podle vynálezu.This disadvantage is overcome by the circuitry according to the invention.
Podstatou zapojení podle vynálezu pro elektronické zobrazování bodů v rastru s horizontálním a vertikálném členěním, obsahujícího generátor hodinových impulsů synchronizovaný synchronizačními impulsy a zapojený přes čitač adres na adresovací vstupy paměti, z jejíhož výstupu je připojen přes digitálně- analogový převodník na elektronické zobrazovací zařízení, je, že na generátor hodinových impulsů je též zapojen Čitač hodinových impulsů, jehož výstup je zapojen na první vstup komparátoru, na jehož druhý vstup je připojen první výstup řídící paměti pro bity datového slova, jejíž adresovací vstupy jsou zapojeny na výstup čitače adres řídící paměti, na jehož vstup je připojen výstup z komparátoru, který je dále veden přes druhý vstup elektronického přepínače na vstup Čitače adres hlavní paměti a ovládací vstup přepínače je odbočen z druhého výstupu řídící paměti pro informační bit.The principle of the invention according to the invention for the electronic imaging of points in a raster with horizontal and vertical divisions, comprising a clock pulse generator synchronized by synchronizing pulses and connected via an address counter to the addressing inputs of the memory. A clock pulse counter is also connected to the clock pulse generator, the output of which is connected to the first input of the comparator, the second input of which is connected to the first output of the control word bit memory. the input is connected to the output of the comparator, which is then routed via the second input of the electronic switch to the address of the main memory address counter and the control input of the switch is tapped from the second output of the control memory for the information bit.
Výhodou zapojení podle vynálezu je, že umožní generovat obrazové plochy s jemně členěnými obrysy při podstatném snížení potřebné kapacity paměti. Pro zobrazení jemných obrysů stačí zachovat jemné členění obrazu jen v jednom směru rozkladu, např. v řádkovém rozkladu. Tohoto provedení, tj. jemného členění ve vertikálním směru po jednotlivých televizních řádcích se týká další popis. V horizontálním směru tvoří bezprostředně v řádku po sobě následující obrazové body se stejným jasem a příp. se stejnou barvou obrazový prvek. Velikost obrazového prvku je tak proměnná a závisí na obrazové skladbě. Informace o parametrech každé dílčí plošky je určena jen jedním pamětovým slovem v každém řádku, pro které je třeba generovat vybavovací impuls jen na začátku a na konci plošky.The advantage of the circuitry according to the invention is that it allows to generate image areas with finely divided contours while substantially reducing the memory capacity required. In order to display fine contours, it is sufficient to maintain the fine articulation of the image in only one direction of dithering, eg in line dithering. This embodiment, i.e. the fine subdivision in the vertical direction of the individual television lines, is further described. In the horizontal direction, consecutive pixels with the same brightness and / or brightness are created immediately in a row. with the same color pixel. The size of the pixel is thus variable and depends on the picture composition. Parameter information for each subfold is determined by only one memory word in each row for which a trip pulse needs to be generated only at the start and end of the tab.
Vynález je příkladem znázorněn na výkrese obsahujícím principiální blokové schéma.The invention is illustrated by way of example in a drawing comprising a principal block diagram.
V generátoru hodinových impulsů 4^ se vytvářejí hodinové impulsy, vztažené frekvenčně i fázově k synchronizačním impulsům. Frekvence těchto impulsů odpovídá nej jemnějšímu dělění obrazu, např. 760 impulsů na jeden řádek. Hodinové impulsy jsou přivedeny na Čitač 3., jehož výstup je zapojen na jeden vstup komparátoru 1.. Na druhý vstup komparátoru 1^ je připojen výstup řídící paměti 2, na jejíž adresovací vstupy je připojen výstup z čitače adres J5 řídicí paměti 2. Jednotlivá informační slova řídící paměti 2 nesou informaci o délce dílčích obrazových plošek v každém řádku, vyjádřené v počtu hodinových impulsů.In the clock pulse generator 40, clock pulses are generated, both in frequency and in phase, relative to the synchronization pulses. The frequency of these pulses corresponds to the finest image division, eg 760 pulses per line. The clock pulses are applied to Counter 3, the output of which is connected to one comparator input 1. The output of control memory 2 is connected to the other input of comparator 1, the address inputs of which are output from address counter J5 of control memory 2. the words of the control memory 2 carry information about the length of the sub picture areas in each row, expressed in the number of clock pulses.
Komparátor 1 srovnává informaci z řídící pamětí 2 s výstupem čitače hodinových impulsů 3,. Na základě komparace vznikne impuls, který způsobí vybavení dalšího informačního slova z hlavní paměti které odpovídá signálu v daném časovém intervalu. Tento televizní signál se získá z digitální informace pomoci digitálně-analogového převodníku Ί_·The comparator 1 compares the information from the control memory 2 with the output of the clock pulse counter 3 ,. Based on the comparison, an impulse is generated which causes the next information word from the main memory corresponding to the signal in the given time interval to be triggered. This television signal is obtained from digital information by means of a digital-to-analog converter Ί_ ·
Hlavní pamět nese informaci o charakteru jednotlivých plošek, různě velkých podle obrazové skladby a řídicí pamět 2_ nese informaci o velikosti těchto plošek. Tím je určena velikost obrazového prvku.The main memory carries information about the character of the individual pads, varying in size according to the picture composition, and the control memory 2 carries information about the size of the pads. This determines the size of the pixel.
Vzhledem k tomu, že rozklad se provádí po jednotlivých televizních řádcích, dociluje se nej jemnějšího možného dělení obrazu ve vertikálním směru a tím se získají jemně prokreslené obrysy zobrazovacích plošek. Díky tomu, že se často opakují za sebou stejné obrazové body, je možno je vyjádřit společně jedním informačním slovem a tím snížit potřebnou kapacitu paměti.Since the decomposition is carried out on a per-line basis, the finest possible division of the image in the vertical direction is obtained, thereby obtaining finely detailed contours of the display areas. Because the same pixels are often repeated in succession, they can be expressed together with one information word and thus reduce the necessary memory capacity.
Pro případ, že je nutno zobrazit detail, např. nápis, jemnou kresbu, obsahuje každé slovo řídicí paměti 2 ještě jeden informační bit, který ovládá elektronický přepínač jí·In the case that it is necessary to display a detail, eg a sign, a fine drawing, each word of the control memory 2 contains one more information bit, which controls the electronic switch.
Když se zobrazuje detail, udává údaj řídící paměti 2 délku celého zobrazovaného detailu v každém řádku. Informační bit přepne elektronický přepínač 2 a informace z hlavní paměti jí je vybavována hodinovými impulsy, což znamená, že detailní kresba je rozkládána jemně bod po bodu.When a detail is displayed, the control memory 2 indicates the length of the entire displayed detail in each row. The information bit switches the electronic switch 2 and the information from the main memory is provided with clock pulses, which means that the detailed drawing is gently decomposed point by point.
Zapojeni podle vynálezu je výhodné pro černobílé obrazce na obrazovkách a jeho výhody jsou ještě pronikavější pro barevné obrazovky, kde kapacita se proti známým zařízením ještě podstatně zvýší s ohledem na informace, které jsou pro barevný signál nutné.The arrangement according to the invention is advantageous for black-and-white images on screens and its advantages are even more penetrating for color screens, where the capacity still increases substantially over the known devices with respect to the information required for the color signal.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS857810A CS255059B1 (en) | 1985-11-01 | 1985-11-01 | Wiring to generate a static TV pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS857810A CS255059B1 (en) | 1985-11-01 | 1985-11-01 | Wiring to generate a static TV pattern |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS781085A1 CS781085A1 (en) | 1987-06-11 |
| CS255059B1 true CS255059B1 (en) | 1988-02-15 |
Family
ID=5427914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS857810A CS255059B1 (en) | 1985-11-01 | 1985-11-01 | Wiring to generate a static TV pattern |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS255059B1 (en) |
-
1985
- 1985-11-01 CS CS857810A patent/CS255059B1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS781085A1 (en) | 1987-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1215186A (en) | Liquid crystal image display | |
| KR880002656B1 (en) | RAM data selection circuit | |
| US3845243A (en) | System for producing a gray scale with a gaseous display and storage panel using multiple discharge elements | |
| KR930002862A (en) | Display device and its driving method | |
| US4491832A (en) | Device for displaying characters and graphs in superposed relation | |
| EP0139095A2 (en) | Display selection in a raster scan display system | |
| US4888643A (en) | Special effect apparatus | |
| US5309170A (en) | Half-tone representation system and controlling apparatus therefor | |
| JPS62159572A (en) | Method and circuit for converting quasi half-tone image | |
| EP0314922A2 (en) | Apparatus for communication pixel data from RAM memories to a display | |
| CS255059B1 (en) | Wiring to generate a static TV pattern | |
| JPH05207326A (en) | Horizontal compression PLL circuit | |
| WO1992015981A1 (en) | Integrated-circuit chip and system for developing timing reference signals for use in high-resolution crt display equipment | |
| US5068732A (en) | Video display apparatus | |
| US4686567A (en) | Timing circuit for varying the horizontal format of raster scanned display | |
| JPH05292476A (en) | General purpose scanning period converter | |
| US5334998A (en) | Method and apparatus for utilizing blanking on both zero setup and pedestal setup display monitors with a conventional computer system | |
| JPH06161400A (en) | Gradational display system | |
| KR900003729A (en) | Image signal processing device | |
| US6323835B1 (en) | Device for supplying polyphase image signal to liquid crystal display apparatus | |
| JPH05341739A (en) | Screen dividing device | |
| KR900005903Y1 (en) | Programable duty changing circuit of synchronous signal | |
| JPS59149390A (en) | Video signal generator | |
| KR0176207B1 (en) | Character generator for simple event display | |
| JP2610181B2 (en) | Video scanning frequency converter |