CS252425B1

CS252425B1 - Wiring for cant and drop detection of AC signal with time-dependent hysteresis

Info

Publication number: CS252425B1
Application number: CS853844A
Authority: CS
Inventors: Ladislav Pospichal
Original assignee: Ladislav Pospichal
Priority date: 1985-05-29
Filing date: 1985-05-29
Publication date: 1987-09-17
Also published as: CS384485A1

Abstract

Zapojení se týká oboru dálkového přenosu dat a řeší technický problém detekce okamžiku převýšení a poklesu měřeného střídavého signálu se superponovanou stejnosměrnou a střídavou rušící složkou i při pozvolné změně amplitudy střídavého signálu. Podstata spočívá v zavedení" Sašově závislé hystereze na komparačních vstupech, která způsobí jednorázovou změnu bez přechodového děje na výstupech zapojení i v případě superpozice stejnosměrného nebo střídavého rušícího signálu na ^měřený střídavý signál. Zapojení může být použito v přístrojích pro měření přerušení telefonních obvodů.The circuit relates to the field of long-distance data transmission and solves the technical problem of detecting the moment of rise and fall of the measured alternating signal with a superimposed direct and alternating interfering component even with a gradual change in the amplitude of the alternating signal. The essence lies in the introduction of a "Saša-dependent hysteresis" at the comparison inputs, which causes a one-time change without a transient at the outputs of the circuit even in the case of superposition of a direct or alternating interfering signal on the measured alternating signal. The circuit can be used in devices for measuring interruptions in telephone circuits.

Description

Vynález ee týká zapojení pro detekci převýšení a pokle-. su střídavého signálu s Sasové závislou hysterezí zajištující zlepSenou funkci při pozvolné změně střídavého signálu se superponovanou stejnosměrnou nebo střídavou složkou v okolí hranice převýšení a poklesu· Zapojení je zvláště vhodné pro realizaci přístrojů pro měřeni převýšení a poklesu střídavých signálů, u nichž ve zvýěené míře zabrání přesycení vytyčené paměťové zóny nedůležitými informacemi*The invention relates to a circuit for detecting cant and kneeling. alternating signal with Saxon dependent hysteresis for improved function when the AC signal is gradually changed with a superimposed DC or AC component around the elevation and drop limit · The wiring is particularly suited to implement AC / DC measurement devices that prevent increased supersaturation delimited memory zones with unimportant information *

Dosavadní známá zapojení pro detekci převýšeni a poklesu- střídavého signálu poskytují výstupní signál závisející také na tvaru střídavého signálu nebo v důsledku superponovaných stejnosměrných , případně střídavých napětí na detekovaný střídavý signál, poskytují na svém výstupu při pozvolné změně amplitudy v okolí nastavené hranice nejednoznačný, časově proměnný výstupní signál·The current known AC / DC detection circuitry provides an output signal that is also dependent on the AC signal shape or as a result of superimposed DC or AC voltages on the detected AC signal, providing an ambiguous, time-varying output at its output Output signal ·

Podstata vynálezu spočívá v tom, že výstup prvního komparátoru je připojen na vstup prvního monostabilního obvodu s následným spouštěním, jehož invertovaný výetup tvoří jednak první výstup zapojení, jednak je připojen přes prvni zpětnovazební odpor na invertující vstup prvního komparátoru a současně je připojen na první vstup součtového-členu, přičemž výetup druhého komparátoru je připojen na vstup druhého monostabilního obvodu a následným spouštěním, jehož invertovaný výstup je přes druhý zpětnovazební odpor připojen na invertujidí vstup druhého komparátoru, přičemž neinvertovaný výstup druhého monostabilního obvodu s následným spouštěnímSUMMARY OF THE INVENTION The output of the first comparator is connected to the input of the first monostable circuit with subsequent triggering, whose inverted output constitutes both the first output of the wiring and connected via the first feedback resistor to the inverting input of the first comparator. a member, wherein the second comparator output is connected to the second monostable circuit input and then triggered, whose inverted output is connected via a second feedback resistor to the inverted second comparator input, the non-inverted output of the second monostable circuit followed by triggering

- 2 tvoří druhý výstup zapojení a současně je připojen na druhý vstup součtového číenu, jehož výstup tvoří třetí výatup zapojení·- 2 forms the second wiring output and is also connected to the second input of the summing china, whose output is the third wiring output ·

Zapojení podle vynálezu v důsledku časově závislé hystereze detekuje prakticky bez zpoždění první okamžik převýšení detekovaného signálu, okamžik poklesu detekovaného signálu je určen nanejvýš s nepřesností danou dobou trvání impulsu generovaného druhým monostabiiním obvodem s následným spouStěním, přičemž potlačuje vliv stejnosměrných a střídavých signálů superponovaných na detekovaný signál, což má podstatný, příznivý vliv na navazující obvody, registrující časové okamžiky převýšení nebo poklesu signálu vzhledem k nastaveným hranicím· Převýšení nebo pokles jsou vyjádřeny jednorázovou změnou výstupního signálu bez přechodových dějů.The connection according to the invention as a result of the time-dependent hysteresis detects virtually without delay the first instant of the detected signal cant, the instant of the detected signal drop being determined at most with an inaccurate given pulse duration generated by the second monostable circuit with subsequent triggering. , which has a significant, beneficial effect on the downstream circuits, registering the moments of the cant or drop of the signal relative to the set limits.

Na připojeném výkrese je znázorněno na obr· 1 - zapojení pro detekci převýšení a poklesu střídavého signálu s časově závislou hysterezí.In the accompanying drawing, FIG. 1 is a diagram for detecting the rise and fall of an AC signal with time-dependent hysteresis.

Vzájemné spojení konkrétního provedení podle vynálezu je tvořeno připojenímitfstupu 23 prvního komparátoru 2 ⁿ® vstup 61 prvního monostabilního obvodu 6 s následným spouštěním, jehož invertovaný výstup 62 tvoří jednak první výstup zapojení, jednak je připojen přes první zpětnovazební odpor 113 na invertující vstup 22 prvního komparátoru 2 a současně je připojen na první vstup 81 součtového členu 8, přičemž výstup 33 druhého komparátoru 2 je připojen na vstup 71 dru252425 hého monostabilního obvodu g β následným spouštěním, jehož invertovaný výstup 72 je přes druhý zpětnovazební odpor 114 připojen na invertující vstup 32 druhého komparátoru g_tpřičemž neinvertovaný výstup 73 druhého monostabilního obvodu g a následným spouštěním tvoří druhý výetup zapojení a současně je připojen na druhý vstup £2 součtového členu 8, jehož výstup 8j tvoří třetí výstup zapojení.Mutual connection of a particular embodiment of the invention consists připojenímitfstupu 23 of the first comparator ^2N ® inlet 61 of the first monostable 6 with subsequent lowering, the inverted output 62 forms both the first output connection and also is connected via a first feedback resistor 113 to the inverting input 22 of the comparator 2 and at the same time it is connected to the first input 81 of the summation member 8, the output 33 of the second comparator 2 is connected to the input 71 of the second monostable circuit g β by subsequent triggering whose inverted output 72 is connected via the second feedback resistor 114 to the inverting input 32 of the second comparator g. _t wherein the noninverted output 73 of the second monostable ga consequent lowering výetup form the second wiring, and simultaneously is connected to the second input of £ 2 adder 8, whose outlet 8j forms the third output connection.

Po dvouceetném usměrnění detekovaného střídavého signálu se superponovanou stejnosměrnou nebo střídavou složkou v dvou čestném usměrňovači 1 je usměrněný signál porovnáván v prvním komparátoru j> se stejnosměrným napětím na jeho invertujícím vstupu 22, vytvořeným součtem napětí zdroje napětí £ pro nastavení úrovně převýšení a napětím vyšší úrovně na invertovaném výstupu 62 nevypuzeného prvního monostabilního obvodu £ s následným spouštěním, na jehož invertovaném výstupu 62 dojde k poklesu napětí do nižší úrovně, tím se sníží o hyeterezi napětí na invertujícím vstupu 22 prvního komparátoru 2, takže další půlvlna usměrněného signálu, pokud nepoklesne o více než je hystereze, vybudí první monostabilní obvod 6 s následným spouštěním, na jehož invertovaném výstupu 62 se i nadále beze změny udrží pokles napětí do nižší úrovně, které současně na prvním výstupu zapojení detekuje převýšeni střídavého signálu nad hranici převýšení. Délka impulsu generovaného v prvním monostabilním obvodu £ s následným spouštěním je větší než doba púlperiody střídavého detekovaného signálu. Velikost hystereze prvního komparátoru £ je závisláAfter a two-year rectification of the detected AC signal with a superimposed DC or AC component in the two rectifier 1, the rectified signal is compared in the first comparator 10 with the DC voltage at its inverting input 22, formed by summing the voltage source the inverted output 62 of the non-ejected first monostable circuit 6 followed by triggering, at which inverted output 62 the voltage drops to a lower level, thereby decreasing the voltage hyeteresis at the inverting input 22 of the first comparator 2 so that another halfwave of the rectified signal is a hysteresis, excites the first monostable circuit 6 with subsequent triggering, on whose inverted output 62 the voltage drop to leakage of AC signal above the cant limit. The length of the pulse generated in the first monostable circuit 8 with subsequent triggering is greater than the half-period of the AC detected signal. The amount of hysteresis of the first comparator 6 is dependent

- 4 také na poměru prvního odporu 111 a prvního zpětnovazebního odporu 113» Dvoucestně usměrněný střídavý signál z dvoucestného usměrňovače 1 je rovněž porovnáván v druhém komparátorů J se stejnosměrným napětím na jeho invertujícím vstupu 32, vytvořeným součtem napětí zdroje napětí £ pro nastavení úrovně poklesu a napětí nižěí úrovně na invertovaném výstupu 72 vybuzeného druhého monostabilního obvodu 7 s následným spouštěním· Překračuje-li detekovaný signál hodnotu stejnosměrného napětí na invertujícím vstupu 32 druhého komparátoru 2, J® každou půlvlnou usměrněného detekovaného signálu vybuzen druhý monostabilní obvod 7 s následným spouštěním a na jeho invertovaném výstupu 72 je trvale udržována nižší úroveň napětí. Dojde-li k poklesu detekovaného signálu pod hodnotu napětí na invertujícím vstupu 32 druhého komparátoru 2, pak po době dané délkou impulsu generovaného v druhém monostabilním obvodu 7 s následným spouštěním se zvýší napětí na.jeho invertovaném výstupu 72. Tím se o hysterezi zvýší i napětí na invertujícím vstupu 32 druhého komparátoru 2. ^a další porovnávání se děje vzhledem k této úrovni napětí. Vzrůstu napětí na invertovaném výstupu 72 druhého monostabilního obvodu J s následným spouštěním odpovídá pokles napětí na jeho neinvertovaném výstupu 73. který tvoří druhý výstup zapojení, signalizující pokles detekovaného signálu pod hranici poklesu. Logický součet napětí z invertovaného výstupu 62 prvního monostabilního obvodu 6 s následným spouštěním a napětí z neinvertovaného výstupu 73 druhého monostabilního obvodu 2 8 následným spouštěním v součtovém členu 3The two-way rectified AC signal from the two-way rectifier 1 is also compared in the second comparator J with the DC voltage at its inverting input 32, formed by the sum of the voltage source voltage pro to adjust the drop level and the voltage. If the detected signal exceeds the DC voltage value at the inverting input 32 of the second comparator 2, a second monostable subsequent trigger 7 is energized by each half-wave rectified detected signal and inverted on its inverted output. In the output 72, a lower voltage level is constantly maintained. If the detected signal drops below the voltage level at the inverting input 32 of the second comparator 2, the voltage at its inverted output 72 will increase after a time given by the pulse length generated in the second monostable circuit 7, thereby increasing the voltage by hysteresis. at the inverting input 32 of the second comparator 2, ^and further comparison is made with respect to this voltage level. The voltage increase at the inverted output 72 of the second monostable circuit J with subsequent triggering corresponds to the voltage drop at its non-inverted output 73, which forms the second wiring output, indicating a drop in the detected signal below the drop threshold. The logical sum of the voltage from the inverted output 62 of the first monostable circuit 6 with subsequent triggering and the voltage from the non-inverted output 73 of the second monostable circuit 2 8 with subsequent triggering in the summation member 3

- 5 signalizuje na jeho výstupu 83 tvořícím třetí výstup zapojení stav, kdy střídavý signál je mimo dovolené tolerance·- 5 indicates at its output 83 forming the third wiring output a state where the AC signal is outside the allowable tolerance ·

Popsaný vynález najde využití pří realizaci přístroje pro měření změn vlastností sdělovacích kanálů·The present invention will find use in the implementation of an apparatus for measuring changes in communication channel properties.

Claims

SUBJECT OF THE INVENTION

Circuit for detecting AC rise and fall with time-dependent hysteresis providing improved function when the AC signal is gradually reduced with a superimposed DC or AC component around the cant and ee input by a two-way rectifier input connected to the non-inverting input of the first comparator to the non-inverting second comparator input, wherein the inverting input of the first comparator is connected via a first resistor to the output of the surge limit setting, and to the inverting input of the second comparator is connected via a second resistor to 23) of the first comparator (2) is connected to the input (61) of the first

4 »monostable circuit (6) β by subsequent triggering, whose inverted output (62) forms both the first output wiring and connected via the first feedback resistor (113) to the inverting input (22) of the first comparator (2) and connected to the first an input (81) of the summation member (8), the output (33) of the second comparator (3) being connected to the input (71) of the second monostable circuit (7) β by subsequent triggering whose inverted output (72) is via the second feedback resistor (114) ) connected to an inverting input (32) of the second comparator (3), wherein the non-inverted output (73) of the second mono stable circuit (7) followed by the start constitutes the second wiring output and is connected to the second input (82) of the summation member (8) whose output (83) is the third wiring output ·