CS251753B2

CS251753B2 - Electronic time switch

Info

Publication number: CS251753B2
Application number: CS763844A
Authority: CS
Inventors: Zoltan Avar; Lajos Salavec
Original assignee: Epitoegepgyarto Vallalat
Priority date: 1975-06-16
Filing date: 1976-06-10
Publication date: 1987-08-13
Also published as: PL115995B1; CH610454A5; RO72357A; DE2627132A1; SU594905A3; HU168923B; FR2315165A1; BG28860A3; FR2315165B1; DE2627132C2; GB1542692A; CS384476A2

Abstract

The timing switch described transfers the edges of normalized square wave pulses with delay. In this arrangement, either only the positive or only the negative edges or both edges are optionally delayed by a predetermined time which results in a high degree of immunity to interference signals. The timing switch contains a basic circuit, acting as multivibrator stage, with an operational amplifier (E) operating as analog integrator and a switching transistor (Tr) and an additional circuit, equipped differently depending on the desired delay mode, of diodes (Z1, Z2, D1-D3) and of fixed (R4, R5) and variable (P1, P2) resistors. This additional circuit forms feedback for the multivibrator stage and thus determines the transfer characteristic of the timing switch. The operating delay can be predetermined at the potentiometer (P1) and the drop-out delay can be predetermined at the potentiometer (P2). <IMAGE>

Description

Vynález se týká elektronického časového spínače s Millerovým integrátorem obsahujícím zesilovač a kondenzátor s prvním ohmickým obvodem pro určování oybbjecí časové konstanty kondennááorj, obsahujícím prvním diodu a ležícím meni vedením napájecího napětí a řídicím vstupem Millenia integrátoru, s druhým ohmickým obvodem pro určování nabíjecí časové konstanty kMdeezááoru, spojeným s řr^d:^cb vstupem Millerova integrátoru a majícím druhým konec připojí telný ke kostře, a se vstupní svorkou zapocení spojenou s koncem druhého ohmického obvodu připojteelným na kostru.BACKGROUND OF THE INVENTION The present invention relates to an electronic time switch having a Miller integrator comprising an amplifier and a capacitor having a first ohmic circuit for determining the condensation time constant of a condenser comprising a first diode and changing the supply voltage line and Millenia integrator control input. coupled to the Miller integrator input and having a second end connectable to ground, and with an input terminal swivel coupled to a second ohmic circuit end connectable to the frame.

Je znám obvod pro stejné zpožděnn, pro sepnuuí i rozepnutí spínače, vyznáa^ící se velmi jednoduchým uspořádáním. V podstatě tento obvod obsahuje integrační člen RC, připojený k obvodu báze tranzistoru, př^emž ke krlektorvéému obvodu tranzistoru je připojeno relé. Do rmitorto·éUr obvodu zapojená Zenerova dioda . udržuje ěřrdpětí v propustném směru tranzistoru na konstantní úrovni. Po sepnutí řídicího spínače se začne nah^et kondenzátor a nab^ení se dtje se stanovenou časovou konstantou podle exponnencáámí funkce, přieemž napětí báze pomalu klesá.A circuit is known for the same delay, for switching on and off of a switch, characterized by a very simple arrangement. Essentially, the circuit comprises an RC integrator connected to the transistor base circuit, and a relay is connected to the transistor circuit. Zener diode connected to the rmitorto · éUr circuit. keeps the transistors in the forward direction of the transistor constant. After closing the control switch, the capacitor starts to charge and the charge is detected with a set time constant according to the exponential function, while the base voltage slowly decreases.

Po uplynutí určitého časového intervalu naj^ž^ě^tí báze t]^juáist:trt klesne na nastavenou prahovou hodnotu, načež se také začne snižovat kolektorový proud v poměru k poklesu nappěí báze tranzistoru a klesne pozvolna na nulu. Když kolektorový proud klesne pod hodnotu odpadu relé, relé odpadne. Hodnoty proudu odpadu relé se však i u téhož typu různí v poměrně šipkém trleaaniuím rozmezí a také pokles kolektorového proudu probíhá poměrně pomailu, tudíž nikoliv klopným způsobem, pročež není možno předem přesně stlюrit okamžik odpadními relé, p^eemž je tato časová hodnota v důsledku tepelné zááOsSrsti tranzistorů závislá také na teplotě prostredd.After a certain period of time, the base of the base drops to a set threshold, and then the collector current begins to decrease in relation to the voltage drop of the transistor base and gradually decreases to zero. When the collector current drops below the relay waste value, the relay drops out. However, the relay current values of the same type vary within a relatively arrow-like range and also the collector current decreases relatively slowly, thus not in a tilting manner, so that it is not possible to precisely preclude the moment by the relay. also depends on the ambient temperature.

Dalším nedostatkem tohoto obvodu je, že rušivé signály se mohou dostávat přímo na bázi tranzistoru a že náhodná hodnota takového signálu může zaaip^^^ předčasné přepnuíJe též znám zpoždovací obvod pouuívviicí Schmmttool klopného obvodu, jímž může být dosaženo stejného zpoždění pro ^ρη^ί a rozepnutí spínače. Přesný okamžik výskytu výstupního signálu je zde určován existencí lavinového jevu v íistaíilním obvodu, avšak z Шхс^ vedení ěřiiUjzálíií rušivé signály se i zde dostáwaí přímo na vstup. Vzhledem k tomu, že porovnávání rxponneniálně se mёěUcVUo signálu s prahovým napětím, určujícím překlopení ЬЬ^Ы^ь1ního obvodu, probíhá i u toUntr ápnžnovacíhn obvodu v obvodu báze, je citlivost tohoto obvodu na falešné signály oremi vysoká. .A further drawback of this circuit is that interfering signals can be received directly on a transistor basis, and that a random value of such a signal may prematurely switch over. A delay circuit using a Schmmttool flip-flop is also known, which can achieve the same delay for. opening the switch. The exact instant of occurrence of the output signal is determined here by the existence of an avalanche phenomenon in the distillation circuit, but from this line the disturbing signals are also directly input. Since the comparison of the signal with a threshold voltage determining the overturning of the circuit is also carried out in the base circuit, the sensitivity of this circuit to false signals is high. .

Kromě toho vykazzuí Schumttroy obvody, jak je známo, v daném rozmezí napptí hysterezi, přičemž je úroveň přepínacího uapětí také značně závislá na teplotě. U tohoto obvodu není možno po užitím integračního členu RC zajjstit lnneárně se zvyš^ící napp^, pročež v důsledku exěonuruiáluVUn charakteru se strmost integrovanéUr signálu snižuje s prodluž^ící se dobou zpoždění, čímž je opět zvyšována nerittrtl okamžiku pře^r^n^uí. Tento zpožďovací obvod není možno použít v sériových zapotrních.In addition, Schumttroy has circuits known to cause hysteresis within a given range, the switching voltage level also being highly temperature dependent. In this circuit, it is not possible to provide a linear increase of the voltage after the use of the RC integrator. . This delay circuit cannot be used in series spikes.

Je též znám zpožďovací obvod, který je v porovnání s ěře<dchUtáríiími popsanými zpoždovacími obvody značně složitý. Porovnávání probíhá i zde v obvodu báze a zpožďovacího účinku je dosahováno v integračním členu RC, který je olOeem klesai^í strmotSi signálu příčnnou rozdílné přesno^i při různých dobách zpoždění. V podstatě je tento účinek stejný jako u dříve popsaných zpoždovacích obvodů.A delay circuit is also known which is quite complex compared to the delay circuits described. Here, too, the comparison takes place in the base circuit, and the delay effect is achieved in the RC integrator, which is the reason for the lower signal stratum transverse to different accuracy at different delay times. In essence, this effect is the same as with the previously described delay circuits.

*' V dalším textu bude vysvětleno, že u takto řešených známých zpoždovacích obvodů působí rušivé signály svým rušivým účinkem nejen tehdy, když právě dojde k jejich skutečné ttperpěrZci na užitečný řídicí signál, ale pro změnu stavu integračního členu se obvod nemůže vrátit do svého původního stavu, i když rušivé signály již zmizely a vlíem dřívějších rušivých signálů bude doba zpoždění nesprávná.In the following, it will be explained that in known known delay circuits, the interference signals have a disturbing effect not only when their actual interference occurs on a useful control signal, but to change the state of the integrator, the circuit cannot return to its original state. , even if the interfering signals have already disappeared and the delay time will be incorrect due to earlier interfering signals.

Celo i týl rušivých impulsů jsou doprovázeny exponenciálními křivkovými úseky majícími časovou konstantu stejnou jako integrační člen. Napětí ca integračním členu RC může dosáhnout stabilního stavu teprve když uplynul určitý časový interval od zániku rušivého impulsu. Tento časový interval závisí na dobt trvání řušivého impulsu. Doba zpoždění je tedy nyní změněna a rozsah této změny je funkcí trvání rušivého impulsu. Z toho lze seznat, že doba zpoždění závisí na . trvání rušivého impulsu i po jeho skončení.The whole and the rear of the interfering pulses are accompanied by exponential curve sections having a time constant equal to the integrating term. The voltage c of the RC integrator can only reach a steady state when a certain period of time has elapsed since the interference pulse ceases. This time interval depends on the duration of the disturbance pulse. The delay time is now changed and the extent of this change is a function of the duration of the jamming pulse. From this it can be seen that the delay time depends on. the duration of the disturbance pulse even after its termination.

Tyto nevýhody jsou odstraněny u elektronického časového spínače podle vynálezu,jehož podstatou je, že první elektroda první Zenerovy diody je spojena s výstupní svorkou Millerova integrátoru, druhá elektroda prvmí Zenerovy diody je spojena s bází spínacího tranzistoru, přčeemž spínací tranzistor je zapojen mezi kostrou p vedením napájecího napptí, druhý ohmický obvod'obsahuje prvn^ diodu a s ní v sérii zapojený odpor spojený se vstupní svorkou zapojení, připojenou přes první odpor k vedení napájecího napptí a obvodová vttev, obsaaující diodu, spojená s řídicím vstupem Millerova integrátoru a.napojena na spínací tranzistor přemoočuje odporový člen prvního obvodu, popřípadě druhého ohmického obvodu.These disadvantages are eliminated with the electronic timer according to the invention, which is based on the first electrode of the first Zener diode being connected to the output terminal of the Miller integrator, the second electrode of the first Zener diode being connected to the base of the switching transistor. supply voltage, the second ohmic circuit comprises a first diode and a series connected resistor connected to a wiring input terminal connected through a first resistor to a power supply line and a circuit branch comprising a diode connected to a Miller integrator control input and connected to a switching transistor resets the resistive element of the first or second ohmic circuit.

Další podstatou vynálezu je, že první ohmický obvod obsahuje sériové zapooení čtvrtého odporu, pátého odporu, prvního potenciometru a první diody, první dioda spolu s druhou diodou jsou připojeny k řídícímu vstupu Millerova integrátoru opačnými elektrodami, dále oozí uzlem čtvrtého odporu p pátého odporu a uzlem spínacího tranzistoru p vedení napájecího napětí je zapojena druhá Zenerovp dioda, přičemž paralelně k prvnímu potenc^me^ je zapojena třetí Zenerova dioda.It is a further feature of the invention that the first ohmic circuit comprises a series of fourth resistor, fifth resistor, first potentiometer, and first diode, the first diode and second diode being coupled to the Miller integrator control input by opposing electrodes; a second Zener diode is connected to the switching transistor p of the power supply line, and a third Zener diode is connected in parallel to the first potential.

Ještě další podstatou vynálezu je, že druhý ohnický obvod obsahuje sériové zapojení třetího odporu a třetí diody, zapojené 1^1 kolektorem spínacího tranzistoru a řídicím vstupem Millerova integrátoru p s první diodou jsou připojeny k mm z i vstupní svorkou zaj^c^je^:^ a třetí dioda a čtvrtá dioda mají první diody připojenou k vedení přemoosující druhý ěθtzncioieZr, přččemž třetí dioda spolu řídccímu vstupu Millerova integrátoru opačnými elektrodami, uzlem třetího odporu a třetí diody je zapojena čtvrtá dioda, spojené elektrody p oozí vstupní svorkou zapojzní a elektrodou napájec^o napíší je zapojena p^át^á Si°^da pří°^{o neb}o p^řes první potenciomeer.Yet another principle of the invention is that the second firing circuit comprises a series of a third resistor and a third diode connected by a 1: 1 switching transistor collector and a Miller integrator control input p with the first diode are connected to a mm zi input terminal providing a the third diode and the fourth diode have first diodes connected to a line bridging a second zz, wherein the third diode together with the Miller integrator control input by opposite electrodes, the third resistor node and the third diode is connected by a fourth diode; it is involved in P ^and T ^and Si and ^d ° @ ° ^{because of} the first op potenciomeer ^Res.

Jinou podstatou vynálezu je, že pátá dioda je spojena s první diodou přes první potenciomeer. Ještě jn^ou podstatou vynálezu je, že kolektorový obvod spínacího tranzistoru je proveden jako elektronický výstup.Another aspect of the invention is that the fifth diode is coupled to the first diode via a first potentiomer. Yet another aspect of the invention is that the collector circuit of the switching transistor is designed as an electronic output.

Výhodou časového spínače podle vynálezu je, že jeho časování se provádí napětím z^:^í^v^:í1^cío se lineárně a není ponuito obvyklého časování minCcíUo se exponnnciálcě, čímž je přesnost doby zpoždění nzzávíslá cp délce jejího trvání. .The advantage of the timer according to the invention is that its timing is performed with a voltage of linearity and that the usual timing of the mincell is not offered exponentially, so that the accuracy of the delay time is dependent on its duration. .

Porovnávání probíhá ve výstupním obvodu operačního zesilovače a nikoliv v jeho vstupním obvodu, čímž je snížena citlivost tohoto časového spínače na falešné signály podle poměru na kolekotru a na bázi tranzistoru. Hodnota tohoto snížení citlivosti může činit pětinásobek až desetinásobek vůči hodnotě dosahované při provádění porovnání cp vstupu.The comparison takes place in the output circuit of the operational amplifier and not in its input circuit, thereby reducing the sensitivity of this timer to false signals according to the ratio on the collector and transistor-based. The value of this sensitivity reduction may be five to ten times the value obtained when comparing the cp input.

Po doznění každého rušivého i-m^i^^su se zpožďovací obvod vrátí s nepatrným časovým zpožděním do svého původního stavu, takže nedochází k následným účinkům rušivých impulsů. Kromě výstupu navrženého pro vybuzení relé je časový spínač ještě opatřen zlzktoonicýOm 'výstupem, jímž je možno řídit vstupy jnných podobných časových spínačů. Tím je možno časové spínače zapojovat do série.After each disturbance is complete, the delay circuit returns to its original state with a slight time delay, so that the subsequent effects of the disturbance pulses do not occur. In addition to the output designed to energize the relay, the timer is also provided with an external output which controls the inputs of other similar timers. This allows the timers to be connected in series.

Ve zpětné vazbě zapojený zesilovač a v kolektooovéi obvodě probbhhjící porovnávání zajiš^;ují dobrou tepelnou stajblitu.The amplifier connected in the feedback and the colloquing circuit in progress provide good thermal stability.

V neposlední řadě je třeba poznamenat, že po proběhnutí doby zpoždění poklesne budící proud relé zcela náhle, takže toleranční rozsah budícího proudu nemá vlivná dobu funkce relé.Last but not least, after the delay time has elapsed, the excitation current of the relay drops completely abruptly, so that the tolerance range of the excitation current does not affect the relay operation time.

Časový spínač podle vynálezu vykazuje všechny uvedené výhodné vlastnosti, přičemž se vzhledem ke své vysoké výkonnosti vyznačuje velmi jednoduchým konstrukčním uspořádáním, protože sestává pouze ze tří tranzistorů a z několika obvodových prvků.The timer according to the invention exhibits all of the above-mentioned advantageous properties and, owing to its high performance, has a very simple construction, since it consists of only three transistors and several circuit elements.

Příklady provedení elektronického časového spínače podle vynálezu jsou zobrazeny na výkresech, na nichž znázorňuje obr. 1 zapojení jednoho provedení časového spínače pro stejné zpoždění pro sepnutí a rozepnutí spínače, obr. 2 zapojení jiného provedení časového spínače pro týž druh zpoždění, obr. 3 zapojení provedení časového spínače pro různé zpoždění pro sepnutí a rozepnutí spínače, obr. 4 typickou charakteristiku průběhu impulsů v čase u Časového spínače podle obr. 1, obr. 5 touž charakteristiku pro časový spínač podle obr. 2 a obr. 6 touž charakteristiku pro časový spínač podle obr. 3.1 shows a wiring diagram of one embodiment of a timer for the same delay for switching the switch on and off, FIG. 2 wiring another embodiment of a timer for the same kind of delay, FIG. Fig. 4 shows the same characteristic for the time switch for Fig. 1, Fig. 5 the same characteristic for the time switch according to Fig. 2 and Fig. 6 the same characteristic for the time switch according to Fig. 4 Fig. 3.

Na obr. 1 je znázorněno výhodné provedení uspořádání časového spínače podle vynálezu, určeného pro jednosměrné zpoždění. Toto provedení časového spínače je řízeno řídicím spínačem K, který je ve své klidové poloze zapnut. Časový spínač ovládá relé J, připojené na jeho výstup a odpadlé v klidové poloze řídicího spínače K. Časový spínač je dále opatřen elektroniským výstupem F, na němž je v klidové poloze řídicího spínače К nulové napětí. Po uplynutí doby přítahu relé J, následující po vypnutí řídicího spínače K, relé J přitáhne a na elektronickém výstupu F se objeví napětí rovné napájecímu napětí.FIG. 1 shows a preferred embodiment of a one-time delay timer according to the invention. This embodiment of the timer is controlled by a control switch K which is switched on in its rest position. The timer controls relay J connected to its output and dropped in the idle position of control switch K. The timer is further provided with an electronic output F at which there is zero voltage in the idle position of control switch К. After the switch-on time of relay J has elapsed after the control switch K has been switched off, relay J energizes and a voltage equal to the supply voltage appears on the electronic output F.

Tento časový spínač sestává v podstatě ze základního obvodu a z první obvodové skupiny na něj napojené. Je třeba poznamenat, že základní obvod zůstává u všech tří provedení nezměněný.This timer consists essentially of a base circuit and a first circuit group connected thereto. It should be noted that the base circuit remains unchanged in all three embodiments.

Základní obvod obsahuje operační zesilovač E, vytvořený s výhodou z tranzistorů v Darlingtonově zapojení, zpětnovazební kondenzátor C, zapojený mezi výstup a vstup operačního zesilovače E, čímž tento pracuje jako integrační stupeň, sériový obvod zapojený mezi vedením napájecího napětí a vstupem operačního zesilovače E, tvořený čtvrtým odporem a/nebo pátým odporem Rg a první diodou , druhou diodou D$, zapojenou mezi řídicím spínačem К a vstupem operačního zesilovače E, první Zenerovou diodou Z^ připojenou jedním vývodem к výstupu operačního zesilovače E a druhým vývodem к bázi spínacího tranzistoru T^, jehož kolektor je přes odpor R₃ připojen к vedení U_T napájecího napětí.The base circuit comprises an operational amplifier E formed preferably of transistors in a Darlington circuit, a feedback capacitor C connected between the output and input of the operational amplifier E, thereby operating as an integration stage, a serial circuit connected between the supply voltage line and the operational amplifier E input. a fourth resistor and / or a fifth resistor Rg and a first diode, a second diode D $, connected between the control switch К and the operational amplifier input E, a first Zener diode Z ^ connected with one terminal to the operational amplifier E output and the other terminal to the switching transistor T ^ the collector of which is connected to line U _{T of the} supply voltage via a resistor R ₃ .

Relé J může být připojeno к základnímu obvodu tak, že je zapojeno mezi vedením (J_T napájecího napětí a výstupem A operačního zesilovače E. Kromě popsaného základního obvodu obsahuje časový spínač podle obr. 1 první obvodovou skupinu. Mezi pátým odporem R^ základního obvodu a vedením napájecího napětí je zapojen čtvrtý odpor R₅ a mezi společnými vývody čtvrtého odporu R$ a pátého odporu R₆ a kolektorem spínacího tranzistoru T^ je zapojena druhá Zenerova dioda Z^. Druhý vývod pátého odporu R_fi je přes první potenciomer P^ připojen к první diodě D^, přičemž paralelně s prvním potenciometrem je zapojena třetí Zenerova dioda Z₂· Mezi druhou diodou a řídicím spínačem К je zapojen osmý odpor R^q, 3^e^°^ hodnota je nejméně o jeden řád nilfcší než je nejnižší odpor sériově zapojeného členu tvořeného čtvrtým odporem R^, pátým odporem R^, a prvním potenciometrem P₁·The relay J may be connected to the base circuit by being connected between the line (J _{T of the} supply voltage and the output A of the operational amplifier E. In addition to the base circuit described, the timer of FIG. guidance of the supply voltage is connected the fourth resistor _R5 and the common terminals of the fourth resistor R $ and the fifth resistor _R6 and the collector of the switching transistor T ^ is connected the second zener diode Z ^. a second terminal of the fifth resistor R _fi via a first potenciomer P ^ connected к a third Zener diode Z ₂ is connected in parallel with the first potentiometer Z ₂ · An eighth resistor R ^ q, 3 ^e ^ ° ^ is connected between the second diode and the control switch К at least one order lower than the lowest resistance in series a connected element consisting of a fourth resistor R ^, a fifth resistor R ^, and a first potentiometer P ₁ ·

Časový spínač má elektronický výstup F a výstup A operačnícho zesilovače pro ovládání relé J.The timer has an electronic output F and an operational amplifier output A for controlling relay J.

Na obr. 2 je znázorněno alternativní provedení časového spínače podle vynálezu, které dovoluje, aby relé J odpadlo, uplynula-li doba Τθ odpadu po zapnutí řídicího spínače K. U tohoto provedení je v klidové poloze řídicí spínač К vypnut, zatímco relé J je vybuzeno a časový spínač je navržen rovněž pro různé zpoždění pro sepnutí a rozepnutí spínače.FIG. 2 shows an alternative embodiment of a timer according to the invention that allows relay J to drop out when the odpaduθ time has elapsed after switching on control switch K. In this embodiment, control switch К is switched off in idle position while relay J is energized. and the timer is also designed for various delays for closing and opening the switch.

I tento časový spínač obsahuje základní obvod, ale je k němu nyní připojena druhá obvodová skupina.Spojení základního obvodu a druhé obvodové skupiny je následdjící.This timer also includes a base circuit, but a second circuit group is now connected to it. The connection between the base circuit and the second circuit group is as follows.

K řídicímu spínači K je druhá dioda D. připojena přes druhý potenciomeer ₽2. Vývod první diody D^, který je spojen s pátým odporem Rg je přes pátou diodu Dd spojen s řídicím spínačem K. Meei kolektorem spínaiího tranzistoru T a vstupem operačního zesilovače .E je zapojen sériový člen sessávajíií z třetího odporu Dd a z třetí diody D2, přieemž třetí dioda D₂ je spojena přímo se vstupem operačního zesilovače E.A second diode D is connected to the control switch K via the second potentiometer ₽2. The terminal of the first diode D1, which is connected to the fifth resistor Rg, is connected via the fifth diode Dd to the control switch K. Meei is connected to the transistor T collector and the operational amplifier input .E. the third diode D ₂ is connected directly to the input of the operational amplifier E.

Mezi společným vývodem třetího odporu R. a třetí diody D₂ a řídicím spínačem K je zapojena čtvrtá dioda D..A fourth diode D is connected between the common terminal of the third resistor R. and the third diode D ₂ and the control switch K.

**

Na obr. 3 je znázorněno provedení časového spínače podle tohoto vynálezu, vytvořeného v podstatě kombinací obvodů, podle obr. 1 a obr. 2. Tímto časovým spínačem je dosahováno různého zpoždění pro sepnuuí a rozepnuuí spínače.Fig. 3 shows an embodiment of a timer according to the present invention formed essentially by a combination of circuits according to Figs. 1 and 2. This timer achieves different delays for switching the switch on and off.

Provedení elektronického časového spínače podle obr. 3 je shodné s jeho provedením podle obr. 1. Navíc je z provedení podle obr. 2 doplněno spojem vedoucím od elektronického výstupu F přes sériové zapojení třetího odporu D. a třetí . diodu D2zapojené v závěrném směru k uzlu první diody D. a druhé diody D.The embodiment of the electronic timer according to FIG. 3 is identical to that of FIG. 1. In addition, the embodiment of FIG. 2 is supplemented by a connection extending from the electronic output F via a series connection of a third resistor D. and a third. a diode D2 connected in the reverse direction to the node of the first diode D. and the second diode D.

Místo osmého odporu R-^θ je pouuit druhý potenciomeer P2 a jeho vývod spojený s prvním odporem R2 je spojen jednak přes čtvrtou diodu D. s uzlem třetího odporu R. a třetí diodyInstead of the eighth resistor R1, the second potentiometer P2 is used and its terminal connected to the first resistor R2 is connected via the fourth diode D to the third resistance node R. and the third diode.

D2, jednak přes pátou diodu D . s uzl^e^m prvního potenciometru D . a pátého odporu RgD2 through the fifth diode D. with a knot of the first potentiometer D. and the fifth resistance Rg

Funkce časových spínačů podle vynálezu bude v dalším textu popsán ve spooení s obr. 4 aiThe operation of the timer according to the invention will be described in the following with reference to FIGS. 4 and 1

6.6.

Na obr. 4 je znázorněna typická impulsová charrateerstika časového spínače z obr. 1 pro stejné zpoždění pro sepniiuí a rozepmiuí spínače. Při po laritách znázorněných na obr. 1 je vedení Ut napájecího napěěí připojeno ke zddooi kladného napěěí a řídicí spínač K normálně zapnut, proto na vstupní svorce B zrpojení je zemní nebo nulový potenciál. Na obr. 4 znázorněné tři časové diagramy ukaauuí napěěí ϋ_β na vstupní svorce B zapooení, napěěí и_д na výsěupnu A operačního zesilovače E a napěěí Up na zlettronitéém výstupu F.FIG. 4 shows a typical pulse rate of the timer of FIG. 1 for the same delay for switching the switch on and off. At the lattices shown in FIG. 1, the supply voltage line Ut is connected to a positive voltage source and the control switch K is normally switched on, therefore there is ground or zero potential at the disconnect input terminal B. Fig. 4 shows three time diagrams of the voltage ϋ _β at the input terminal B, the voltage _д na at the output A of the operational amplifier E, and the voltage Up at the zlottical output F.

V normálním neb^i kldoovém stavu je vstupní svorka B z^j^c^jje^íí uzemněna a první dioda D5 je přes osmý odpor R^ otevřena, kdežto operační zesilovač E je vypnut, to jest, nemůže jím protékat žádný proud. Naapěí na výstup A operačního zesilovače E se rovná napájecímu nappěí a relé J je odpadlé. Ke vstupu operačního zesilovače E teče kladný proud přes čtvrtý odpor R., pátý odpor Rg přes první potenciomeer D. a první diodu Dg avšak tento proud nemůže z^ěěčit napp^ěí tohoto vstupu, protože hodnota osmého odporu R_1Q ie podstaněě nižší nei výsledný odpor druhého sériového členu. Vstupní nappěí operačního zesilovače E je tudíž v podstatě nulové.In the normal or idle state, the input terminal B is grounded and the first diode D5 is open through the eighth resistor R1, while the operational amplifier E is switched off, i.e. no current can flow through it. The voltage on output A of the operational amplifier E is equal to the supply voltage and relay J is omitted. The input of the operational amplifier E positive current flows through the fourth resistor R, the fifth resistor Rg through the first potenciomeer D. a first diode Dg However, this current can not ěěčit from Napp ^ ^ ei this input as the value of the eighth resistor R _1Q IE podstaněě resulting lower nei the resistance of the second series member. Thus, the input voltage of the operational amplifier E is substantially zero.

Jak bylo uvedeno nahoře, potenciálem na výstupu A operačního zesilovače E je kladné napájecí napp^ěí, které je vyšší než Zenerovo napl^ěí Ug první Zenerovy diody Z.3, takže první Zenerovou diodou Z. a šestým odporem R? protéká proud směrem k bázi spínacího tranzistoru T_ při čemž je tento tranzistor T_r v otevřeném stavu, takže potenciál na elektoonicéém výstupu F je v podstatě nulový.As mentioned above, the potential at the output A of the operational amplifier E is a positive supply voltage that is higher than the Zener load Ug of the first Zener diode Z.3, so that the first Zener diode Z. and the sixth resistor R? the current flows towards the base of the switching transistor T, whereby the transistor T _{r is} in the open state, so that the potential at the electronic output F is substantially zero.

Předpokládejme, že vzdor zapnuté poloze řídicího spínače K dojde v prvním okamžiku t. na vstupní svorku B zapojení rušivý impuls, trvaa^í až do druhého okamžiku t₂· Pro , jednoduchost předpokládejme, že ampOituda tohoto rušivého impulsu se rovná napájecímu nappiěí, což je zřejmě .ten nejuelOízniaёjší případ. Jelikož na vstupní svorce B zapoorní není již zemní potenciál, druhá dioda Dg se zavře a operační zesilovač E obdrží přes čtvrtý odpor Rg pátý odpor Rg a přes první potenciomeer P. a první diodu D. otevírací řídicí signál a působením zpětnovazebního kondenzátoru C se napětí na výstupu A operačního zesilovače E začne . lineárně, snižovat. Rychlost poklesu tohoto napětí je určována výsledným odporem obvodové větve i obahující čtvrtý odpor Rg, pátý odpor Rg a první potenciomeer Pg, jakož i kapachtu zpětnovazebního kondenzátoru C. Výsledný odpor je rozhodující měrou určován odporem prvního potenciometru p, který je mnohem vyšší než odpor čtvrtého odporu Rg a pátého odporu Rg, ’ pročež bylo v diagramu lineárně klesající nappěí Ua na výstupu A operačního zesilovače E~na obr. 4 meei prvním okamžikem tg a druhým okamžikem tg označeno scm^ole^m Pg , aby bylo naznačeno, že strmost tohoto úseku křivky je v podstatě určována odporem prvního potenciometru p.Suppose that the on / off position of the control switch K occurs at the first instant t. At the input terminal B a interference pulse lasts until the second instant t ₂ · Pro, for simplicity assume that the amplitude of this interference pulse equals the supply voltage, which is apparently. Since there is no ground potential at the input terminal B, the second diode Dg closes and the opamp E receives the fifth resistor Rg through the fourth resistor Rg and the opening control signal through the first potentiometer P. and the first diode D. output A of operational amplifier E starts. linearly, reduce. The rate of drop of this voltage is determined by the resulting resistance of the circuit branch including the fourth resistor Rg, the fifth resistor Rg and the first potentiometer Pg, as well as the feedback capacitor C. The resulting resistance is decisively determined by the resistance of the first potentiometer p. Rg and the fifth resistor Rg, therefore, in the diagram, the linearly decreasing voltage Ua at the output A of the operational amplifier E ~ in Fig. 4 was marked by the first instant tg and the second instant tg. curve is essentially determined by the resistance of the first potentiometer p.

obnoví zemní zavře, přčeemžrestores the earth closes, whereupon

V druhém okamžiku tg rušivý impuls dozní a na vstupní svorce B zapojení se potenncál. Opprační zesilovač E se opět přes osmý odpor R10 a druhou diodu Dg rychlost tohoto uzavírání je určována hodnotou osmého odporu Rgg. Jelikož tato hodnota je ' mnohem nižší než hodnota odporu prvního potenciometru obnoví se původní stav téměř- ihned po doznění rušivého impulsu. Tento zpětný úsek je označen-symbolem Rg_Q, aby bylo naznačeno, že tato rychlost je určována osmým odporem ^R10’At the second moment tg, the disturbance pulse will disappear and the input terminal B wires potential. The opamp amplifier E is again applied via the eighth resistor R10 and the second diode Dg the speed of this closing is determined by the value of the eighth resistor Rgg. Since this value is much lower than the resistance value of the first potentiometer, the state is restored almost immediately after the interference pulse has subsided. This back section is indicated by the symbol Rg _Q to indicate that this speed is determined by the eighth resistor ^R 10 '.

Je zřejmé, že na elektooncckém výstupu F byl přítom^en neruššcí signál, když došlo k rušivému impulsu. V třetím okamžiku tg se rozpojí řídicí spínač K, čímž se přes první odpor Rg přiloží na vstupní svorku B zapoďení kladné nappěí, druhá dioda Dg se stane nevodivou, načež se operační zesilovač E přes první ěoteccidmetr Pg vlveem lineárně popsaným způsobem klesajícího kolektorového nappěí stane vodivým. Časová konstanta tohoto poklesu napěť:! je v podstatě určována odporem prvního p^^enci^^^^ttru Pg. V okamžžku, kdy ^^i^š^ětí na výstupu A operačního zesilovače E je rovno prahovému Zenerovu nappěí U_z první Zenerovy diody Zg, nebo když klesne pod tento práh, zanikne ovládací proud spínacího tranzistoru Tg, takže na jeho kolektoru a tedy na eleCtdonCcéém výstupu F se náhle objeví kladné napájed nappěí. Obr. 4 ukazuje, že k tomu dojde ve čtvréém okamžiku Tg. .Obviously, a non-disturbance signal was present at the electrical output F when a disturbance pulse occurred. At the third moment tg, the control switch K is opened, applying a positive voltage across the input terminal B to the input terminal B, the second diode Dg becomes nonconductive, and the operational amplifier E becomes conductive via a linearly described way of decreasing collector voltage. . The time constant of this voltage drop! it is essentially determined by the resistance of the first Pg fraction. At the moment when the voltage at the output A of the operational amplifier E is equal to the threshold Zener voltage U _{of the} first Zener diode Zg, or when it falls below this threshold, the control current of the switching transistor Tg ceases to operate. Electrocontrol output F suddenly shows a positive voltage supply. Giant. 4 shows that this occurs at the fourth time Tg. .

Druhá Zenerova dioda Zg, na jejíž anodě na elektronccéém výstupu F byl potenccál země a na jejíž katodě - je Zenerovo nappěí nižší, než je nappěí vedení U_t napájecího ^^jpě^ějí, se uzavře ve čtvréém okamžiku tg, čímž se náhle zvýší nappěí uzlu čtvrtého odporu Rg a pátého odporu Rg na capájecí n^a^p^ětí. Třeeí Zenerova dioda Zg, která v důsledku při předcházeeídm nastavení sníženého byla uzavřena, nyní vede a zkratuje první poteccidmetr Pg. Řízení operačního zesilovače E není nyní určováno vysokým odporem prvního potenci-omettu Pg, ale poměrně nízkým diferenciálním odporem třetí Zenerovy diody Zg a výsledným odporem čtvrtého odporu Rg a pátého odporu Rg. Vybíjení zpětnovazebního kondenzátoru C se skončí a operační zesilovač E se otevře naplno, přčeemž na elektronckéém výstupu F se objeví ccpájecí nappěí.The second Zener diode Zg, at whose anode at the electron output F, was ground potential, and at the cathode - the Zener voltage is lower than the voltage line U _{t of the} power supply, is closed at the fourth instant tg, thereby suddenly increasing the voltage. node of the fourth resistor Rg and the fifth resistor Rg on the brazing n a and p voltage. The third Zener diode Zg, which as a result of the previous set-back setting has been closed, now leads and short-circuits the first potentiometer Pg. The control of the operational amplifier E is now not determined by the high resistance of the first potentiometer Pg, but by the relatively low differential resistance of the third Zener diode Zg and the resulting resistance of the fourth resistance Rg and the fifth resistance Rg. The discharge capacitor C is discharged and the operational amplifier E is fully opened, with a solder voltage on the electronic output F.

Tento úsek křivky nappěí Ua na výstupu A operačního zesilovače E v diagramu na obr. 4 označen symbolem Zg Rg Rg, aby bylo naznačeno, že rychlost poklesu signálu je určována těmto součástkami. Čas, ^_kteýýTubPhl od třetHo okam^žiku tg, je označován jako zpoždPní doby T_mpřítahu časového spínače. Relé J je konstruováno tak, aby bezpečně přitáhlo, když na výstupu A operačního zesilovače E je nappěí Ug první úrovně. Je možno vidět, že relé J je.ěřiažžecd velmi brzo po čtvréém okamžiku tg.This section of the voltage curve Ua at the output A of the operational amplifier E in the diagram in FIG. 4 is indicated by the symbol Zg Rg Rg to indicate that the signal drop rate is determined by these components. The time from třetHo kteýýTubPhl ^_ ^ ZIKU instantaneous Tg is designated as _Tm zpoždPní time-delayed timer. The relay J is designed to securely energize when the output level A of the operational amplifier E is at the first level voltage Ug. It can be seen that relay J is very soon after the fourth moment tg.

Popsaný stav trvá tak dlouho, pokud je řídicí spínač K ponechán otevřen. V pátém okamžiku tg se řídicí spínač K uzavře a vstupní svorka B zapocení je znovu uzemněna. Operační zesilovač E se vrátí do vypnutého stavu, jak již bylo popsáno nahoře, to jest vlveem druhé diody Dg a samotného odporu Rgq.The described condition lasts as long as control switch K is left open. At the fifth moment tg, the control switch K closes and the input terminal B is grounded again. The operational amplifier E returns to the off state, as described above, i.e. the wave of the second diode Dg and the resistance Rgq itself.

Během tohoto jevu se nappěí na výstupu A operačního zesioovače E rychle zvýší a když dosáhne Zenerova U_z, první Zenerova dioda Zg se znovu otevře a na elektdonCckém výstupu F bude zemní potenciál a obvod se takto vrátí do normálního stavu.During this phenomenon, the voltage at the output A of the operational amplifier E increases rapidly, and when it reaches the Zener U _z , the first Zener diode Zg opens again and the electromagnetic output F has ground potential and the circuit returns to normal.

Z uvedeného popisu je zřejmé, že po rušivém impulsu se obvod ihned vrátí do normálního stavu a rušivý impuls nemá žádný následný účinek.From the above description, it is obvious that after the interference pulse, the circuit immediately returns to normal and the interference pulse has no subsequent effect.

Funkce časového byly pouUity podobné spínače podle obr. 2 symboly jako na obr.The timing functions used similar switches according to FIG. 2 by symbols as in FIG.

bude nyní popsána ve spojení s obr.will now be described in connection with FIG.

4.4.

5, na němž5, on which

Řídicí spínač K je normálně otevřen, proto kladné napájecí napptí je přítomno na vstupní svorce B zapoóení, operační zesilovač E je zcela otevřen a jeho výstupní napětí je nulové. První Zenerova dioda Zg a spínací tranzistor Tr jsou proto uzavřeny a tudíž na elektoonCckém výstupu F je přítomno kladné napájecí n^joě^tJÍ. ‘The control switch K is normally open, therefore a positive supply voltage is present at the input terminal B of the overhead, the opamp E is fully open and its output voltage is zero. The first Zener diode Zg and the switching transistor Tr are therefore closed and therefore a positive power supply is present at the electronic output F. ‘

Předpokládejme, ie v šestém tkamOiku tg vznikne rušivý impuls, trvající až do sedmého tkamOiku ty. Jakmile napptí na vstupní svorce B zapooení klesne na nulu, pátá dioda Dg se otevře a připojí na anodu první diody D. zemií potenciál, čími se první dioda D^ uzavře. Od vstupní svorky B zapooení začne přes nyní otevřenou druhou diodu Dg a přes druhý poteccitootr Py, jehož odpor převyšuje o cěkcoiC řádů hodnotu pátého odporu Rg, proudit proud k vstupu operačními zesilovači E, který jej tdppjí.Suppose a disturbing impulse is generated in the sixth tg of tg lasting up to the seventh tg of tg. As soon as the voltage at the input terminal B is dropped to zero, the fifth diode Dg opens and connects to the anode of the first diode D. The ground diodes close the first diode D ^. From the input terminal B, the second diode Dg and the second potecitrine Py, whose resistance exceeds the value of the fifth resistor Rg by the orders of magnitude C, start to flow to the input of the operational amplifiers E to tppp it.

Přitom dojde C lineárnímu zvýšení napptí na výstup A operačního zesilovače E lcneárct, přieemi časová konstanta vzrůstu napptí je v podstatě určována odporem druhého potecciometru p£. v sedmém tCaoiiCu t? rušivý impuls skončí na vstupní svorce DB zapojení se obnoví kladné ^pááecí napptí. Pátá dioda Dg se uzavře a působením otevíracího proudu proudícího pátým odporem Rg a první diodou D4 se operační zesilovač E vrátí do nc^máního vodivého stavu. Rycdost^-tohoto návratu je v podstatt určována nízkou ohmickou hodnotou pátého odporu Rg, takže rušivý impuls nemá přetrvávvjící účinek.In this case C a linear increase of the voltage across the output A of the operational amplifier E is taken, the time constant of the voltage rise is essentially determined by the resistance of the second potentiometer p. in the seventh tCaoiiCu t? the interference pulse terminates at the input terminal DB, the wiring is restored by a positive ripping voltage. The fifth diode Dg is closed and, under the opening current flowing through the fifth resistor Rg and the first diode D4, the operational amplifier E is returned to a noncurrent conductive state. Rycdost ^- this return is determined podstatt low ohmic value fifth resistor Rg, so that the disturbing pulse is allowed přetrvávvjící effect.

V osmém okamžiku tg je řídicí spínač K uzavřen a výstupní napptí operačního zesilovače E lcneárct vzrůstá, přičemž strmost tohoto vzrůstu je určována nastavením druhého potecciometru P?. V devátém okamžičku tg dosáhne vzrůsSaaící napptí hodnotu Zenerova napptí U_za proto se první Zenerova dioda Zg a spínací tranzistor T. ihned otevřou a na elektronický výstup F se připne zemní potenciál. Tento zemní potenciál se z eleCtroncckého výstupu F přes třetí diodu Dy a třetí odpor R₄ přepne na vstup operačního zesilovače E, čími sé tento ihned uzavře. Časová konstanta uzavírání je v podstatt určována třetím odporem R₄, který má mnohem nižší hodnotu než druhý p^ltenci^om^e^tr P2»At the eighth time tg, the control switch K is closed and the output voltage of the operational amplifier is increased, the steepness of this increase being determined by the setting of the second potentiometer P ?. At the ninth moment tg, the surge voltage reaches the value of the Zener voltage U _z, and therefore the first Zener diode Zg and the switching transistor T. are immediately opened and the earth potential is connected to the electronic output F. This ground potential is switched from the electronic output F via the third diode Dy and the third resistor R ₄ to the input of the operational amplifier E, by which it immediately closes. The closing time constant is essentially determined by the third resistor R ₄ , which has a much lower value than the second resistor R ₄ .

Relé J je uzavřeno tak, aby bezpečnt odpadlo cejpozddji tehdy, když budící napptí dosáhne cappti Uz druhé úrovnt U?. Rychlým nárůstem po devátém okam^i-ku tg dojde k odpadnutí relé J prakticky bez zpoždéní, to jest v devátém tkamOikt tg.The relay J is closed in such a way that it releases safely at a later time when the excitation voltage reaches the second level U? A rapid increase after the ninth instant tg causes the relay J to drop off virtually without delay, i.e. in the ninth point tg.

Časový spínač může být charakterizován dobou odpadu Te, která je určována časem uplynulým mezi osmým okamžikem tg a devátým tg.The timer can be characterized by a waste time Te, which is determined by the time elapsed between the eighth moment tg and the ninth tg.

protože diodc Dg se uzavře a kladné napptí vstupní svorky zapojení přeruší proud také druhousince diodc Dg is closed and positive voltage input input circuit breaks also the other

V desátém okamžiku tg_Q bude napptí vstupní svorky B zαpojení opPt kladné, řídicí spínač K je otevřen. Působením kladného napptí přicházežícího od čtvrté třetí dioda D? diodu Dg. Vstup operačního zesilovače E pak přes sedmý odpor . Rg a první diodu D₄ dostává kladný signál, což má za následek, že se operační zesilovač E otevře rychlostí určovanou pátým odporem Rg. Ethem otevírání ‘operačního zesilovače E klesne napptí na výstupu^zA operačního zesilovače E pod úroveň Zenerova napptí U_z, čímž se první Zenerova dioda Tg a spínací tranzistor Tr začnou uzavvrat a napptí na eleCtronCcééo výstupu F bude .rovno kladnému napájecímu napptí. Lze vcdtt, že ani u tohoto provedeni nejsou napptí elektronického výstupu F a stav relé J ovlvvňovánc přítoonottí rušivého impulsu. 'At the tenth time tg _Q , the input terminals B of the opPt wiring will be positive, the control switch K is open. Due to the positive voltage coming from the fourth third diode D? diode Dg. The input of opamp E is then through the seventh resistor. Rg and the first diode D ₄ receive a positive signal, which results in the opamp E opening at the rate determined by the fifth resistor Rg. Ethem opening 'of the operational amplifier E napptí drops at the output ^of the operational amplifier A E below the level _of the zener napptí U, whereby the first zener diode and the Tg of the switching transistor Tr and begin uzavvrat napptí eleCtronCcééo on the output F will be a positive supply .rovno napptí. It can be noted that in this embodiment too, the voltage of the electronic output F and the state of the relay J are not influenced by the input of the disturbing pulse. '

Časový spínač podle obr. 3 je řešen pro obt zpoŽděnC, to jest po dobt T_m přítahu, následující po rozpojení řídicího spínače K, se relé J přitáhne, zatímco po dobt odpadu T_e n^E^si^č^dující po zapn^uí řídicího spínače K, relé J odpadne. Dobu přítahu T_m a dobu odpadu Τθ je možno vzájeonn cezáávsle seeídit, přičemž doba přítahu je určována nastavením prvního Dpotenciooetru P, a doba odpadu Τθ je určována nastavením druhého potenci-ometTuThe timing switch according to FIG. 3 is designed to be delayed, that is to say after pickup time T _m following the opening of control switch K, the relay J is energized, while after pickup time T _e n ^ E ^ following the switch-on. When the control switch K is pressed, the relay J drops out. The on-off time T _m and the off-time Τθ can be readily viewed from each other, the on-time is determined by setting the first potentiometer P, and the off-time Τθ is determined by setting the second potentiometer

V diagramu napětí и_д na výstupu A operačního zesilovače E na obr. 6 ukazuje vztahové značky obvodových součástek u každého úseku křivky, které rozhodujícím způsobem určují rychlost změny sdruženého úseku.In the voltage diagram _θ at the output A of the operational amplifier E in FIG. 6, the reference numerals of the circuit components for each segment of the curve show decisively the rate of change of the associated segment.

Lze vidět, že ani první rušivý impuls 1^ ani třetí rušivý impuls I^, vyskytující se mezi třináctým okamžikem t₁₃ a čtrnáctým okamžikem t₁₄, nepůsobí na normální funkci obvodu. Záporný třetí rušivý impuls 1^, který skončil ve čtrnáctý okamžik t^₄, nemohl změnit dobu odpadu Τθ, začínající od konce užitečného impulsu I₂# to jest od dvacátého okamžiku t₂0, i když čtrnáctý okamžik t^₄ byl velmi blízko dvacátého okamžiku t_2Q. U každého provedení známých časových spínačů by takový velmi blízký rušivý impuls změnil velikost doby Τθ odpadu.It can be seen that neither the first disturbance pulse 10 nor the third disturbance pulse 10 occurring between the thirteenth time t ₁₃ and the fourteenth time t ₁₄ affect the normal function of the circuit. A negative third interference pulse 1 ^, which ended at the fourteenth time t ^ ₄ , could not change the waste time Τθ starting from the end of the useful pulse I ₂ # i.e. from the twentieth moment t ₂₀ , even though the fourteenth moment t ^ ₄ was very close to moment t _2Q . In any embodiment of known timers, such a very close interference pulse would change the magnitude of the waste time Τθ.

Přítah a odpad relé J připadnou vždy do časového úseku výstupního napětí velmi rychle se měnícího na výstup A, operačního zesilovače E, takže tolerance hodnot proudu přítahu nebo proudu odpadu různých typů relé nemají vliv na okamžik přítahu nebo odpadu.The in and out of relay J always fall within the output voltage very quickly changing to output A of the operational amplifier E, so that the tolerances of the on or off current values of the different relay types do not affect the on or off time.

Co se týče konstrukčního řešení časového spínače podle obr. 3 je možno konstatovat, že tento časový spínač jen nepatrně složitější, než časové spínače znázorněné na obr. 1 a 2, ale jeho funkce je mnohem lepší než funkce ostatních.With regard to the construction of the timer according to FIG. 3, it can be said that this timer is only slightly more complex than the timers shown in FIGS. 1 and 2, but its function is much better than that of others.

Na elektronickém výstupu F se vytvářejí'ideální impulsové signály, jichž je možno bez jakékoliv další úpravy použít přímo pro řízení dalších podobných časových spínačů. Oblast použití tohoto nového časového spínače podle vynálezu je značně zvětšena skutečností, že několik na sobě nezávislých časových spínačů může být řízeno jediným řídicím spínačem K, přičemž všechny časové spínače mohou mít individuálně nastavenou dobu přítahu a dobu Τθ odpadu. Ježto každý časový spínač má elektronický výstup F, schopný řídit další časové spínače nebo jiné obvody, není třeba používat vedlejších a také každý časový spínač může být navržen tak, aby ovládal více než jedno relé a vlivem rychlé změny signálu bude časování těchto relé vždy stejné.At the electronic output F, ideal pulse signals are generated which can be used directly to control other similar timers without any further modification. The field of application of this new timer according to the invention is greatly increased by the fact that several independent timers can be controlled by a single control switch K, whereby all timers can have individually set on-time and odpaduθ-time. Since each timer has an electronic output F capable of controlling additional timers or other circuits, there is no need to use slaves, and each timer can also be designed to control more than one relay, and due to rapid signal change, the timing of these relays will always be the same.

Claims

SUBJECT OF THE INVENTION

An electronic Miller integrator timer comprising an amplifier and a capacitor having a first ohmic circuit for determining the capacitor discharge time constant comprising a first diode and lying between the supply voltage line and the Miller integrator control input, with a second ohmic circuit for determining the capacitor charge time constant coupled having a Miller integrator control input and having a second end connectable to ground, and a wiring input terminal coupled to an end of a second ohmic circuit connectable to frame, characterized in that the first electrode of the first Zener diode (zp is connected to the Miller integrator output terminal, second electrode a first Zener diode (zp is connected to the base of the switching transistor (T _r ), wherein the switching transistor (τρ is connected between the chassis and the supply voltage line (U _T ), the second ohmic circuit contains the first diode (D ^) and i a connected resistor connected to a wiring input terminal (B) connected through a first resistor (R ₂ ) to the supply voltage line (U _T ) and a circuit containing a diode connected to the Miller integrator control input and connected to a switching transistor (Т ^ _ ) bridges the resistive member of the first or second ohmic circuit.

2. The electronic timer according to claim 1, wherein the first ohmic circuit comprises a series connection of a fourth resistor (Rg), a fifth resistor (Rg), a first potentiometer (P ^) and a first diode (D ^), a first diode (D) ₄₎ together with a second diode (Df) * are connected к control input of the Miller integrator opposing electrodes, then the node the fourth resistance (R $) and a fifth resistor (Rg) and the node switching transistor (T ^.) and a line (U _T ) a second Zener diode (zp) is connected to the supply voltage, while a third Zener diode (Z ^) is connected in parallel to the first potentiometer (P ^).

3. The electronic timer according to claim 1, wherein the second ohmic circuit comprises a series connection of a third resistor (Rp and a third diode (D2 ₎ ) connected by a meei switch transistor (T _r ) collector and a Miller integrator control input and imparting a second resistor. potentiomeer (Pp), wherein the third diode (Dp} together with the first diode (D ^ p) are connected to the Miller integrator control input by opposite electrodes, connected between the input terminal (B) and the third resistor node (R) and the third diode (D) ) is connected a fourth diode (D ^), a third diode (D ₂ ) and a fourth diode (D ^ J) of the connected electrode and mm zi input terminal (B) and the first diode electrode (D ₄ p connected to the line (U _T )) the supply voltage is connected to the fifth diode (D3) directly or via the first potentiomeer (Ppi.

4. An electronic time switch according to claim 3, vyznaččjící in that a fifth diode (D) is connected to a first diode (D? P across the first of ^the tzaciomíZr ·

5. Electronic timer according to points 1 to 4, indicates! 2. The method of claim 1, wherein the collector circuit of the switching transistor (T ^ p) is an electronic output (F).