CS244551B1

CS244551B1 - Self-testing logical circuit for code 1 from 24 checking

Info

Publication number: CS244551B1
Application number: CS812777A
Authority: CS
Inventors: Viliam Rabara
Original assignee: Viliam Rabara
Priority date: 1981-04-13
Filing date: 1981-04-13
Publication date: 1986-07-17
Also published as: CS277781A1

Abstract

Vynález sa týká odboru výpočtovej techniky. Predmet vynálezu rieši technický problém zapojenia samotestovatelného logického obvodu pre kontrolu kódu, 1 až 24. Podstata vynálezu spočívá v tom, že pozostáva z 22 členov logického súčtu a 8 členov logického súčinu, pričom počet logických členov je 96 a počet logických úrovní je 4. Ak sa na vstupné svorky obvodu privedie kód 1 z 24, potom na jeho výstupe bude kód 1 z 2. Vynález možno využiť pri návrhu častí počítačových systémov, ktoré pracujú spo1’áhlivo a bezpečne, například převodníky kódov, registre, čítače, kontrola demultiplexora, ktoré majú 24 kanálov atď.The invention relates to the field of computer technology. The present invention solves a technical problem engaging a self-testable logical the code checker circuit, 1 to 24 of the invention is that it consists of 22 logical sum members and 8 logical members product, with the number of logical members is 96 and the number of logic levels is 4. If a code is applied to the input terminals of the circuit 1 out of 24, then its output will be code 1 The invention can be used to design parts computer systems that work reliably and safely, such as converters codes, registers, counters, demultiplexer check, which have 24 channels, etc.

Description

(54) Samotestovatelný logický obvod pre kontrolu kódu 1 z 24 g(54) Self-test logic circuit for checking code 1 of 24 g

Vynález sa týká odboru výpočtovej techniky. Predmet vynálezu rieši technický problém zapojenia samotestovatelného logického obvodu pre kontrolu kódu, 1 až 24. Podstata vynálezu spočívá v tom, že pozostáva z 22 členov logického súčtu a 8 členov logického súčinu, pričom počet logických členov je 96 a počet logických úrovní je 4. Ak sa na vstupné svorky obvodu privedie kód 1 z 24, potom na jeho výstupe bude kód 1 z 2. Vynález možno využiť pri návrhu častí počítačových systémov, ktoré pracujú spo1’áhlivo a bezpečne, například převodníky kódov, registre, čítače, kontrola demultiplexora, ktoré majú 24 kanálov atď.The invention relates to the field of computer technology. The subject of the invention solves the technical problem of connecting a self-testable logic circuit for code checking, 1 to 24. The present invention consists of 22 logical sum members and 8 logical product members, with a number of logical members of 96 and a number of logical levels of 4. If The invention can be used to design parts of computer systems that operate reliably and safely, for example, code converters, registers, counters, demultiplexer control, which have 24 channels etc.

244S51244S51

Vynález sa týká samotestovateíného logického obvodu pre kontrolu kódu 1 z 24.The invention relates to a self-testable logic circuit for checking code 1 of 24.

Doteraz známe zapojenia samotestovatel'ných obvodov pre kontrolu kódu 1 z 24 sú následovně. V prvom případe je to riešenie s použitím samotestovateíného kontrolného obvodu pre kód 4 z 8. Na vstup tohoto obvodu musí byť připojený logický obvod — translátor pre převod kódu 1 z 24 na kód 4 z 8. Počet vstupov všetkých logických členov příslušného obvodu je 196. Počet logických úrovní je 5.Hitherto known connections of self-test circuits for code checking 1 of 24 are as follows. In the first case, it is a solution using a self-testing control circuit for code 4 of 8. The input of this circuit must be connected to a translator to translate code 1 of 24 to code 4 of 8. The number of inputs of all logic members of the circuit is 196. The number of logical levels is 5.

V druhom případe je to riešenie pre kaskádně zapojenie schém, známých z predchádzajúceho riešenia. V danom případe je v prvom stupni zavedený samotestovatelný kontrolný obvod pre kontrolu kódu 1 z 20, navrhovaný podlá predchádzajúceho riešenia a v druhom stupni je zavedený samotestovatelný obvod pre kontrolu kódu z 1 zoIn the second case, it is a solution for cascading the schemes known from the previous solution. In the present case, a self-test circuit for checking the code of 1 out of 20, designed according to the previous solution, is introduced in the first stage and a self-test circuit for checking the code of 1 of

6. Počet vstupov samotestovateíného obvodu pre kontrolu kódu 1 z 24 vychádza podlá tejto metody 122. Počet logických úrovní je 7.6. The number of inputs of the self-test circuit for code checking 1 out of 24 is based on this method 122. The number of logical levels is 7.

Nevýhody týchto dvoch riešení sú nasledujúce.The disadvantages of these two solutions are as follows.

Cena riešenia podlá prvého riešenia vyčíslená počtom vstupov všetkých logických členov potřebných na realizáciu príslušnej štruktúrnej schémy je 196 vstupov. Riešenie podlá druhého riešenia potřebuje 122 vstupov logických členov. Počet logických členov riešenia druhého riešenia je 42. Počet logických úrovní je 7. V dósledku velkého počtu logických úrovní je oneskorenie u oboch riešení velké. Nerovnoměrnost štruktúry má za následok, že oneskorenie oboch výstupných premenných je rózne.The price of the solution according to the first solution, calculated by the number of inputs of all logic elements needed for the implementation of the respective structural scheme, is 196 inputs. The solution of the second solution needs 122 logical member inputs. The number of logic members of the second solution is 42. The number of logic levels is 7. As a result of the large number of logic levels, the delay in both solutions is large. The unevenness of the structure results in the delay of both output variables being different.

Uvedené nedostatky sú odstránené samotestovatelným obvodom pre kontrolu kódu 1 z 24, ktorý má štyri logické úrovně, podlá vynálezu, ktorého podstata je v tom, že prvý člen logického súčtu je spojený s trinástym členom logického súčtu a s dvadsiatym členom logického súčtu, ďalej druhý člen logického súčtu je spojený so štrnástym členom logického súčtu a so sedemnástym členom logického súčtu, ďalej třetí člen logického súčtu je spojený s patnástym členom logického súčtu a s osemnástym členom logického súčtu, ďalej štvrtý člen logického súčtu je spojený so šestnástym členom logického súčtu a s devatnástym členom logického súčtu, ďalej piaty člen logického súčtu je spojený s trinástym členom logického súčtu a s devátnástym členom logického súčtu, ďalej šiesty člen logického súčtu je spojený so štrnástym členom logického súčtu a s dvadsiatym členom logického súčtu, ďalej siedmy člen logického súčtu je spojený s patnástym členom logického súčtu a so sedemnástym členom logického súčtu, ďalej osmy člen logického súčtu je spojený so šestnástym členom logického súčtu a osemnástym členom logického súčtu, ďalej deviaty člen logického súčtu je spojený s trinástym členom logického súčtu a s patnástym členom logického súčtu, ďalej desiaty člen logického súčtu je spojený so štrnástym členom logického súčtu a so šestnástym členom logického súčtu, ďalej jedenásty člen logického súčtu je spojený so sedemnástym členom logického súčtu a devatnástym členom logického súčtu, ďalej dvanásty člen logického súčtu je spojený s osemnástym členom logického súčtu a s dvadsiatym členom logického súčtu, ďalej trinásty člen logického súčtu je spojený s prvým členom logického súčtu a so šiestym členom logického súčtu, ďalej štrnásty člen logického súčtu je spojený s druhým členom logického súčtu a so siedmym členom logického súčtu, ďalej pátnásty člen logického súčtu je spojený s třetím členom logického súčtu a Osmým členom logického súčinu, ďalej šestnásty člen logického súčtu je spojený so štvrtým členom logického súčinu a s piatym členom logického súčinu, ďalej sedemnásty člen logického súčtu je spojený s prvým členom logického súčinu a s piatym členom logického súčinu, ďalej osemnásty člen logického súčtu je spojený s druhým členom logického súčinu a so šiestym členom logického súčinu, ďalej devatnásty člen logického súčtu je spojený s třetím členom logického súčinu a so siedmym členom logického súčinu, ďalej dvadsiaty člen logického súčtu je spojený so štvrtým členom logického súčinu a s ůsmim členom logického súčinu, pričom prvý, druhý a třetí a štvrtý člen logického súčinu sú připojené na dvadsiaty člen logického súčtu, ktorý je připojený na prvú vstupnú svorku a piaty, šiesty, siedmy a osmy člen logického súčinu sú připojené na dvadsiaty druhý člen logického súčtu, ktorý je připojený na druhů výstupnú svorku.These shortcomings are overcome by a self-test circuitry of code 1 of 24 having four logical levels according to the invention, which is characterized in that the first logical sum member is associated with the thirteenth and the twenty logical sum member, and the second logical sum member the sum is associated with the 14th and 17th members, the third is 13th and 18th, the fourth is 16th and nineteenth , a fifth logical sum member is associated with a thirteenth logical sum member and a nineteenth logical sum member, a sixth logical sum member is associated with a fourteenth logical sum member and a twenty logical sum member, the seventh logical sum member is associated with the 15th logical sum member and the 17th logical sum member, the eighth logical sum member is associated with the 16th logical sum member and the 18th logical sum member, the ninth logical sum member is associated with the 13th logical sum member the 10th member of the logical total is associated with the 14th member of the logical total and the 16th member of the logical total, the 11th member of the logical total is associated with the 17th member of the logical total and the nineteenth member of the logical total a member of a logical total and a twenty member of a logical total, a thirteenth member of a logical total is associated with a first member of a logical total and a sixth member of a logical total; The fifth member of the logical sum is associated with the third member of the logical sum and the eighth member of the logical product, further the sixteenth member of the logical sum is associated with the fourth member of the logical product and the fifth member of the logical product, the seventeenth member of the logical product is associated with the first member of the logical product and the fifth member of the logical product, the eighteenth member of the logical product is associated with the second member of the logical product and the sixth member of the logical product. the seventh member of the logical product, the twentieth member of the logical product is associated with the fourth member of the logical product and the eighth member of the logical product, the first, second and third and fourth members of the logical product being connected to the twenty member of the logical product The summation that is connected to the first input terminal and the fifth, sixth, seventh, and eighth logical product are connected to the twenty-second summation member that is connected to the second output terminal.

Samotestovatelný logický obvod pre kontrolu kódu 1 z 24 podlá vynálezu je oproti doteraz známým podobným zariadením výhodný preto, že vyžaduje Iba 96 vstupov logických členov príslušnej štruktúrnej schémy, je potřebných iba 30 logických členov pre realizáciu logickej schémy a ďalej vyžaduje iba 4 logické úrovně logické} schémy.The self-testing logic circuit for checking the code 1 of 24 according to the invention is advantageous over prior known similar devices because it requires only 96 logical members of the respective structural scheme, only 30 logical members are required to realize the logic scheme and only requires 4 logical logical levels. scheme.

V dósledku toho sú pre realizáciu potřebné podstatné menšie náklady, ako u doterajších riešení. Oneskorenie odozvy je méňšie ako u doterajších schém.As a result, substantial lower costs are required for implementation than prior solutions. The delay of the response is less than in previous schemes.

Oneskorenie obidvoch výstupných funkcií je přibližné rovnaké, pretože zapojenie má pravidelná štruktúru.The delay of both output functions is approximately the same, since the wiring has a regular structure.

Na pripojenom výkrese je znázorněný samotestovatelný logický obvod pre kontrolu kódu 1 z 24, ktorého prvý člen logického súčtu 30 je spojený s trinástym členom logického súčtu 42 a s dvadsiatym členom logického súčtu 49, dalej druhý člen logického súčtu 31 je spojený so štrnástym členom logického súčtu 43 a so sedemnástym členom logického súčtu 46, ďalej třetí člen logického súčtu 32 je spojený s patnástym členom logického súčtu 44 a s osemnástym členom logického súčtu 47, ďalej štvrtý Člen logického súčtu 33 je spojený so šestnástym členom logického súčtu 45 a s devátnástym členom logického súčtu 48, ďalej piaty člen logického súčtu 34 je spojený s trinástym členom logického súčtu 42 a s devatnástym členom logického súčtu 48, ďalej siesty člen logického súčtu 35 je spojený so štrnástym členom logického súčtu 43 a s dvadsiatym členom logického súčtu 49, dalej siedmy člen logického súčtu 36 je spojený s patnástym členom logického súčtu 44 a so sedemnástym členom logického súčtu 46, ďalej osmy člen logického súčtu 37 je spojený so šestnástym členom logického súčtu a s osemnástym členom logického súčtu 47, dalej deviaty člen logického súčtu 33 je spojený s trinástym členom logického súčtu 42 a s patnástym členom logického súčtu 44, dalej desiaty člen logického súčtu 39 je spojený so štrnástym členom logického súčtu 43 a so šestnástym členom logického súčtu 45, dalej jedenásty člen logického súčtu 40 je spojený so sedemnástym členom logického súčtu 46 a s devatnástym členom logického súčtu 48, dalej dvanásty člen logického súčtu 41 je spojený s osemnástym členom logického súčtu 47 a s dvadsiatym členom logického súčtu 49, dalej trinásty člen logického súčtu 42 je spojený s prvým členom logického súčinu 51 a so šiestym členom logického súčinu 56, dalej štrnásty člen logického súčinu 43 je spojený s druhým členom logického súčinu 52 a so siedmym členom logického súčinu 57, dalej pátnásty člen logického súčtu 44 je spojený s třetím členom logického súčinu 53 a s osmým členom logického súčinu 58, dalej šestnásty člen logického súčtu 45 je spojený so štvrtým členom logického súčinu 54 a s piatym členom logického súčinu 55,.. dalej sedemnásty člen logického súčtu je spojený s prvým členom logického súčinu 51 a s piatym členom logického súčinu 55, dalej osemnásty člen logického súčtu je spojený s druhým členom logického súčinu 52 a so šiestym členom logického súčinu 56, ďalej devatnásty člen logického súčtu 48 je spojený s třetím členom logického súčinu 53 a so siedmym členom logického súčinu 57, dalej dvadsiaty člen logického súčtu 49 je spojený so štvrtým členom logického súčinu 54 a s ósmym členom logického súčinu 58, pričom prvý člen logického súčinu 51, druhý člen logického súčinu 52, třetí člen logického súčinu 53 a štvr-₁tý člen logického súčinu 54 sú připojené na „ dvadsiaty prvý člen logického súčtu 61, ktorý je připojený na prvú vstupnú svorku 71 a piaty člen logického súčinu 55, siesty člen logického súčinu 56, siedtoy člen logického súčinu 57 a fismy člen logického súčinu 58 sú připojené na dvadsiaty druhý člen logického súčtu 62, ktorý je připojený na druhů výstupnú svorku 72. Vstupy prvého člena logického súčtu 30 sú připojené na vstupné svorky 1, 11, 3, 12. Vstupy druhého člena logického súčtu 31 sú připojené na vstupné svorky 4, 2, 6, 3. Vstupy tretieho Člena logického súčtu 32 sú připojené na vstupně svorky 7, 5, 9, 6. Vstupy štvrtého člena logického súčtu 33 sú připojené na vstupné svorky 10, 8, 12, 9. Vstupy piateho Člena logického súčinu 34 sú připojené na vstupné svorky 16, 20, 21, 8. Vstupy šiesteho člena logického súčtu 35 sú připojené na vstupné svorky 19, 23, 24, 21. Vstupy siedmeho člena logického súčtu 36 sú připojené na vstupné svorky 22, 14, 15, 24. Vstupy ósmeho člena logického súčtu 37 sú připojené na vstupné svorky 13, 17, 18, 15. Vstupy deviateho člena logického súčtu 37 sú připojené na vstupné svorky 2, 8, 17, 23. Vstupy desiateho člena logického súčtu 39 sú připojené na vstupné svorky 5, 11, '20, 14. Vstupy jedenásteho člena logického súčtu 40 sú připojené na vstupné svorky 1, 7, 13, 19. Vstupy dvanásteho člena logického súčtu 41 sú připojené na vstupné svorky 4, 10, 16, 22.In the accompanying drawing, a self-testable logic circuit for checking code 1 of 24 is shown, whose first logical sum member 30 is connected to a thirteenth logical sum member 42 and a twenty logical sum member 49, another second logical sum member 31 is connected to a fourteenth logical sum member 43 and a 17th logical member 46, the third logical member 32 is associated with the 15th logical member 44 and the 18th logical member 47, and the fourth logical sum member 33 is associated with the 16th logical member 45 and the nineteenth logical member 48, further, the fifth logical member 34 is associated with the thirteenth logical member 42 and the nineteenth logical member 48, the sixth logical member 35 is associated with the fourteenth member 43 and the twenty logical member 49, and the seventh logical member sum 36 is associated with the fifteenth member 44 and the 17th member 46, the eighth member 37 is associated with the sixteenth member and the eighteenth member 47, the ninth member 33 is associated with the thirteenth member sum 42 and fifteenth member 44, another tenth member 39 is associated with fourteenth member 43 and sixteenth member 45, another eleven member 40 is linked with seventeen member 46 and nineteenth member 48, another twelfth member 41 is associated with the eighteenth member 47 and with the twenty member 49, the thirteenth member 42 is associated with the first member 51 and the sixth member 56, the other fourteenth the logical product member 43 is coupled to the second logical product 52 and the seventh member of the logical product 57, the fifteenth member of the logical product 44 is connected to the third member of the logical product 53 and to the eighth member of the logical product 58; a fourth member of the logical product 54 and a fifth member of the logical product 55, and a further seventeen member of the logical product is coupled to the first member of the logical product 51 and to the fifth member of the logical product 55; a member of the logical product 56, the nineteen member of the logical product 48 is coupled to the third member of the logical product 53 and the seventh member of the logical product 57, and the twenty member of the logical product 49 is connected to the fourth member of the logical product 54 member a logical product 51, the second member of a logical product 52, third member 53, and a logical product štvr- ₁ th term logical product 54 is connected to the "twenty-first member of a logical sum of the 61 which is connected to the first input terminal 71 and the fifth member of the logical product 55, the sixth logical member 56, the seventh logical member 57 and the fisms of the logical member 58 are connected to the twenty second logical member 62, which is connected to the second output terminal 72. The inputs of the first logical member 30 are connected to the input terminals 1, 11 The inputs of the second logical sum member 31 are connected to the input terminals 4, 2, 6, 3. The inputs of the third logical sum member 32 are connected to the input terminals 7, 5, 9, 6. The inputs of the fourth logical sum member 33 are connected to the input terminals 10, 8, 12, 9. The inputs of the fifth member of the logic product 34 are connected to the input terminals 16, 20, 21, 8. Input the pins of the sixth logical member 35 are connected to the input terminals 19, 23, 24, 21. The inputs of the seventh logical member 36 are connected to the input terminals 22, 14, 15, 24. The inputs of the eighth logical member 37 are connected to the input terminals 13 The inputs of the ninth member of the logical sum 37 are connected to the input terminals 2, 8, 17, 23. The inputs of the tenth member of the logical sum 39 are connected to the input terminals 5, 11, '20, 14. the sum of 40 are connected to the input terminals 1, 7, 13, 19. The inputs of the twelfth member of the logic sum 41 are connected to the input terminals 4, 10, 16, 22.

Činnost samotestovateíného logického obvodu pre kontrolu kódu 1 z 24 je nasledovná. Ak sa na vstupné svorky obvodu privedie kód 1 z 24, potom na jeho výstupných svorkách 71, 72 bude kód 1 z 2. Pri inej kódovej kvalifikácii, alebo pri jednej logickej poruche v samotnom obvode bude na výstupe kvalifikácie 0,0 alebo 1,1, ktorá detekuje poruchu. To, že obvod je samotestovateíný pramení z toho, že pri akejkolvek poruche, ktoréhokofvek logického člena existuje aspoň jedna kódová konfigurácia kódu 1 z 24, pri ktorej sa táto porucha prejaví výstupom Fi = F2, t. j. 1,1 alebo 0,0.The operation of the self-testable logic circuit for checking code 1 of 24 is as follows. If code 1 of 24 is applied to the input terminals of the circuit, then its output terminals 71, 72 will be code 1 of 2. For another code qualification, or one logical fault in the circuit itself, the output will be 0.0 or 1.1 that detects a fault. The fact that the circuit is self-testable stems from the fact that in any failure, any logic member there is at least one code configuration of code 1 of 24, in which this failure is manifested by output Fi = F2, t. j. 1.1 or 0.0.

Súbor vstupných logických premenných (at, a2...a24) budeme v ďalšom rozlišovat ich poradím i — (1, 2, 3 ... 24 ).The set of input logic variables (at, a2 ... a24) will be further distinguished by their order i - (1, 2, 3 ... 24).

Rozdělme súbor (i) na dva rovnaků Velké podsúbory:Divide the file (s) into two equal Large Subfiles:

A= (1, 2,3...12),A = (1,2,3 ... 12),

B = (13, 14...24).B = (13, 14 ... 24).

Prvý krok syntézy pre SKO kódu 1 z 24 předpokládá vytvorenie dvoch matic:The first synthesis step for SKO code 1 of 24 assumes the creation of two matrices:

Al° Al ° A2⁰ A2 ⁰ A3° A3 ° Bi° Bi ° B2° B2 ° B3° B3 ° 1 1 2 2 3 3 13 13 14 14 15 15 4 4 5 5 6 6 ||B|| = B || || = 16 16 17 17 16 16 7 7 8 8 9 9 19 19 20 20 21 21 10 10 11 11 12 12 22 22 23 23 24 24

244531 7244531 7

Stípce matic sú označené ako stípcové vektory Ai, A2, A3 a Bi, B2, B3. Například Al (1, 4, 7, !(J).The bars of the matrices are designated as the vectors A1, A2, A3 and Bi, B2, B3. For example, Al (1, 4, 7, 1 (J)).

• Index t v označení Aj¹ má význak cyklického posunu zložiek vektora Aj o t miest víavo.'Například Al¹ = (4, 7, 10, 1), vznikne z Ai posunutím o jedno miesto víavo.• The index t ^{1 of the} denomination ^{I 1} has the characteristic of cyclically shifting the components of the vector I t of the v-sites. For example, Al ¹ = (4, 7, 10, 1), arises from Ai by moving one location to the left.

Druhý krok — s pomocou algebry sa može vyhíadať súbor posunutí t = (—3, —2,The second step - using the algebra, you can find the offset file t = (—3, —2,

-1, 0, 1, 2, 3) tak, aby nasledujúce algebraické výrazy pre logické funkcie Fi a F2 splňali nasledujúce podmienky obvodu pre kód 1 z.24:-1, 0, 1, 2, 3) so that the following algebraic expressions for logic functions Fi and F2 meet the following circuit conditions for code 1 of 24:

a) Rozlíšenie kódu 1 z 24 . b) Příslušná realizácia musí byť samotestóvatelný logický obvod cj Počet vstupov logických členov je mlnimálny.(a) Resolution 1 of 24. b) The implementation must be a self-testable logic circuit cj The number of inputs of the logic elements is mlnimálny.

Claims

8 2445317 Matrix bars are referred to as column vectors A1, A2, A3 and Bi, B2, B3. For example, Al "(1, 4, 7, 1 (1). • Index ΐ in the designation Aj1 has the cyclic shift character of vector components A, ot, locally. For example, Ai1 = (4, 7, 10, 1), the second step - with the help of algebra, the set of displacements t = (—3, —2, —1, 0, 1, 2, 3) can be found so that the next algebraic the terms for the logical functions Fi and F2 match the following conditions of the precoding circuit 1 z.24: a) Code resolution 1 from 24. b) The relevant implementation must be a self-tunable logic circuit c) The number of inputs of the logic members is the same. The vectors are represented by columns of matrices || A || and || B || shifted in a suitable way by cyclic positions, t = --- (0, 1, 2, 3, —1, —2, - 3) Fi - j (Al () 4- A21 + A3u + A3 ~ x) + 4- (B11 + B22 4- B31 + B3-1) 4-4- (A20 4- A22 + B21 + B2) 1)] [(Al1 + A20 + A3 ° 4-Al1] + 4- (14-14-Β2θ4-°3 ° + B3-1) 4- 4- (Al ° + Al2 4 BluBlu 4- B12)] F2 = [(Alu + A2 “4-A30 4-A3_1) 4- SUBJECT A self-testable logic circuit for code control 1 of 24 having four logic levels, characterized in that the first logical sum (30) is associated with a thirteen-member logical the sum of (42) and the twenty-member of the logical sum (49), the second member of the logical sum (31) is connected to the fourth member of the logical sum (43) and the seventh member of the logical sum (46), the third member of the logical sum (32) is linked to the fifth member of the logical sum (44) and the eighteenth member of the logical sum (47), the fourth member of the logical sum (33) is associated with the sixteenth member of the logical sum (45) and the nineteenth member of the logical sum (48), the fifth member of the logical sum (34) is connected to the thirteenth member of the logical sum (42) and the ninth-member of the logical sum (48), and the sixth of the logical sum (35) is connected by a logical member the sum (43) and the fifth member of the logical sum (49), the seventh member of the logical sum (36) associated with the fifth member of the logical sum (44) and the seventeenth member of the logical sum (46), the eighth member of the logic account ( 37) is coupled to a sixth sixth member sum (45) and an eighteenth member of the logical sum (47), followed by a ninth member of the logical sum (38) is connected to a tri-4- (Bl14-B22 4-B314-B3-1) 4- 4- (A2 ° 4-A22 4-B21 4-B2-1)] [(Al2 4- A21 4- A31 4- Al2) 4-4- (Bl ° 4-B21 4-B31 4-B3 °) 4 -4- (A1I4-Al1 + B.11-4 BiO)] A description of a particular embodiment is given in the explanation of the drawing and, in particular, will be utilized in the construction of fault detection logic systems, e.g. which works with the internal code 1 of 24. In the case of the excitation circuit breaker failure, or in poor linkage, the number of ones of the internal state is altered and the self-testable logical ob from this fault. With a small addition, the 23 of 24 code can also be used. Typically, one of the 24 bus bars is selected correctly. A particular embodiment of the underlay device can be used to design parts of computer systems that operate reliably and safely, such as: Code converters from code to code 1 of 24, registers, counters, secure and reliable controls and selecting one of twenty-four units connected to 24 line bus, checking data transmission that is encoded by 4-1 of 24, designing a safe-safe design, checking a demultlexer having 24 channels, etc. FILLED by a logical sum member ( 42) and the fifth member of the logical sum (44), the next tenth member of the logical sum (39) is associated with the fourteenth member of the logical sum (43) and the sixteenth member of the logical sum (45), the eleventh member of the logical sum the sum (40) is associated with the seventeenth memberlogical sum (46) and the nineteenth memberlogical sum (48), and the twelfth memberlogical sum (41) is associated with the eighty the fourth member of the logical sum (47) and the sixth member of the logical addition (49), the thirteenth member of the logical sum (42) connected to the first member of the logical sum (51) and the sixth member of the logical product (56), in addition, the fourteenth member of the logical sum associated with the second member of the logical sum (52) and the seventh member of the logical effect (57), and the fifth member of the logical account (44) is associated with the third member of the logical product (53) and the eighth member of the logical The product (58), the sixteenth logical sum (45), is associated with the fourth member of the logical product (54) and the fifth member of the logical product (55), the seven-member member of the logical sum (46) is connected to the first member of the logical product (51) and linked. the member of the logical product (55), the fifteenth member of the logical sum (47), is associated with the second member of the logical product (52) and the sixth member of the logical product (56), followed by the nineteenth member the logical sum (48) is associated with the third logicfunction member (53) and with the seventh logical product member (57), the twenty member of the logical sum (49) is associated with the fourth member of the logical product (54) and the eighth a member of the logical product (58), wherein the first, second, third and fourth members of the logical product (51, 52, 53, 54) are connected to a twenty-first member of the logical sum (61) which is connected to the first output terminal (71) and then , the siesta, seventh and eighth members of the logical product (55, 56, 57 and 58) are coupled to the second second member of the logic sum (62), which is connected to the output terminal (72). 1 sheet of drawings