CS244551B1 - Self-Testable Code Check Circuit 1 of 24 - Google Patents

Self-Testable Code Check Circuit 1 of 24 Download PDF

Info

Publication number
CS244551B1
CS244551B1 CS812777A CS277781A CS244551B1 CS 244551 B1 CS244551 B1 CS 244551B1 CS 812777 A CS812777 A CS 812777A CS 277781 A CS277781 A CS 277781A CS 244551 B1 CS244551 B1 CS 244551B1
Authority
CS
Czechoslovakia
Prior art keywords
logical
logical sum
sum
product
code
Prior art date
Application number
CS812777A
Other languages
Czech (cs)
Slovak (sk)
Other versions
CS277781A1 (en
Inventor
Viliam Rabara
Original Assignee
Viliam Rabara
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Viliam Rabara filed Critical Viliam Rabara
Priority to CS812777A priority Critical patent/CS244551B1/en
Publication of CS277781A1 publication Critical patent/CS277781A1/en
Publication of CS244551B1 publication Critical patent/CS244551B1/en

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

Vynález sa týká odboru výpočtovej techniky. Predmet vynálezu rieši technický problém zapojenia samotestovatelného logického obvodu pre kontrolu kódu, 1 až 24. Podstata vynálezu spočívá v tom, že pozostáva z 22 členov logického súčtu a 8 členov logického súčinu, pričom počet logických členov je 96 a počet logických úrovní je 4. Ak sa na vstupné svorky obvodu privedie kód 1 z 24, potom na jeho výstupe bude kód 1 z 2. Vynález možno využiť pri návrhu častí počítačových systémov, ktoré pracujú spo1’áhlivo a bezpečne, například převodníky kódov, registre, čítače, kontrola demultiplexora, ktoré majú 24 kanálov atď.The invention relates to the field of computer technology. The subject of the invention solves the technical problem of connecting a self-testable logic circuit for checking the code, 1 to 24. The essence of the invention lies in the fact that it consists of 22 logical sum members and 8 logical product members, while the number of logical members is 96 and the number of logical levels is 4. If code 1 of 24 is fed to the input terminals of the circuit, then code 1 of 2 will be output. The invention can be used in the design of parts of computer systems that operate reliably and safely, for example, code converters, registers, counters, demultiplexer control, which have 24 channels, etc.

Description

(54) Samotestovatelný logický obvod pre kontrolu kódu 1 z 24 g(54) Self-testing logic circuit for checking code 1 of 24 g

Vynález sa týká odboru výpočtovej techniky. Predmet vynálezu rieši technický problém zapojenia samotestovatelného logického obvodu pre kontrolu kódu, 1 až 24. Podstata vynálezu spočívá v tom, že pozostáva z 22 členov logického súčtu a 8 členov logického súčinu, pričom počet logických členov je 96 a počet logických úrovní je 4. Ak sa na vstupné svorky obvodu privedie kód 1 z 24, potom na jeho výstupe bude kód 1 z 2. Vynález možno využiť pri návrhu častí počítačových systémov, ktoré pracujú spo1’áhlivo a bezpečne, například převodníky kódov, registre, čítače, kontrola demultiplexora, ktoré majú 24 kanálov atď.The invention relates to the field of computer technology. The subject of the invention solves the technical problem of connecting a self-testable logic circuit for checking the code, 1 to 24. The essence of the invention lies in the fact that it consists of 22 logical sum members and 8 logical product members, while the number of logical members is 96 and the number of logical levels is 4. If code 1 of 24 is fed to the input terminals of the circuit, then code 1 of 2 will be output. The invention can be used in the design of parts of computer systems that operate reliably and safely, for example, code converters, registers, counters, demultiplexer control, which have 24 channels, etc.

244S51244S51

Vynález sa týká samotestovateíného logického obvodu pre kontrolu kódu 1 z 24.The invention relates to a self-testing logic circuit for checking a 1 out of 24 code.

Doteraz známe zapojenia samotestovatel'ných obvodov pre kontrolu kódu 1 z 24 sú následovně. V prvom případe je to riešenie s použitím samotestovateíného kontrolného obvodu pre kód 4 z 8. Na vstup tohoto obvodu musí byť připojený logický obvod — translátor pre převod kódu 1 z 24 na kód 4 z 8. Počet vstupov všetkých logických členov příslušného obvodu je 196. Počet logických úrovní je 5.The previously known connections of self-testing circuits for checking code 1 of 24 are as follows. In the first case, this is a solution using a self-testing control circuit for code 4 of 8. A logic circuit — a translator for converting code 1 of 24 to code 4 of 8 must be connected to the input of this circuit. The number of inputs of all logical elements of the relevant circuit is 196. The number of logical levels is 5.

V druhom případe je to riešenie pre kaskádně zapojenie schém, známých z predchádzajúceho riešenia. V danom případe je v prvom stupni zavedený samotestovatelný kontrolný obvod pre kontrolu kódu 1 z 20, navrhovaný podlá predchádzajúceho riešenia a v druhom stupni je zavedený samotestovatelný obvod pre kontrolu kódu z 1 zoIn the second case, it is a solution for cascading the schemes known from the previous solution. In the given case, in the first stage, a self-testable control circuit for checking code 1 out of 20, designed according to the previous solution, is introduced, and in the second stage, a self-testable circuit for checking code 1 out of 20 is introduced.

6. Počet vstupov samotestovateíného obvodu pre kontrolu kódu 1 z 24 vychádza podlá tejto metody 122. Počet logických úrovní je 7.6. The number of inputs of the self-test circuit for checking code 1 out of 24 is 122 according to this method. The number of logic levels is 7.

Nevýhody týchto dvoch riešení sú nasledujúce.The disadvantages of these two solutions are as follows.

Cena riešenia podlá prvého riešenia vyčíslená počtom vstupov všetkých logických členov potřebných na realizáciu príslušnej štruktúrnej schémy je 196 vstupov. Riešenie podlá druhého riešenia potřebuje 122 vstupov logických členov. Počet logických členov riešenia druhého riešenia je 42. Počet logických úrovní je 7. V dósledku velkého počtu logických úrovní je oneskorenie u oboch riešení velké. Nerovnoměrnost štruktúry má za následok, že oneskorenie oboch výstupných premenných je rózne.The cost of the solution according to the first solution, calculated by the number of inputs of all logical members required to implement the relevant structural scheme, is 196 inputs. The solution according to the second solution requires 122 inputs of logical members. The number of logical members of the solution of the second solution is 42. The number of logical levels is 7. Due to the large number of logical levels, the delay in both solutions is large. The unevenness of the structure results in the delay of both output variables being different.

Uvedené nedostatky sú odstránené samotestovatelným obvodom pre kontrolu kódu 1 z 24, ktorý má štyri logické úrovně, podlá vynálezu, ktorého podstata je v tom, že prvý člen logického súčtu je spojený s trinástym členom logického súčtu a s dvadsiatym členom logického súčtu, ďalej druhý člen logického súčtu je spojený so štrnástym členom logického súčtu a so sedemnástym členom logického súčtu, ďalej třetí člen logického súčtu je spojený s patnástym členom logického súčtu a s osemnástym členom logického súčtu, ďalej štvrtý člen logického súčtu je spojený so šestnástym členom logického súčtu a s devatnástym členom logického súčtu, ďalej piaty člen logického súčtu je spojený s trinástym členom logického súčtu a s devátnástym členom logického súčtu, ďalej šiesty člen logického súčtu je spojený so štrnástym členom logického súčtu a s dvadsiatym členom logického súčtu, ďalej siedmy člen logického súčtu je spojený s patnástym členom logického súčtu a so sedemnástym členom logického súčtu, ďalej osmy člen logického súčtu je spojený so šestnástym členom logického súčtu a osemnástym členom logického súčtu, ďalej deviaty člen logického súčtu je spojený s trinástym členom logického súčtu a s patnástym členom logického súčtu, ďalej desiaty člen logického súčtu je spojený so štrnástym členom logického súčtu a so šestnástym členom logického súčtu, ďalej jedenásty člen logického súčtu je spojený so sedemnástym členom logického súčtu a devatnástym členom logického súčtu, ďalej dvanásty člen logického súčtu je spojený s osemnástym členom logického súčtu a s dvadsiatym členom logického súčtu, ďalej trinásty člen logického súčtu je spojený s prvým členom logického súčtu a so šiestym členom logického súčtu, ďalej štrnásty člen logického súčtu je spojený s druhým členom logického súčtu a so siedmym členom logického súčtu, ďalej pátnásty člen logického súčtu je spojený s třetím členom logického súčtu a Osmým členom logického súčinu, ďalej šestnásty člen logického súčtu je spojený so štvrtým členom logického súčinu a s piatym členom logického súčinu, ďalej sedemnásty člen logického súčtu je spojený s prvým členom logického súčinu a s piatym členom logického súčinu, ďalej osemnásty člen logického súčtu je spojený s druhým členom logického súčinu a so šiestym členom logického súčinu, ďalej devatnásty člen logického súčtu je spojený s třetím členom logického súčinu a so siedmym členom logického súčinu, ďalej dvadsiaty člen logického súčtu je spojený so štvrtým členom logického súčinu a s ůsmim členom logického súčinu, pričom prvý, druhý a třetí a štvrtý člen logického súčinu sú připojené na dvadsiaty člen logického súčtu, ktorý je připojený na prvú vstupnú svorku a piaty, šiesty, siedmy a osmy člen logického súčinu sú připojené na dvadsiaty druhý člen logického súčtu, ktorý je připojený na druhů výstupnú svorku.The above-mentioned shortcomings are eliminated by a self-testable circuit for checking the code 1 of 24, which has four logical levels, according to the invention, the essence of which is that the first member of the logical sum is connected to the thirteenth member of the logical sum and to the twentieth member of the logical sum, further the second member of the logical sum is connected to the fourteenth member of the logical sum and to the seventeenth member of the logical sum, further the third member of the logical sum is connected to the fifteenth member of the logical sum and to the eighteenth member of the logical sum, further the fourth member of the logical sum is connected to the sixteenth member of the logical sum and to the nineteenth member of the logical sum, further the fifth member of the logical sum is connected to the thirteenth member of the logical sum and to the nineteenth member of the logical sum, further the sixth member of the logical sum is connected to the fourteenth member of the logical sum and to the twentieth member of the logical sum, further the seventh member of the logical sum is connected to the fifteenth member of the logical sum and to the seventeenth member of the logical sum, further the eighth member of the logical sum is connected to the sixteenth member of the logical sum and to the eighteenth member of the logical sum, further the ninth member of the logical sum is connected to the thirteenth member of the logical sum and to the fifteenth member of the logical sum, further the tenth member of the logical sum is connected to the fourteenth member of the logical sum and to the sixteenth member of the logical sum, further the eleventh member of the logical sum is connected to the seventeenth member of the logical sum and to the nineteenth member of the logical sum, further the twelfth member of the logical sum is connected to the eighteenth member of the logical sum and to the twentieth member of the logical sum, further the thirteenth member of the logical sum is connected to the first member of the logical sum and to the sixth member of the logical sum, further the fourteenth member of the logical sum is connected to the second member of the logical sum and to the seventh member of the logical sum, further the fifteenth member of the logical sum is connected to the third member of the logical sum and to the eighth member of the logical product, further the sixteenth member of the logical sum is connected to the fourth member of the logical product and to the fifth member of the logical product, further the seventeenth member of the logical sum is connected to the first member of the logical product and to the fifth member of the logical product, further the eighteenth member of the logical sum is connected to the second member of the logical product and to the sixth member of the logical product, further the nineteenth member of the logical sum is connected to the third member of the logical product and to the seventh member of the logical product, further the twentieth member of the logical sum is connected to the fourth member of the logical product and to the eighth member of the logical product, whereby the first, second and third and fourth members of the logical product are connected to the twentieth term of the logical sum, which is connected to the first input terminal, and the fifth, sixth, seventh and eighth terms of the logical product are connected to the twenty-second term of the logical sum, which is connected to the second output terminal.

Samotestovatelný logický obvod pre kontrolu kódu 1 z 24 podlá vynálezu je oproti doteraz známým podobným zariadením výhodný preto, že vyžaduje Iba 96 vstupov logických členov príslušnej štruktúrnej schémy, je potřebných iba 30 logických členov pre realizáciu logickej schémy a ďalej vyžaduje iba 4 logické úrovně logické} schémy.The self-testable logic circuit for checking the code 1 of 24 according to the invention is advantageous over similar devices known to date because it requires only 96 inputs of the logic elements of the respective structural diagram, only 30 logic elements are needed to implement the logic diagram and further requires only 4 logic levels of the logic diagram.

V dósledku toho sú pre realizáciu potřebné podstatné menšie náklady, ako u doterajších riešení. Oneskorenie odozvy je méňšie ako u doterajších schém.As a result, the implementation costs are significantly lower than with previous solutions. The response delay is less than with previous schemes.

Oneskorenie obidvoch výstupných funkcií je přibližné rovnaké, pretože zapojenie má pravidelná štruktúru.The delay of both output functions is approximately the same because the circuit has a regular structure.

Na pripojenom výkrese je znázorněný samotestovatelný logický obvod pre kontrolu kódu 1 z 24, ktorého prvý člen logického súčtu 30 je spojený s trinástym členom logického súčtu 42 a s dvadsiatym členom logického súčtu 49, dalej druhý člen logického súčtu 31 je spojený so štrnástym členom logického súčtu 43 a so sedemnástym členom logického súčtu 46, ďalej třetí člen logického súčtu 32 je spojený s patnástym členom logického súčtu 44 a s osemnástym členom logického súčtu 47, ďalej štvrtý Člen logického súčtu 33 je spojený so šestnástym členom logického súčtu 45 a s devátnástym členom logického súčtu 48, ďalej piaty člen logického súčtu 34 je spojený s trinástym členom logického súčtu 42 a s devatnástym členom logického súčtu 48, ďalej siesty člen logického súčtu 35 je spojený so štrnástym členom logického súčtu 43 a s dvadsiatym členom logického súčtu 49, dalej siedmy člen logického súčtu 36 je spojený s patnástym členom logického súčtu 44 a so sedemnástym členom logického súčtu 46, ďalej osmy člen logického súčtu 37 je spojený so šestnástym členom logického súčtu a s osemnástym členom logického súčtu 47, dalej deviaty člen logického súčtu 33 je spojený s trinástym členom logického súčtu 42 a s patnástym členom logického súčtu 44, dalej desiaty člen logického súčtu 39 je spojený so štrnástym členom logického súčtu 43 a so šestnástym členom logického súčtu 45, dalej jedenásty člen logického súčtu 40 je spojený so sedemnástym členom logického súčtu 46 a s devatnástym členom logického súčtu 48, dalej dvanásty člen logického súčtu 41 je spojený s osemnástym členom logického súčtu 47 a s dvadsiatym členom logického súčtu 49, dalej trinásty člen logického súčtu 42 je spojený s prvým členom logického súčinu 51 a so šiestym členom logického súčinu 56, dalej štrnásty člen logického súčinu 43 je spojený s druhým členom logického súčinu 52 a so siedmym členom logického súčinu 57, dalej pátnásty člen logického súčtu 44 je spojený s třetím členom logického súčinu 53 a s osmým členom logického súčinu 58, dalej šestnásty člen logického súčtu 45 je spojený so štvrtým členom logického súčinu 54 a s piatym členom logického súčinu 55,.. dalej sedemnásty člen logického súčtu je spojený s prvým členom logického súčinu 51 a s piatym členom logického súčinu 55, dalej osemnásty člen logického súčtu je spojený s druhým členom logického súčinu 52 a so šiestym členom logického súčinu 56, ďalej devatnásty člen logického súčtu 48 je spojený s třetím členom logického súčinu 53 a so siedmym členom logického súčinu 57, dalej dvadsiaty člen logického súčtu 49 je spojený so štvrtým členom logického súčinu 54 a s ósmym členom logického súčinu 58, pričom prvý člen logického súčinu 51, druhý člen logického súčinu 52, třetí člen logického súčinu 53 a štvr-1 tý člen logického súčinu 54 sú připojené na „ dvadsiaty prvý člen logického súčtu 61, ktorý je připojený na prvú vstupnú svorku 71 a piaty člen logického súčinu 55, siesty člen logického súčinu 56, siedtoy člen logického súčinu 57 a fismy člen logického súčinu 58 sú připojené na dvadsiaty druhý člen logického súčtu 62, ktorý je připojený na druhů výstupnú svorku 72. Vstupy prvého člena logického súčtu 30 sú připojené na vstupné svorky 1, 11, 3, 12. Vstupy druhého člena logického súčtu 31 sú připojené na vstupné svorky 4, 2, 6, 3. Vstupy tretieho Člena logického súčtu 32 sú připojené na vstupně svorky 7, 5, 9, 6. Vstupy štvrtého člena logického súčtu 33 sú připojené na vstupné svorky 10, 8, 12, 9. Vstupy piateho Člena logického súčinu 34 sú připojené na vstupné svorky 16, 20, 21, 8. Vstupy šiesteho člena logického súčtu 35 sú připojené na vstupné svorky 19, 23, 24, 21. Vstupy siedmeho člena logického súčtu 36 sú připojené na vstupné svorky 22, 14, 15, 24. Vstupy ósmeho člena logického súčtu 37 sú připojené na vstupné svorky 13, 17, 18, 15. Vstupy deviateho člena logického súčtu 37 sú připojené na vstupné svorky 2, 8, 17, 23. Vstupy desiateho člena logického súčtu 39 sú připojené na vstupné svorky 5, 11, '20, 14. Vstupy jedenásteho člena logického súčtu 40 sú připojené na vstupné svorky 1, 7, 13, 19. Vstupy dvanásteho člena logického súčtu 41 sú připojené na vstupné svorky 4, 10, 16, 22.The attached drawing shows a self-testable logic circuit for checking code 1 of 24, the first member of the logical sum 30 of which is connected to the thirteenth member of the logical sum 42 and to the twentieth member of the logical sum 49, further the second member of the logical sum 31 is connected to the fourteenth member of the logical sum 43 and to the seventeenth member of the logical sum 46, further the third member of the logical sum 32 is connected to the fifteenth member of the logical sum 44 and to the eighteenth member of the logical sum 47, further the fourth member of the logical sum 33 is connected to the sixteenth member of the logical sum 45 and to the nineteenth member of the logical sum 48, further the fifth member of the logical sum 34 is connected to the thirteenth member of the logical sum 42 and to the nineteenth member of the logical sum 48, further the sixth member of the logical sum of the sum 35 is connected to the fourteenth member of the logical sum 43 and to the twentieth member of the logical sum 49, further the seventh member of the logical sum 36 is connected to the fifteenth member of the logical sum 44 and to the seventeenth member of the logical sum 46, further the eighth member of the logical sum 37 is connected to the sixteenth member of the logical sum and to the eighteenth member of the logical sum 47, further the ninth member of the logical sum 33 is connected to the thirteenth member of the logical sum 42 and to the fifteenth member of the logical sum 44, further the tenth member of the logical sum 39 is connected to the fourteenth member of the logical sum 43 and to the sixteenth member of the logical sum 45, further the eleventh member of the logical sum 40 is connected to the seventeenth member of the logical sum 46 and to the nineteenth member of the logical sum 48, further the twelfth term of the logical sum 41 is connected to the eighteenth term of the logical sum 47 and to the twentieth term of the logical sum 49, further the thirteenth term of the logical sum 42 is connected to the first term of the logical product 51 and to the sixth term of the logical product 56, further the fourteenth term of the logical product 43 is connected to the second term of the logical product 52 and to the seventh term of the logical product 57, further the fifteenth term of the logical sum 44 is connected to the third term of the logical product 53 and to the eighth term of the logical product 58, further the sixteenth term of the logical sum 45 is connected to the fourth term of the logical product 54 and to the fifth term of the logical product 55,.. further the seventeenth term of the logical sum is connected to the first term of the logical product 51 and to the fifth term of the logical product 55, further, the eighteenth term of the logical sum is connected to the second term of the logical product 52 and to the sixth term of the logical product 56, further, the nineteenth term of the logical sum 48 is connected to the third term of the logical product 53 and to the seventh term of the logical product 57, further, the twentieth term of the logical sum 49 is connected to the fourth term of the logical product 54 and to the eighth term of the logical product 58, wherein the first term of the logical product 51, the second term of the logical product 52, the third term of the logical product 53 and the fourth term of the logical product 54 are connected to the twenty-first term of the logical sum 61, which is connected to the first input terminal 71 and the fifth term of the logical product 55, the sixth term of the logical product 56, the seventh term of the logical product 57 and the fisth term of the logical product 58 are connected to the twenty-second member of the logical sum 62, which is connected to the second output terminal 72. The inputs of the first member of the logical sum 30 are connected to the input terminals 1, 11, 3, 12. The inputs of the second member of the logical sum 31 are connected to the input terminals 4, 2, 6, 3. The inputs of the third member of the logical sum 32 are connected to the input terminals 7, 5, 9, 6. The inputs of the fourth member of the logical sum 33 are connected to the input terminals 10, 8, 12, 9. The inputs of the fifth member of the logical product 34 are connected to the input terminals 16, 20, 21, 8. The inputs of the sixth member of the logical sum 35 are connected to the input terminals 19, 23, 24, 21. The inputs of the seventh member of the logical sum 36 are connected to input terminals 22, 14, 15, 24. The inputs of the eighth member of the logical sum 37 are connected to input terminals 13, 17, 18, 15. The inputs of the ninth member of the logical sum 37 are connected to input terminals 2, 8, 17, 23. The inputs of the tenth member of the logical sum 39 are connected to input terminals 5, 11, '20, 14. The inputs of the eleventh member of the logical sum 40 are connected to input terminals 1, 7, 13, 19. The inputs of the twelfth member of the logical sum 41 are connected to input terminals 4, 10, 16, 22.

Činnost samotestovateíného logického obvodu pre kontrolu kódu 1 z 24 je nasledovná. Ak sa na vstupné svorky obvodu privedie kód 1 z 24, potom na jeho výstupných svorkách 71, 72 bude kód 1 z 2. Pri inej kódovej kvalifikácii, alebo pri jednej logickej poruche v samotnom obvode bude na výstupe kvalifikácie 0,0 alebo 1,1, ktorá detekuje poruchu. To, že obvod je samotestovateíný pramení z toho, že pri akejkolvek poruche, ktoréhokofvek logického člena existuje aspoň jedna kódová konfigurácia kódu 1 z 24, pri ktorej sa táto porucha prejaví výstupom Fi = F2, t. j. 1,1 alebo 0,0.The operation of a self-testable logic circuit for checking code 1 of 24 is as follows. If code 1 of 24 is applied to the input terminals of the circuit, then code 1 of 2 will be present at its output terminals 71, 72. With a different code qualification, or with a single logical fault in the circuit itself, the qualification output will be 0.0 or 1.1, which detects the fault. The fact that the circuit is self-testable stems from the fact that with any fault of any logical element, there is at least one code configuration of code 1 of 24, in which this fault will be reflected in the output Fi = F2, i.e. 1.1 or 0.0.

Súbor vstupných logických premenných (at, a2...a24) budeme v ďalšom rozlišovat ich poradím i — (1, 2, 3 ... 24 ).The set of input logical variables (at, a2...a24) will be further distinguished by their order i — (1, 2, 3 ... 24 ).

Rozdělme súbor (i) na dva rovnaků Velké podsúbory:Let's divide the file (i) into two equal large subfiles:

A= (1, 2,3...12),A= (1, 2,3...12),

B = (13, 14...24).B = (13, 14...24).

Prvý krok syntézy pre SKO kódu 1 z 24 předpokládá vytvorenie dvoch matic:The first step of synthesis for SKO code 1 of 24 involves the creation of two matrices:

Al° Al° A20 A2 0 A3° A3° Bi° Bi° B2° B2° B3° B3° 1 1 2 2 3 3 13 13 14 14 15 15 4 4 5 5 6 6 ||B|| = ||B|| = 16 16 17 17 16 16 7 7 8 8 9 9 19 19 20 20 21 21 10 10 11 11 12 12 22 22 23 23 24 24

244531 7244531 7

Stípce matic sú označené ako stípcové vektory Ai, A2, A3 a Bi, B2, B3. Například Al (1, 4, 7, !(J).The columns of the matrices are denoted as column vectors Ai, A2, A3 and Bi, B2, B3. For example, Al (1, 4, 7, !(J).

• Index t v označení Aj1 má význak cyklického posunu zložiek vektora Aj o t miest víavo.'Například Al1 = (4, 7, 10, 1), vznikne z Ai posunutím o jedno miesto víavo.• The index tv designation Aj 1 has the sign of a cyclic shift of the components of the vector Aj by places víavo. For example, Al 1 = (4, 7, 10, 1), is formed from Ai by shifting it by one place víavo.

Druhý krok — s pomocou algebry sa može vyhíadať súbor posunutí t = (—3, —2,Second step — using algebra, we can find the set of displacements t = (—3, —2,

-1, 0, 1, 2, 3) tak, aby nasledujúce algebraické výrazy pre logické funkcie Fi a F2 splňali nasledujúce podmienky obvodu pre kód 1 z.24:-1, 0, 1, 2, 3) so that the following algebraic expressions for the logical functions Fi and F2 satisfy the following circuit conditions for code 1 of.24:

a) Rozlíšenie kódu 1 z 24 . b) Příslušná realizácia musí byť samotestóvatelný logický obvod cj Počet vstupov logických členov je mlnimálny.a) Code resolution 1 out of 24. b) The corresponding implementation must be a self-testing logic circuit cj The number of inputs of the logic elements is minimal.

Claims (1)

8 2445317 Stípce matic sú označené ako stípcové vektory Ai, A2, A3 a Bi, B2, B3. Například Al" (1, 4, 7, 1(1). • Index ΐ v označení Aj1 má význak cyklic-kého posunu zložiek vektora A; o t miestvlavo.'Například Ai1 = (4, 7, 10, 1), vznik-ne z Ai° posunutím o jedno miesto víavo. Druhý krok — s pomocou algebry sa mů-že vyhíadať súbor posunutí t = (—3, —2, —1, 0, 1, 2, 3) tak, aby nasledujúce alge-braické výrazy pre logické funkcie Fi a F2spíňali nasledujúce podmienky obvodu prekód 1 z.24: a) Rozlíšenie kódu 1 z 24. b) Příslušná realizácia musí byť samotes-tóvatelný logický obvod c) Počet vstupov logických členov je ml-nimálny. Tíeto podmienky spíňa nasledujúce rieše-nie. Za vektory sú dosadené stípce matic||A|| a ||B|| posunuté vhodným spósobom cyk-licky o t miest, t =--- (0, 1, 2, 3, —1, —2, —3). Fi — j (Al() 4- A21 + A3u + A3~x) + 4- (B11 + B22 4- B31 + B3-1) 4-4- (A20 4- A22 + B21 + B2“1)] [ (Al1 + A20 + A3° 4-Al1] + 4- (Βΐ-14-Β2θ4-Β3° + B3-1) 4- 4- (Al° + Al2 4- Blu 4- B12) ] F2 = [ (Alu + A2“1 4-A30 4-A3_1) 4- PREDMET Samotestovatelný logický obvod pre kon-trolu kódu 1 z 24, ktorý má štyri logickéúrovně a vyznačujúci sa tým, že prvý členlogického súčtu (30) je spojený s trinástymčlenom logického súčtu (42) as dvadsiatymčlenom logického súčtu (49), ďalej druhýčlen logického súčtu (31) je spojený soštrnástym členom logického súčtu (43) a sosedemnástym členom logického súčtu (46),ďalej třetí člen logického súčtu (32) je spo-jený s pátnástym členom logického súčtu(44) as osemnástym členom logického súč-Itu (47), ďalej štvrtý člen logického súčtu(33) je spojený so šestnástym členom logic-kého súčtu (45) as devatnástym členom lo-gického súčtu (48), ďalej piaty člen logic-kého súčtu (34) je spojený s trinástym čle-nom logického súčtu (42) a s devatnástymčlenom logického súčtu (48), ďalej siestyčlen logického súčtu (35) je spojený soštrnástym členom logického súčtu (43) a sdvadsiatym členom logického súčtu (49),ďalej siedmy člen logického súčtu (36) jespojený s pátnástym členom logického súč-tu (44) a so sedemnástym členom logické-ho súčtu (46), ďalej osmy člen logickéhosúčtu (37) je spojený so šestnástym členomlogického súčtu (45) a s osemnástym čle-nom logického súčtu (47), ďalej deviatyčlen logického súčtu (38) je spojený s tri- 4-(Bl14-B22 4-B314-B3-1)4-4- (A2° 4-A22 4-B21 4-B2-1)] [ (Al2 4- A21 4- A31 4- Al2) 4-4- (Bl° 4-B21 4-B31 4-B3°) 4-4- (A1I4- Ai° + B.11 4- BiO)] Popis konkrétnej realizácie je uvedený vobjasnění výkresu a konkrétnu realizáciumožno využit pri konštrukcii logických sy-stémov s detekciou porúch, napr. pri kon-trole správnosti chovania sa sekvenčnéhologického obvodu, ktorý pracuje s vnútor-ným kódom 1 z 24. Pri poruche budiacehoobvodu automatu, alebo v spatnej vazbě sazmění počet jedničiek vnútorného stavu asamotestovatelný logický obvod túto poru-chu zistí. S malým doplněním možno sché-mu použiť aj pre kód 23 z 24. Typická jekontrola správnosti výběru jednej z 24 li-niek zbernice. Konkrétnu realizáciu zariadenia podlávynálezu možno použiť pri návrhu častí po-čítačových systémov, ktoré pracují spoíah-livo a bezpečne, ako napr.: Převodníky kó-dov z nějakého kódu do kódu 1 z 24, re-gistre, čítače, bezpečná a spolahlivá kontro-la výběru jednej z dvadsaťštyri jednotiek,připojených na dvadsaťštyri linkovú zber-nicu, kontrola přenosu dát, ktoré sú zakó-dované kódom 4-1 z 24, návrh automatovfail safe, kontrola demultplexora, ktorá má24 kanálov, atď. VYNALEZU nástym členom logického súčtu (42) a spátnástym členom logického súčtu (44), dá-le j desiaty člen logického súčtu (39) je spo-jený so štrnástym členom logického súčtu(43) a so šestnástym členom logického súč-tu (45), ďalej jedenásty člen logického súč-tu (40) je spojený so sedemnástym členomlogického súčtu (46) a devatnástym členomlogického súčtu (48), ďalej dvanásty členlogického súčtu (41) je spojený s osemnás-tym členom logického súčtu (47) a s dva-dsiatym členom logického súčtu (49), dá-le j trinásty člen logického súčtu (42) jespojený s prvým členom logického súčtu(51) a so šiestym členom logického súčinu(56), ďalej štrnásty člen logického súčtuje spojený s druhým členom logického sú-činu (52) a so siedmym členom logickéhosúčinu (57), ďalej patnásty člen logickéhosúčtu (44) je spojený s třetím členom lo-gického súčinu (53) a s osmým členom lo-gického súčinu (58), ďalej šestnásty členlogického súčtu (45) je spojený so štvrtýmčlenom logického súčinu (54) a s piatymčlenom logického súčinu (55), ďalej sedem-násty člen logického súčtu (46) je spojenýs prvým členom logického súčinu (51) a spiatym členom logického súčinu (55), ďalejosemnásty člen logického súčtu (47) je spo- 10 jeny s druhým členom logického súčinu(52) a so šiestym členom logického súčinu(56), ďalej devatnásty člen logického súčtu(48) je spojený s třetím členom logickéhosúčinu (53) a so siedmym členom logické-ho súčinu (57), ďalej dvadsiaty člen logic-kého súčtu (49) je spojený so štvrtým čle-nom logického súčinu (54) as osmým čle-nom logického súčinu (58), pričom prvý, druhý, třetí a štvrtý člen logického súčinu(51, 52, 53, 54) sú připojené na dvadsiatyprvý člen logického súčtu (61), ktorý jepřipojený na prvú výstupnú svorku (71) apiaty, siesty, siedmy a osmy člen logické-ho súčinu (55, 56, 57 a 58) sú připojené nadvadsiaty druhý člen logického súčtu (62),ktorý je připojený na druhů výstupnú svor-ku (72). 1 list výkresov8 2445317 Matrix bars are referred to as column vectors A1, A2, A3 and Bi, B2, B3. For example, Al "(1, 4, 7, 1 (1). • Index ΐ in the designation Aj1 has the cyclic shift character of vector components A, ot, locally. For example, Ai1 = (4, 7, 10, 1), the second step - with the help of algebra, the set of displacements t = (—3, —2, —1, 0, 1, 2, 3) can be found so that the next algebraic the terms for the logical functions Fi and F2 match the following conditions of the precoding circuit 1 z.24: a) Code resolution 1 from 24. b) The relevant implementation must be a self-tunable logic circuit c) The number of inputs of the logic members is the same. The vectors are represented by columns of matrices || A || and || B || shifted in a suitable way by cyclic positions, t = --- (0, 1, 2, 3, —1, —2, - 3) Fi - j (Al () 4- A21 + A3u + A3 ~ x) + 4- (B11 + B22 4- B31 + B3-1) 4-4- (A20 4- A22 + B21 + B2) 1)] [(Al1 + A20 + A3 ° 4-Al1] + 4- (14-14-Β2θ4-°3 ° + B3-1) 4- 4- (Al ° + Al2 4 BluBlu 4- B12)] F2 = [(Alu + A2 “4-A30 4-A3_1) 4- SUBJECT A self-testable logic circuit for code control 1 of 24 having four logic levels, characterized in that the first logical sum (30) is associated with a thirteen-member logical the sum of (42) and the twenty-member of the logical sum (49), the second member of the logical sum (31) is connected to the fourth member of the logical sum (43) and the seventh member of the logical sum (46), the third member of the logical sum (32) is linked to the fifth member of the logical sum (44) and the eighteenth member of the logical sum (47), the fourth member of the logical sum (33) is associated with the sixteenth member of the logical sum (45) and the nineteenth member of the logical sum (48), the fifth member of the logical sum (34) is connected to the thirteenth member of the logical sum (42) and the ninth-member of the logical sum (48), and the sixth of the logical sum (35) is connected by a logical member the sum (43) and the fifth member of the logical sum (49), the seventh member of the logical sum (36) associated with the fifth member of the logical sum (44) and the seventeenth member of the logical sum (46), the eighth member of the logic account ( 37) is coupled to a sixth sixth member sum (45) and an eighteenth member of the logical sum (47), followed by a ninth member of the logical sum (38) is connected to a tri-4- (Bl14-B22 4-B314-B3-1) 4- 4- (A2 ° 4-A22 4-B21 4-B2-1)] [(Al2 4- A21 4- A31 4- Al2) 4-4- (Bl ° 4-B21 4-B31 4-B3 °) 4 -4- (A1I4-Al1 + B.11-4 BiO)] A description of a particular embodiment is given in the explanation of the drawing and, in particular, will be utilized in the construction of fault detection logic systems, e.g. which works with the internal code 1 of 24. In the case of the excitation circuit breaker failure, or in poor linkage, the number of ones of the internal state is altered and the self-testable logical ob from this fault. With a small addition, the 23 of 24 code can also be used. Typically, one of the 24 bus bars is selected correctly. A particular embodiment of the underlay device can be used to design parts of computer systems that operate reliably and safely, such as: Code converters from code to code 1 of 24, registers, counters, secure and reliable controls and selecting one of twenty-four units connected to 24 line bus, checking data transmission that is encoded by 4-1 of 24, designing a safe-safe design, checking a demultlexer having 24 channels, etc. FILLED by a logical sum member ( 42) and the fifth member of the logical sum (44), the next tenth member of the logical sum (39) is associated with the fourteenth member of the logical sum (43) and the sixteenth member of the logical sum (45), the eleventh member of the logical sum the sum (40) is associated with the seventeenth memberlogical sum (46) and the nineteenth memberlogical sum (48), and the twelfth memberlogical sum (41) is associated with the eighty the fourth member of the logical sum (47) and the sixth member of the logical addition (49), the thirteenth member of the logical sum (42) connected to the first member of the logical sum (51) and the sixth member of the logical product (56), in addition, the fourteenth member of the logical sum associated with the second member of the logical sum (52) and the seventh member of the logical effect (57), and the fifth member of the logical account (44) is associated with the third member of the logical product (53) and the eighth member of the logical The product (58), the sixteenth logical sum (45), is associated with the fourth member of the logical product (54) and the fifth member of the logical product (55), the seven-member member of the logical sum (46) is connected to the first member of the logical product (51) and linked. the member of the logical product (55), the fifteenth member of the logical sum (47), is associated with the second member of the logical product (52) and the sixth member of the logical product (56), followed by the nineteenth member the logical sum (48) is associated with the third logicfunction member (53) and with the seventh logical product member (57), the twenty member of the logical sum (49) is associated with the fourth member of the logical product (54) and the eighth a member of the logical product (58), wherein the first, second, third and fourth members of the logical product (51, 52, 53, 54) are connected to a twenty-first member of the logical sum (61) which is connected to the first output terminal (71) and then , the siesta, seventh and eighth members of the logical product (55, 56, 57 and 58) are coupled to the second second member of the logic sum (62), which is connected to the output terminal (72). 1 sheet of drawings
CS812777A 1981-04-13 1981-04-13 Self-Testable Code Check Circuit 1 of 24 CS244551B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS812777A CS244551B1 (en) 1981-04-13 1981-04-13 Self-Testable Code Check Circuit 1 of 24

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS812777A CS244551B1 (en) 1981-04-13 1981-04-13 Self-Testable Code Check Circuit 1 of 24

Publications (2)

Publication Number Publication Date
CS277781A1 CS277781A1 (en) 1985-08-15
CS244551B1 true CS244551B1 (en) 1986-07-17

Family

ID=5365832

Family Applications (1)

Application Number Title Priority Date Filing Date
CS812777A CS244551B1 (en) 1981-04-13 1981-04-13 Self-Testable Code Check Circuit 1 of 24

Country Status (1)

Country Link
CS (1) CS244551B1 (en)

Also Published As

Publication number Publication date
CS277781A1 (en) 1985-08-15

Similar Documents

Publication Publication Date Title
JP3939698B2 (en) Programmable gate array with interconnect logic supporting embedded fixed logic circuits
US6029220A (en) Pipelined semiconductor devices suitable for ultra large scale integration
US8947954B2 (en) Random access memory for use in an emulation environment
KR870003572A (en) Semiconductor Integrated Circuits and Systems
EP0118704A1 (en) Integrated circuit device and method of diagnosing the same
GB952804A (en) An electrical translator with an error-connecting circuit
JP2554785B2 (en) Display drive control integrated circuit and display system
EP0563597B1 (en) Asic-prototyper
Murphy et al. A CMOS 32b single chip microprocessor
KR930003159A (en) Semiconductor memory
CS244551B1 (en) Self-Testable Code Check Circuit 1 of 24
DE3916811C2 (en)
DE4233271C2 (en) Integrated semiconductor circuit arrangement with an error detection function
US5546566A (en) Emulation system for microcomputer
JPH0775118B2 (en) Semiconductor memory device
DE69621113T2 (en) emulation system
WO1995027952A3 (en) Data processing apparatus
CN101546745B (en) Chip Interconnect Hybrid Mechanism
JP2534652B2 (en) Semiconductor integrated circuit
DE10338675A1 (en) Reserve input / output buffer
JPS59109966A (en) Semiconductor integrating circuit device having crossbar switch
US4897641A (en) Space switch
Zingg et al. A terminal multiplexor application of Ovonic memories
Nakamura et al. LORES-Logic Reorganization System
KR910016064A (en) Semiconductor integrated circuit device