CS244474B1 - Electrical clock synchronizer wiring - Google Patents
Electrical clock synchronizer wiring Download PDFInfo
- Publication number
- CS244474B1 CS244474B1 CS845520A CS552084A CS244474B1 CS 244474 B1 CS244474 B1 CS 244474B1 CS 845520 A CS845520 A CS 845520A CS 552084 A CS552084 A CS 552084A CS 244474 B1 CS244474 B1 CS 244474B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- detector
- output
- memory
- time
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
ftežení se týká oboru aěření Sasu. Princip vynálezu spočívá v toa, i· vysokofrekvenční výetupy /12. 22. MZ/ přijíaačů /1, 2, M/ jsou propojeny přes ědružovač /4/ vysokofrekven čních signálů, detektor /5/ časových zna ček, vzorkovací detektor /6/ » paaětl a poaocný vzorkovací detektor /7/ o paaětl s necitový· diekriainátorea /8/, jehož výstup /83/ je přee elektronická hodiny /3/, zdroj /9/ vzorkovacích iapulsů, vzorkovací detektor /6/ e poaoený vzorkovací detektor /7/ propojen a první· a druhý· boční· vstupe· / /8}, 82/ napětováho dlskrlalnátoru /8The invention relates to the field of measurement of SAS. The principle of the invention consists in that the high-frequency outputs /12. 22. MZ/ of the receivers /1, 2, M/ are connected via a high-frequency signal coupler /4/, a time stamp detector /5/, a sampling detector /6/ and a secondary sampling detector /7/ to a secondary sampling detector /8/, the output of which /83/ is connected via an electronic clock /3/, a source /9/ of sampling pulses, the sampling detector /6/ and the secondary sampling detector /7/ are connected to the first and second side inputs / /8}, 82/ of a voltage divider /8
Description
Vynález se týká zapojeni synchronizátoru elektronických hodin opatřených vstupe· pro řízeni frekvence nebo fáze poskytovaných časových impulsů.The invention relates to the connection of an electronic clock synchronizer provided with inputs for controlling the frequency or phase of the provided time pulses.
V řadě oborů, jako je např. seismologie, kosmický výzkum, energetika, spoje apod., je třeba zajistit jednotnost časových stupnic velkého počtu elektronických hodin rozptýlených na velkém území.In a number of fields, such as seismology, space research, energy, communications, etc., it is necessary to ensure uniformity of time scales of a large number of electronic clocks dispersed over a large area.
Jedné se přitom nejen o vzájemný soulad časovýeh stupnic jednotlivých hodin mezi sebou, ale i o jejich přesně definovaný vztah k oficiální časové stupnici. Požadovaného cíle se dosahuje automatickým řízením hodin, nejčastěji pomocí dlouhovlnných stanic přesného času a frekvence.This is not only about the mutual consistency of the time scales of the individual hours among themselves, but also about their precisely defined relationship to the official time scale. The desired goal is achieved by automatic clock control, most often using long-wave stations of accurate time and frequency.
Dosud známé zapojení synchronizétorů používají k tomuto účelu fázový závěs základního oscilátoru hodin, kde jako reference slouží signál nosné vlny řídící stanice.The hitherto known connection of synchronizers uses for this purpose a phase lock of the basic clock oscillator, where the carrier signal of the control station is used as a reference.
Tato zapojení umožňují sice s vysokou přesností reprodukovat kmitočet řídicího signálu a tím eliminovat chod hodin, ale nedokáží automaticky reprodukovat časovou stupnici, tj. nastavit správný čas.These connections allow to reproduce the frequency of the control signal with high accuracy and thus eliminate clock operation, but they cannot automatically reproduce the time scale, ie set the correct time.
Nastaveni času je třeba v těchto případech provádět dodatečně například podle časových značek řídicího signálu, detekovaných a vyhodnocovaných v pomocných obvodech a fixní rozhodovací úrovní.The time setting in these cases must be additionally made, for example, according to the timing marks of the control signal detected and evaluated in the auxiliary circuits and the fixed decision level.
Nedostatkem těchto řeěení je skutečnost, že při ztrátě řídicího signálu i na poměrně krátkou dobu dochází ke ztrátám cyklů a k nevratným fázovým posuvům, která sa v čase kumulují a způsobují tak trvale rostoucí odchylku časové stupnice.A disadvantage of these solutions is the fact that the loss of the control signal for a relatively short time results in loss of cycles and irreversible phase shifts, which accumulate over time, causing a continuously increasing deviation of the time scale.
Poněvadž obvody fázového závěsu na nosnou vlnu mohou současně využívat pouze jeden řídicí signál, je technická řeěení, která by splňovalo požadavek zálohování funkce využitím několika řídicích stanic, značně složité, přičemž ani přepínání řldieíeh signálů obecně nevylučuje již zmíněnou kumulaci fázové odchylky.Since the carrier phase locks can use only one control signal at a time, a technical solution that would satisfy the requirement to back up a function by using several control stations is quite complex, and switching of signal sequences generally does not exclude the aforementioned phase deviation accumulation.
V důsledku fixní rozhodovací úrovně v detektorech časových značek je funkce zařízení i přesnost reprodukce časové stupnice silně závislé na poměru signálu k šumu a na úrovni řídicího signálu.Due to the fixed decision level in the time stamp detectors, both the function of the device and the accuracy of the time scale reproduction are strongly dependent on the signal to noise ratio and the control signal level.
Týto nedostatky odstraňuje zapojení synchronizátoru elektronických hodin, opatřených vstupem pro řízení kmitočtu nebo fáze poskytovaných časových impulsů podle vynálezu, Jehoě podstata spočívá v tom, že vysokofrekvenční výstupy přijímačů řídicích časových signálů jsou spojeny s příslušnými vstupy sdruěovačs pro vysokofrekvenční signály, jehoě výstup je spojen se vstupem detektoru časovýeh značek, jehoě výstup je spojen jednak aa signálovým vstupem základního vzorkovacího detektoru s pamětí, jednak ee signálovým vstupem pomocného vzorkovacího detektoru s pamětí.These drawbacks are eliminated by the wiring of an electronic clock synchronizer provided with an input for controlling the frequency or phase of the provided time pulses according to the invention. It is based on the fact that the high frequency outputs of the control time signal receivers are connected to respective inputs of the high frequency signal combiners. the output of the time stamp is connected to the signal input of the basic sampling detector to the memory and to the signal input of the auxiliary sampling detector to the memory.
Výstup základního vzorkovacího detektoru s pamětí je spojen s prvním komparačním vstupem nepětového diskriminétoru a výstup pomocného vzorkovacího detektoru s pamětí je spojen s druhým komparačním vstupem nepilového diskriminétoru, jehoě ovládací výstup je spojen s řídicím vstupem elektronických hodin, přičemě jejich výstup pro časové impulsy je spojen ee vstupem zdroje vzorkovacích impulsů, jehoě výstup pro základní vzorkovací impuls je spojen s druhým vstupem základního vzorkovacího detektoru a pamětí a jehoě výstup pro pomocný vzorkovací impuls spoěděný vzhledem k základnímu vzorkovacímu impulsu je spojen e druhým vstupem pomocného vzorkovacího detektoru s paměti.The output of the basic sampling detector with memory is connected to the first comparator input of the non-discriminator, and the output of the auxiliary sampling detector with memory is connected to the second comparative input of the non-pilot discriminator, its control output is connected to the control input of the electronic clock. an input of a sampling pulse source whose output for the basic sampling pulse is coupled to a second input of the basic sampling detector and memory and its output for the auxiliary sampling pulse shared with respect to the basic sampling pulse is coupled to the second input of the auxiliary sampling detector from memory.
Výhoda napojení synchronizátoru elektronických hodin, opatřených vstupem pro řízení kmitočtu nebo fáze poskytovaných časových impulsů podle vynálezu spočívá v tom, ěs realizuje fázový závěs jejich oscilátoru na demodulované časové značky s periodou jedné sekundy.The advantage of connecting an electronic clock synchronizer provided with an input for controlling the frequency or phase of the provided time pulses according to the invention is that it realizes the phase lock of their oscillator on demodulated time stamps with a period of one second.
Vzhledem k této dlouhé periodé nedochází ke ztrátě cyklu ani při poměrně dlouhodobém autonomním provozu elektronických hodin. Časová odchylka, kterou hodiny během tohoto autonomního provozu naakumulují, je po obnovení synchronizace postupně vyrovnána.Due to this long period, the cycle is not lost even in the relatively long-term autonomous operation of the electronic clock. The time deviation accumulated by the clock during this autonomous operation is gradually compensated as the synchronization resumes.
řřitom zpoždění pomocného vzorkovacího impulsu vzhledem k základnímu impulsu o časový interval delěí než časová značka zgjištuje že synchronní režim nastává při koincidenci základního vzorkovacího impulsu s počátkem relevantní hrany řídicí časové značky a časová stupnice je tedy definována s vysokou přesností.in addition, the delay of the auxiliary sampling pulse relative to the base pulse by a time interval greater than the time stamp detects that the synchronous mode occurs when the base sampling pulse coincides with the start of the relevant edge of the control time stamp and the time scale is thus defined with high accuracy.
Další výhodou zapojení synchronizátoru dle vynálezu je možnost sloučit libovolný počet řídicích signálů a k řízení hodin využívat jejich součet. Při výpadku jednotlivých řídicích stanic pak k neruáení synchronizace nemůže dojít.Another advantage of connecting the synchronizer according to the invention is the possibility to combine any number of control signals and to use the sum of them to control the clock. If the individual control stations fail, the synchronization cannot be interrupted.
Přesnost synchronizace činí v tomto případě několik milisekund, například na celém evropském kontinentě. Přitom je zapojení synchronizátoru podle vynálezu schopno spolehlivě synchronizovat elektronické hodiny i při velmi nepříznivých gumových poměrech, nebot jého napětový diskriminátor zpracovává relativní a nikoliv absolutní úrovně porovnávaných vstupních napětí.The synchronization accuracy in this case is several milliseconds, for example on the whole European continent. In this connection, the synchronizer circuit according to the invention is able to reliably synchronize the electronic clock even at very unfavorable rubber conditions, since the voltage discriminator processes the relative and not absolute levels of the compared input voltages.
Příklad zapojení synchronizátoru elektronických hodin opatřených vstupem pro řízení kmitočtu nebo fáze poskytovaných časových impulsů je uveden na výkrese, který představuje jeho bloková schéma.An example of the wiring of an electronic clock synchronizer provided with an input for controlling the frequency or phase of the provided time pulses is shown in the drawing which represents its block diagram.
Vysokofrekvenční výstupy ig, gg, N2 přijímačů £, g, g řídicích časových signálů jsou spojeny s příslušnými vstupy £1, £g, 4N sdružovače £ vysokofrekvenčních signálů, jehož výstup ££ je spojen se vstupem £1 detektoru £ časových značek, jehož výstup £g je spojen jednak se signálovým vstupem 61 základního vzorkovacího detektoru £ s pamětí, jednak se signálovým vstupem £1 pomocného vzorkovacího detektoru £ s pamětí, přičemž výstup 63 základního vzorkovacího detektoru g s pamětí je spojen s prvním komparačním vstupem gj. napětováho diskriminátoru g a výstup ££ pomocného vzorkovacího detektoru £ s pamětí je spojen s druhým komparačním vstupem gg napětováho diskriminátoru g, jehož ovládací výstup gg je spojen s řídicím vstupem £1 elektronických hodin £, jejichž výstup 2í Pro časové impulsy je spojen se vstupem £1 zdroje £ vzorkovacích impulsů, jehož výstup gg pro základní vzorkovací impuls je spojen se vzorkovacím vstupem gg základního vzorkovacího detektoru g s pamětí, a jehož výstup 93 pro pomocný vzorkovací impuls je spojen s druhým vstupem 72 pomocného vzorkovacího detektoru s pamětí.The high-frequency outputs ig, gg, N2 of the time control signal receivers £, g, g are coupled to the respective inputs 11, gg, 4N of the high-frequency signal combiner jehož whose output £ is coupled to the input 1 1 of the timestamp detector jehož. It is connected to the signal input 61 of the basic memory sample detector 6 and to the signal input 61 of the auxiliary memory sample detector 6, and the output 63 of the basic memory sample detector g is connected to the first comparative input gj. napětováho ga discriminator output sampling detector ££ £ auxiliary memory is connected to the second input of comparator discriminator napětováho gg g gg whose control output is connected to the control input of the electronic clock £ 1 £ whose output 2f P ro temporal pulses is connected to input £ 1, a sample pulse source 6, whose output gg for the basic sample pulse is coupled to the sample input gg of the basic sample detector g with memory, and whose output 93 for the auxiliary sample pulse is coupled to the second input 72 of the auxiliary sample detector with memory.
Funkce synchronizátoru spočívá v tom, že řídicí vysokofrekvenční signály z výstupů JLg, iít ež gg přijímačů £, g až g prvního, druhého až N-táho časového signálu, kde N 2 , je celá číslo, jsou vedeny na vstupy JJ., gg až £& sdružovače vysokofrekvenčních signálů £, v němž se tyto vysokofrekvenční signály lineárně sčítají a výsledný součtový signál je veden z výstupu ££ sdružovače £ na vstup £1 detektoru £ časových značek.The function of the synchronizer is that the control high-frequency signals from the outputs Jg, i.e. gg of the receivers G1 to g of the first, second to N th time signals, where N 2, is an integer, are applied to the inputs J, gg to g. The high frequency signal combiner 6, in which the high frequency signals are summed linearly, and the resulting sum signal is fed from the combiner output 8, to an input 8 of the timestamp detector 6.
'foto prosté aečtení různých vysokofrekvenčních signálů je možné díky tomu, že všechny jejich časové značky jsou koherentní a jejich časové posuvy, v místě příjmu jsou zanedbatelné vzhledem k délce časové značky.The simple reading of the various RF signals is possible because all their time stamps are coherent and their time shifts are negligible at the reception point with respect to the length of the time stamp.
Z hlediska časových značek tedy nedochází k interferenci, naopak jednotlivé signály se navzájem podporují, výsledkem čehož je zlepšení poměru signálu k šumu. Modulační obálka výsledného sdruženého časového signálu snímaná z výstupu gg detektoru £ se přivádí na signálový vstup gj, základního vzorkovacího detektoru g s pamětí a na signálový vstup 71 pomocného vzorkovacího detektoru £ s pamětí.In terms of time stamps, therefore, there is no interference, on the contrary, the individual signals support each other, resulting in an improved signal to noise ratio. The modulation envelope of the resultant associated time signal sensed from the output gg of the detector 6 is applied to the signal input gj, the basic sample detector g with the memory, and the signal input 71 of the auxiliary sample detector 6 with the memory.
V základním vzorkovacím detektoru g a paměti jemodulační obálka vzorkována základním vzorkovacím impulsem přiváděným na jeho vzorkovací vstup gg z výstupu 92 zdroje vzorkovacích impulsů £, v němž byl tento základní vzorkovací impuls odvozen z relevantní hra244474 4 ny časového impulsu přiváděného z výstupu 22 elektronických hodin 2 na vstup ££ zdroje vzorkovacích impulsů £.In the basic sampling detector g, the fine-grained envelope is sampled by a basic sampling pulse supplied to its sampling input gg from the output pulse source output 92, in which the basic sampling pulse was derived from the relevant time pulse input from the electronic clock output 22 output 22. Sample pulse sources £.
Ve zdroji vzorkovacích impulsů J se vyrábí pomocný vzorkovací impuls zpožděný ze základním vzorkovacím impulsem o více než délku časové značky, který se z výstupu £2 zdroje vzorkovač/ch impulsů £ přivádí na vstup 72 pomocného vzorkovacího detektoru 2 s pamětí, kde slouží ke vzorkování modulační obálky sdruženého časového pignálu přiváděného na vstup 71 pomocného vzorkovacího detektoru s pamětí 2*At the sampling pulse source J, an auxiliary sampling pulse delayed from the basic sampling pulse by more than the time stamp length is produced and fed from the output of the sampler pulse source (s) to the input 72 of the auxiliary sampling detector 2 with memory. the associated time signal envelopes fed to input 71 of the auxiliary sampling detector with 2 * memory
Výstupní signál základního vzorkovacího detektoru £ s pamětí je veden na první vstup 81 napěťového diskriminátoru £ a výstupní signál pomocného vzorkovacího detektoru 2 8 pamětí je veden na druhý vstup 82 napětového diskriminátoru £, jehož výstupní signál snímaný z výstupu 83 je veden na řídicí vstup 21 elektronických hodin 2*The output signal of the basic memory detector 8 is routed to the first input 81 of the voltage discriminator 8, and the output signal of the auxiliary sampling detector 28 is routed to the second input 82 of the voltage discriminator 8, whose output signal read from output 83 is routed to the control input 21. hours 2 *
Tímto signálem je v elektronických hodinách 2 řízen jejich kmitočet nebo fáze. Základní kmitočtová odchylka oscilátoru elektronických hodin 2 a úrovně a polarita výstupního signálu napětového diskriminátoru £ jsou voleny tak, aby regulační smyčka dosáhla rovnovážného stavu v okamžiku, kdy základní vzorkovací impuls, tj. vztažná hrana časového impulsu řízených elektronických hodin 2> koinciduje s počátkem relevantní hrany časové značky modulační obálky sloučeného časového signálu na výstupu 52 detektoru £ časových značek.This signal controls the frequency or phase of the electronic clock 2. The fundamental frequency deviation of the electronic clock oscillator 2 and the levels and polarity of the output signal of the voltage discriminator 6 are selected such that the control loop reaches an equilibrium state when the basic sampling pulse, i.e. the reference edge of the controlled electronic clock 2 pulse coincides with the relevant edge the time stamps of the combined time signal modulation envelope at the output 52 of the time stamp detector 6.
Zapojení synchronizátoru elektronických hodin opatřených vstupem pro řízení kmitočtu nebo fáze poskytovaných časových impulsů podle vynálezu je možno s výhodou použít zejména pro řízení časových základen v seismologii, astronomii a kosmickém výzkumu, pro řízení spínacích hodin v energetice, průmyslu, výzkumu apod.The connection of an electronic clock synchronizer provided with an input for controlling the frequency or phase of the provided time pulses according to the invention can be advantageously used in particular for controlling time bases in seismology, astronomy and space research, for switching clocks in power, industry, research and the like.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS845520A CS244474B1 (en) | 1984-07-18 | 1984-07-18 | Electrical clock synchronizer wiring |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS845520A CS244474B1 (en) | 1984-07-18 | 1984-07-18 | Electrical clock synchronizer wiring |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS552084A1 CS552084A1 (en) | 1985-06-13 |
| CS244474B1 true CS244474B1 (en) | 1986-07-17 |
Family
ID=5400232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS845520A CS244474B1 (en) | 1984-07-18 | 1984-07-18 | Electrical clock synchronizer wiring |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS244474B1 (en) |
-
1984
- 1984-07-18 CS CS845520A patent/CS244474B1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS552084A1 (en) | 1985-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5258720A (en) | Digital sample and hold phase detector | |
| EP0250683A1 (en) | Tracking sample and hold phase detector | |
| US4806878A (en) | Phase comparator lock detect circuit and a synthesizer using same | |
| US20060259806A1 (en) | Self-calibrating time code generator | |
| CA1185342A (en) | Clock control system | |
| GB1236198A (en) | A phase synchronising circuit | |
| US7355378B2 (en) | Source synchronous sampling | |
| CS244474B1 (en) | Electrical clock synchronizer wiring | |
| US5220333A (en) | Method and apparatus for determining universal coordinated time from Loran-C transmissions | |
| US3217258A (en) | Timing system for setting clocks to distorted standard pulses | |
| US5488369A (en) | High speed sampling apparatus and method for calibrating the same | |
| JP2501581B2 (en) | Clock signal synchronizer | |
| CN115220334A (en) | Second pulse output device with high-precision time delay adjustment | |
| US3579128A (en) | Phase controller | |
| CA2313983A1 (en) | Electronic circuit | |
| GB1278275A (en) | Radio hyperbolic navigation | |
| GB2267617A (en) | A digital sample and hold phase detector | |
| US4115743A (en) | Error compensating phase-locked loop | |
| SU1385118A1 (en) | Device for comparing time signals | |
| JPS57131144A (en) | Clock reproducing circuit | |
| Kiuchi et al. | Instrumental delay calibration with zero baseline interferometry for VLBI time comparison | |
| Powers et al. | Absolute time error calibration of GPS receivers using advanced GPS simulators | |
| SU1024812A1 (en) | Pulse radiospectrometer | |
| DE3770410D1 (en) | PHASE CONTROL CIRCUIT. | |
| SU1257544A1 (en) | Device for measuring frquency and frquency devilation |