CS242127B1 - Zapojení ke změně mezí ladícího napětí při elektronickém přepínání frekvenčních rozsahů u přijímačů - Google Patents

Abstract

Řešení z oboru rozhlasových a televizních přijímačů se týká elektronické úpravy dolní a horní meze ladícího napětí při změně přijímaného rozsahu a při použití rozprostřeného ladění na libovolném přijímaném kmitočtu·

Description

Vynález se týká zapojení ke změně mezí ladícího napětí při elektronickém přepínání frekvenčních rozsahů u přijímačů.

U stávajících přijímačů se při změně rozsahů řeší laděné obvody, často méně vhodným způsobem, tak, aby dolní a horní mez ladícího napětí nemusela být měněna. Protože to tak vždy nejde, upravuje se zpravidla jen dolní mez ladícího napětí zařazením sériového odporu do dolního konce ladicího potenciometru nebo úpravou zdroje ladícího napětí.

Tato řešení jsou. vzhledem ke složitosti omezena, neumožňují použít rozprostřené ladění v libovolném místě přijímaného kmitočtu a nelze je použít u systému automatického ladění bez zásahu do zdroje ladícího napětí.

Výše uvedené nedostatky odstraňuje zapojení ke změně mezí ladícího napětí při elektronickém přepínání frekvenčních rozsahů u přijímačů podle vynálezu, jehož podstatou je, že na společné svorky zdroje ladícího napětí jsou připojeny emitory prvního_/resp druhého tranzistoru, přičemž na svorku proměnného napětí zdroje ladícího napětí je přes omezovači odpor připojen jednak první děličový odpor, jeho druhý konec je připojen na kolektor prvního tranzistoru, jednak druhý děličový odpor, jehož druhý konec je připojen na anodu diody, jejíž katoda je připojena na kolektor druhého tranzistoru a přes bázový odpor na bázi prvního tranzisto řu, přičemž báze druhého tranzistoru je připojena na spínací

242 127

- 2 svorku frekvenčního rozsahu, kde výstup ladícího napětí je tvořen druhou společnou svorkou a výstupní svorkou společného bodu prvního a druhého děličového odporu.

Zapojení podle vynálezu při přepínání rozsahů rozhlasového nebo televizního přijímače umožňuje současně měnit velikost dolní i horní meze ladícího napětí při stále konstantním rozmezí zdroje ladícího napětí. Minimální ovládací napětí je nízké, do 1 V, což je slučitelné se všemi stávajícími logickými systémy. Zapojení též umožňuje realizovat elektronicky ovládané rozprostřené ladění na libovolném rozsahu i jeho části. Zapojení odstra ňuje výše uvedené nedoststky známých řešení a umožňuje unifikaci přepínače dolní a horní meze ladícího napětí i ovládacího napětí.

Zapojení a jeho činnost je dále vysvětlena s odkazem na připojený výkres.

Na společné svorky B, O zdroje ladícího napětí jsou připojeny emitory prvního 1.1 až l.n resp. druhého 2.1 až 2.n tranzistoru, přičemž na svorku A proměnného napětí zdroje ladícího napětí je přes omezovači odpor 4 připojen jednak první děličový odpor až 5*n. jehož druhý konec je připojen na kolektor prvního tranzistoru 1.1 až l.n. jednak druhý děličový odpor 6.1 až 6«n jehož druhý konec je připojen na anodu diody 5.1 až 5.n, jejíž katoda je připojena na kolektor druhého tranzistoru 2.1 až 2.n a přes bázový odpor 7.1 až 7.n na bázi prvního tranzistoru 1.1 až l.n. přičemž báze druhého tranzistoru 2.1 až 2«n je připojena na spínací svorku D.l až D.n frekvenčního rozsahu, kde výstup ladícího napětí je tvořen druhou společnou svorkou 0 a výstupní svorkou C společného bodu prvního 5.1 až 5.n a druhého 6.1 až 6«n děličového odporu.

Mezi společné svorky B a 0 je tedy připojen zdroj ladícího

242 127 napětí, jehož velikost od nuly až do maximální hodnoty se mění a toto proměnné vstupní ladící napětí je přivedeno na svorku A proměnného napětí zdroje ladícího napětí. Není-li na spínací svorku D.l až D.n frekvenčního rozsahu přivedeno ovládací napětí, jsou tranzistory 1»! až l.n a 2.1 až 2>n v nevodivém stavu a výstupní ladící napětí na výstupní svorce C společného bodu prvního 5.1 až 5.n a druhého 6.1 až 6.π děličového Odporu má velikost a průběh shodný se vstupním ladícím napětím na svorce A proměnného napětí zdroje ladícího napětí, nebo£ omezovači odpor

4. lze, vzhledem k téměř nulovému odběru proudu z výstupního ladícího napětí, zanedbat.

Při potřebě snížit horní mez a zvýšit dolní mez vstupního napětí se například na spínací svorku D.l přivede ovládací napětí, tranzistory 1.1 a 2.1 se uvedou do vodivého stavu a pro přenos ladícího napětí ze svorky A proměnného napětí do výstupní svorky C se uplatní odporový dělič z omezovačího odporu 4, prvního 1ti a druhého 6.1 děličového odporu, kombinovaný připojením zdroje konstantního maximálního ladícího napětí z první společné svorky B.

Výstupní ladící napětí z výstupní svorky C je přímo úměrné vstupnímu ladícímu napětí na svorce A proměnného napětí, jeho průběh je lineární a jeho dolní i horní mez je libovolně upravena volbou děličových odporů 5«1 až 5*n a 6.1 až 6«η při dané a stálé velikosti omezovacího odporu £. Bázovými odpory 7.1 až

7.n se ovládá sepnutlYtranzistorů 1.1 až l.n při sepnutí druhých tranzistorů 2.1 až 2.n. Diody 5.1 až 5.n zamezují samovolnému sepnutí tranzistorů 1.1 až l.n při rozepnutých druhých tranzistorech 2.1 až 2.n. Tranzistory 1.1 až l.n a 2.1 až 2,n mohou být nahraženy libovolnými jinými spínači.

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   242 127

   Zapojení ke změně mezí ladícího napětí při elektronickém přepínání frekvenčních rozsahů u přijímačů, vyznačující ee tím, že na společné avorky /B, 0/ zdroje ladícího napětí jsou připojeny emitory prvního /1.1 až l.n/ resp. druhého /2.1 až 2.n/ tranzistoru, přičemž na svorku /A/ proměnného napětí zdroje ladícího napětí je přes omezovači odpor /4/ připojen jednak první děličový odpor /5·! až 5·η/> jehož druhý konec je připojen na kolektor prvního tranzistoru /1.1 až l.n/, jednak druhý děličový odpor /6.1 až 6.n/, jehož druhý konec je připojen na anodu diody /3.1 afc 3.n/, jejíž katoda je připojena na kolektor druhého tranzistoru /2.1 až 2.n/ a přes bázový odpor /7.1 až 7.n/ na bázi prvního tranzistoru /1.1 až l.n/, přičemž báze druhého tranzistoru /2.1 až 2.n/ je připojena na spínací svorky /D.l až D.n/ frekvenčního rozaahu, kde výstup ladícího napětí je tvořen druhou,společnou svorkou /0/ a výstupní svorkou /0/ společného hodu prvního /5.1 až 5·η/ a druhého /6.1 až 6.n/ děličového odporu.