CS239549B1 - Obvod pro měření za^ínací doby spínacích polovodičových součástek - Google Patents
Obvod pro měření za^ínací doby spínacích polovodičových součástek Download PDFInfo
- Publication number
- CS239549B1 CS239549B1 CS846048A CS604884A CS239549B1 CS 239549 B1 CS239549 B1 CS 239549B1 CS 846048 A CS846048 A CS 846048A CS 604884 A CS604884 A CS 604884A CS 239549 B1 CS239549 B1 CS 239549B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- output
- flip
- flop
- circuit
- Prior art date
Links
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Účelem zapojení ge odstranění chyb při měření, zvýšení přenosnosti měření, výrobní nenáročnost obvodu pro měření a možnost použití v automatizované lince. Uvedeného účelu se dosáhne obvodem složeným ze zdroje řídicích impulsů, zesilovače řídicích impulsů, děliče napětí, časovacího obvodu, přechodové pamětí, komparátorů, klopných obvodů, hradel logického součinu, generátoru impulsů a čítače impulsů.
Description
Vynález se týká obvodu pro měření zapínací doby spínacích polovodičových součástek.
Měření a vyhodnocení zapínací doby spínacích polovodičových součástek se dosud provádí pomocí osciloskopu*
Při měření zapínací doby s nízkou opakovači frekvencí je nutné použít parně$ového osciloskopu. Toto měření je nepřesné a je zatí_ ženo chybou odečítání na stínítku osciloskopu. Měření není vhodné pro použití v automatizované lince. Dalěí měření je možné při použití digitálního paměťového osciloskopu ve spojení s výpočetní techni-kou, což je velmi nákladné a nevhodné pro jednoúčelová měVýěe uvedené nevýhody odstraňuje obvod pro měření zapínací doby spínacích polovodičových součástek podle vynálezu, složený ze zdroje řídících impulsů, zesilovače řídících impulsů, děliče napětí, časovacího obvodu, přechodové paměti, komparátoru, klopných obvodů čítače impu.
současně se vstupem časovacího obvodu, druhým nulovacím vstupem prvního klopného obvodu a druhým nulovacím vstupem čítače in^ulsů. Druhý výstup zdroje řídí-cích impulsů je spojen současně se vstupem zesilovače řídících impulsů a prvním hodinovým vstupem JJřvníhO klopného obvodu. Výstup zesilovače řídících impulsů je spojen s řídící elektrodou měřené polovodičové součástky, jejíž
239 549 katoda je opojena se vstupom děliče napětí* Výstup děliče napětí je spojen současně s prvním analogovým vstupem přechod©» vé paměti a prvním vstupem komparátora· Výetup časovacího obvodu jo opojen s druhým logickým vetupem přechodové paměti, jejíž výstup je spojen s druhým vstupem komparátorů· Výetup kemparáte· ru jo spojen s prvním hodinovým vstupom druhého klopného obvodu· Výetup prvního klopného obvodu jo spojen současně e druhým nulo» vaeíjn vstupem druhého klopného obvodu a prvním vstupem prvního hradla logického součinu· Výetup druhého klopného obvodu jo spo» jons druhým vstupem prvního hradla logického součinu, jehož výetup js spojen β prvním vstupem druhého hradla logického sou» činu· K druhému vstupu druhého hradla logického součinu je při» pojen výetup generátoru impulsů· Výetup druhého hradla logického součinu je spojen s prvním čítacím vstupem čítače impulsů*
Obvod pro měření zapínací doby spínacích polovodičových součástek pedle vynálezu je výrobně nenáročný, čtení naměřené hodnoty je rychlé a přesné, naměřená hodnota není zatížena chybou obsluhy a osciloskopu· Výstupní číslicový údaj umožňuje jeho dalěí zpracování pomocí číslicové techniky·
Ha připojeném výkresu je znázorněn obvod podle vynálezu v blokovém zapojení*
Příklad provedení
První výetup £ zdroje £ řídících Impulsů je spojen se vstupem 12 časovacího obvodu 11· druhým nulovacím vstupem 23 prvního klopného obvodu 21 a druhým nulovacím vstupem 41 čítače %% impulsů· Druhý výstup χ zdroje % řídících impulsů je spojen se vstupem χ zesilovače 2 řídícíou impulsů a prvním hodinovým vetu» pem 22 prvního klopného obvodu 21· Výetup £ zesilovače 2 řídí» cích Impulsů je spojen s řídící elektrodou měřené polovodičové součástky 1, jejíž katoda je připojena na vstup 2. děliče Jg napětí· Výstup 10 děliče £ napětí je spojen s prvním analogovým vstupem přechodové paměti 1£ a prvním vstupem 3,8 komparátorů 17· Výstup 1β časovacího obvodu 11 je spojen s druhým logickým vstupem £2 přechodové paměti 14. jejíž výstup 16 je spojen s druhým vstupem 19 komparátorů 17· Výstup 20 komparátorů 17 je spojen s prvním hodinovým vstupem 26 druhého klopného obvodu 25. Výstup 24 prvního klopného obvodu 21 je spojen s druhým nulová* cím vstupem 27 druhého klopného obvodu 25 a prvním vstupem 31
239 549 prvního hradla 29 logického součinu· Výstup 28 druhého klopného obvodu 25 jo spojen s druhým vstupem 30 prvního hradla 29 logického součinu, jehož výstup 32 je spojen s prvním vstupem 35 druhého hradla 33 logického součinu· K druhému vstupu 34 hradla 33 logického součinu je připojen výstup 38 generátoru 37 impulsů. Výstup 36 druhého hradla 33 logického součinu je spojen s prvním čítacím vstupem 40 čítače 39 impulsů·
Po příchodu impulsu z prvního výstupu 6 zdroje % řídících impulsů se odstartuje časování časovacího obvodu 11 a zároveň se vynulují pomocí druhého nulovacího vstupu 23 první klopný obvod 21 a druhého nulovacího vstupu 41 čítač 39 impulsů. První klopný obvod 21 svým výstupem 24 vynuluje druhý klopný obvod 25· Hodnota napětí před sepnutím měřené polovodičové součástky 1 je přivedena přes dělič 8 napětí na první analogový vstup 15 přechodové paměti 14 a zůstane po dobu časování časovacího obvodu 11 zachována na výstupu 16 přechodové paměti 14. Po příchodu impulsů z druhého výstupu 2 zdroje řídících impulsů na vstup 2 zesilovače £ řídících impulsů a na první hodinový vstup 22 prvního klopného obvodu 21 začíná spínat měřená polovodičová součástka 1 a současně výstup 24 prvního klopného obvodu 21 přestává nulovat druhý klopný obvod 25. uvolňuje první hradlo 29 logického součinu· První hradlo 29 logického součinu svým výstupem 32 uvolňuje druhé hradlo 33 logického součinu a tím jsou na první čítači vstup 40 čítače 39 impulsů přivedeny impulsy z generátoru 37 impulsů· Frekvence impulsů generátoru 37 impulsů je volena tak, aby jejich doba periody odpovídala přímo časomerné jedí otce. Napětí na měřené ^ubudeš polovodičové součástce 1, které začíná klesat, je přivedeno přes dělič 8 napětí na první vstup 18 komparátoru 17 a je srovnáváno s původní hodnotou napětí, zachovanou na výstupu 16 přechodové paměti 14.
Při poklesu napětí na úroveň, danou podmínkami měření /např* 10%/, komparátor 17 překlápí a tím současně překlápí druhý klopný obvod 25. jehož výstup 28 uzavírá první hradlo 29 logického součinu, jehož výstup 32 uzavírá druhé hradle 33 logického součinu.
Na číslicovém výstupu čítače 39 impulsů zůstává údaj, odpovídající zapínací době měřené polovodičové součástky l,ve zvolených časoměr ných jednotkách·
ObYQŮ pQŮle vynálezu je možno použít v případech, kde je třeba měřit zapínací doby polovodičových součástek, zejména tyris4
239 549 torů, tranzistorů a jiných spínacích polovodičových struktur· Obvod lze použít i pro měření doby zpoždění optoelektronických součástek·
Claims (1)
- Předmět vynálezu239 549Obvod pro měření zapínací doby spínacích polovodičových součástek, složený ze zdroje řídících impulsů, zesilovače řídících impulsů, děliče napětí, časovacího obvodu, přechodové paměti, komparátoru, klopných obvodů, hradel logického součinu, generátoru impulsů a čítače impulsů, vyznačenýtím , že první výstup /6/ zdroje /5/ řídících impulsů je spojen současně se vstupem /12/ časovacího obvodu /11/, druhým nulovacím vstupem /23/ prvního klopného obvodu /21/ a druhým nulovacím vstupem /41/ čítače /39/ impulsů, druhý výstup /7/ zdroje /5/ řídících impulsů je spojen současně se vstupem /3/ zesilovače /2/ řídících impulsů a prvním hodinovým vstupem /22/ prvního klopného obvodu /21/, výstup /4/ zesilovače /2/ řídících impulsů je spojen s řídící elektrodou měřené polovodičové součástky /1/, jejíž katoda je spojena se vstupem /9/ děliče /8/ napětí, přičemž výstup /10/ děliče /8/ napětí je spojen současně s prvním analogovým vstupem /15/ přechodové paměti /14/ a prvním vstupem /18/ komparátoru /17/# výstup /13/ časovacího obvodu /11/ je spojen s druhým logickým vstupem /42/ přechodové paměti /14/, jejíž výstup /16/ je spojen s druhým vstupem /19/ komparátoru /17/, jehož výstup /20/ je spojen s prvním hodinovým vstupem /26/ druhého klopného obvodu /25/, přičemž výstup /24/ prvního klopného obvodu /21/ je spojen současně s druhým nulovacím vstupem /27/ druhého klopného obvodu /25/ a prvním vstupem /31/ prvního hradla /29/ logického součinu, výstup /28/ druhého klopného obvodu /25/ jo spojen s druhým vstupem /30/ prvního hradla/^9/ logického součinu, jehož výstup /32/ je spojen s prvním vstupem /35/ druhého hradla /33/ logického součinu, k jehož druhému vstupu /34/ je připojen výstup /38/ generátoru /37/ impulsů, přičemž výstup /36/ druhého hradla /33/ logického součinu je spojen s prvním citacím vstupem /40/ čítače /39/ impulsů.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS846048A CS239549B1 (cs) | 1984-08-09 | 1984-08-09 | Obvod pro měření za^ínací doby spínacích polovodičových součástek |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS846048A CS239549B1 (cs) | 1984-08-09 | 1984-08-09 | Obvod pro měření za^ínací doby spínacích polovodičových součástek |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS604884A1 CS604884A1 (en) | 1985-05-15 |
| CS239549B1 true CS239549B1 (cs) | 1986-01-16 |
Family
ID=5406649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS846048A CS239549B1 (cs) | 1984-08-09 | 1984-08-09 | Obvod pro měření za^ínací doby spínacích polovodičových součástek |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS239549B1 (cs) |
-
1984
- 1984-08-09 CS CS846048A patent/CS239549B1/cs unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS604884A1 (en) | 1985-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3541446A (en) | Small signal analog to digital converter with positive cancellation of error voltages | |
| US5796682A (en) | Method for measuring time and structure therefor | |
| US4112358A (en) | Digital frequency measuring device | |
| US4301360A (en) | Time interval meter | |
| US9939480B2 (en) | Controlling clock measurement with transistors, capacitor, OPAMP, ADC, external enable | |
| US3286176A (en) | Electrical phase meter and amplitude comparator | |
| US3581196A (en) | Digital capacitance meter by measuring capacitor discharge time | |
| US4574271A (en) | Multi-slope analog-to-digital converter | |
| US4168467A (en) | Measurement of pulse duration | |
| US3843893A (en) | Logical synchronization of test instruments | |
| US3675127A (en) | Gated-clock time measurement apparatus including granularity error elimination | |
| US3206684A (en) | Dynamic range rate generator tester | |
| US6349267B1 (en) | Rise and fall time measurement circuit | |
| CS239549B1 (cs) | Obvod pro měření za^ínací doby spínacích polovodičových součástek | |
| US3333262A (en) | Signal conversion apparatus | |
| US3222595A (en) | Transition time delay testing device | |
| US3792352A (en) | Analog-to-digital converter utilizing different feedback effects to obtain accuracy and resolution | |
| US3340526A (en) | Diode digitizer | |
| US4728816A (en) | Error and calibration pulse generator | |
| US3555415A (en) | Amplifier testing apparatus having a comparator for comparing the amplifier output signal with a pair of reference signals | |
| Kostamovaara et al. | ECL and CMOS ASICs for time-to-digital conversion | |
| US3644751A (en) | Digital capacitance meter | |
| US3264563A (en) | Test apparatus for displaying a selectively suppressed current-voltage characteristic of a semiconductor junction | |
| US3196292A (en) | Noise suppressor circuit | |
| US2943262A (en) | Pulse analyzer |