CS238812B1

CS238812B1 - Semiconductor device overflow device

Info

Publication number: CS238812B1
Application number: CS817978A
Authority: CS
Inventors: Jozef Chamraz; Jozef Kubo
Original assignee: Jozef Chamraz; Jozef Kubo
Priority date: 1981-10-30
Filing date: 1981-10-30
Publication date: 1985-12-16
Also published as: CS797881A1

Abstract

Vynález rieši zariadenie pre testovanie polovodičových prvkov. Podstata vynálezu je znázorněná na obr. č. 1, a obr. č. 2. Kde blok (1) představuje riadiacu pamáť mikroprogramu, z ktorej instrukčně slovo rozdělené do příslušných mikrokódov prichádza na jednotku riadenia programového programu (2). Táto jednotka riadi spolu s příslušnými mikrokódjni prichádzajú.cimi z in· štrukčného slova parnati mikroprogramu (1) činnosť jednotky gencrovania dát (3) a jednotky generovania adries (4). Jednotka riadenia programového priebehu (2) taktiež riadi výher dalše) inštrukcie pre další programový krok z parnati mikroprogramu (1). Jednotka pomocných obvodov (5) zaisťuje nahratie testovacieho programu a kontrolně funkcíe počas testovania.The invention solves a device for testing semiconductor elements. The essence of the invention is shown in Fig. No. 1, and Fig. No. 2. Where block (1) represents the control memory of the microprogram, from which the instruction word divided into the respective microcodes comes to the program program control unit (2). This unit controls together with the respective microcodes coming from the instruction word of the microprogram (1) the operation of the data generation unit (3) and the address generation unit (4). The program flow control unit (2) also controls the output of the next instruction for the next program step from the microprogram (1). The auxiliary circuit unit (5) ensures the loading of the test program and control functions during testing.

Description

238812238812

Vynález rieši zariadenie pře testovaniepolovodičových prvkov. U doposiaí známýchzariadení sa tesíovacis algoritmy vytvárajúvo zvláštnych generátoroch riešených načisto obvodovom základe. Volbu nových al-goritmov je možné urobit iba nadrátovanímnových generátorov, čo neumožňuje opera-tivně modiíikácie testovacích algoritmov.Taktiož pomocou týchto zapojení nemožnotestovat pamati PROM a integrované obvo-dy s nepravidelnými štruktúrami. Iné zná-me zariadenia sú zostavené pomocou špe-ciálnych obvodových prvkov emitorovo via-zanej logiky, ktoré nie sú k dispozícii.The invention provides a device for testing semiconductor devices. In the prior art devices, special algorithms designed in a circuit-based basis are being generated by algorithms. The choice of new algorithms can only be done by superimposed generators, which does not allow operatively modifying test algorithms. Also, by means of these connections, it is not possible to test the memory of PROM and integrated circuits with irregular structures. Other known devices are assembled using special emitter-bound logic circuit elements that are not available.

Uvedené nevýhody odstraňuje zariadeniepre testovanie polovodičových prvkov po-dlá vynálezu, ktorého podstatou je, že naparná! mikroprogramu je připojená jednot-ka pomocných obvodov, ktorá obsahujeokrem ovládacieho registra i blok interfacemagnetofonu, blok interface klávesnice ablok pripojeoia funkčných klúčov. Na vstu-py ovládaciebo registra je připojený výstupbloku interface magnetofonu, výstup blokuinterface klávesnice a výstup bloku pripo-jenia funkčných klúčov. Na blok interfacemagnetofonu je připojený magnetofon, nablok interface klávesnice je připojená klá-vesuica a na blok pripojenia funkčných klú-čov sú připojené funkčně klúče. Na parná!mikroprogramu sú připojené multiplexer in-dexovacieho registra, obvody postupnéhospracovania a multiplexer programového re-gistra, ktoré tvoria súčasť jednotky riade-nia programového priebehu. Výstup progra-mového čítača je připojený 11a vstup pamatimikroprogramu, na ktorú je tiež připojenájednotka generovania dát. Jednotka genero-vania dát obsahuje hlavný datový blok, po-mocný datový blok, maskovací register, blokkomparátorov dát a pamáť testovaciehovzoru. Na jednotku generovania dát je při-pojený dekodér inšrukcií, ktorý spolu s ob-vodmi postupného spracovania, indexovacímregistrom so svojím multiplexerom, prvýmzásobníkom, prvým ukazovatelom zásobní-ka, programovým čítačom so svojím multi-plexerom, druhým zásobníkom a druhýmukazovatelom zásobníka tvoří jednotku ria-denia programového priebehu. Na dekadérinštrukcií je připojený hlavný blok genero-vania adrles, blok komparátorov adries apomocný blok generovania adries, ktoréspolu s registrom horného limitu a blokomkomparátorov adries tvoria jednotku gene-rovania adries a sú medzi sebou přepojené.Jednotka generovania adries je spojená sjednotkou generovania dát. Testovaný po-lovodičový prvok je připojený k jednotkeriadenia programového priebehu, k jednot-ke generovania dát a k jednotke generova-nia adries. Výhoda zariadenia podlá vynálezu je vtom, že pre testovanie integrovaných obvo-dov strednej a velkej hustoty integrácie savyužije relativné pomalých integrovanýchobvodov z domácej súčiastkovej základné, 4 z ktorých je skonštruovaný mikroprogramo-vatelný generátor pre generovanie testova-cej postupnosti s ekvivalentnými vlastnos-ťami, aké májů špičkové zahraničně zaria-denia, t. j. s rovnakým súbororn inštrukciía operačnými schopnosťami a s pracovnýmkmítočtom do 5 MHz.The above disadvantages are eliminated by the device for testing semiconductor elements according to the invention, the essence of which is to steam! the microprocessor is connected to the auxiliary circuit unit, which includes, in addition to the control register, a cassette interface block, a keypad interface block, and function keys. The input of the control register is connected to the output of the cassette interface block, the output of the keyboard interface block and the output of the function key connection block. A tape recorder is attached to the tape deck, a keypad interface is connected to the keyboard interface, and function keys are connected to the function key connection block. An interleaving register multiplexer, sequential processing circuits, and a program register multiplexer are included on the microprogram and form part of the program flow control unit. The program counter output is connected to 11a input of the microprogram to which the data generation unit is also connected. The data generation unit includes a master data block, a data block, a masking register, data comparator blocks, and a test call memory. An instruction decoder is associated with the data generation unit, which together with the sequential processing means, the index register with its multiplexer, the first container, the first container indicator, the program counter with its multi-plexer, the second container and the second container indicator, form a control unit. programming. On the decoder, an adrles master block, an address comparator block, and an auxiliary address generation block are connected, which, together with the upper limit register and address blockers, form an address generation unit and are linked to each other. The address generation unit is connected by a data generation unit. The tested conductor element is connected to a single program sequence, to a single data generation and to an address generation unit. The advantage of the device according to the invention is that it uses the relatively slow integrated circuits of the home component, 4 of which a microprogrammable generator is constructed to generate a test sequence with equivalent properties to that of the equivalent, as used to test the integrated intermediate and high density integration circuits. May's top foreign facilities, ie with the same file instruction and operational capability and with a working bandwidth of up to 5 MHz.

Zariadenie pre testovanie polovodičovýchprvkov podlá vynálezu je příkladné znázor-něné na přiložených výkresoch, kde obr. 1znázorňuje základné schéma zariadenia aobr. 2 zobrazuje zapojenie jednotky pomoc-ných obvodov a pripojenie vonkajších spo-lupracujúcich členov.The apparatus for testing semiconductor elements according to the invention is exemplified in the accompanying drawings, in which FIG. 2 shows the wiring of the auxiliary circuit unit and the connection of external co-operating members.

Na pamáť 1 mikroprogramu je vedením154 připojená jednotka 5 pomocných obvo-dov. Táto jednotka obsahuje okrem ovláda-cieho registra 54 i blok interface 51 magne-tofonu, blok interface 52 klávesnice a blokpripojenia 53 funkčných kllúčov. Tieto blo-ky sú navzájom přepojené vedeniami 532 a533. Na vstupy 540 ovládacieho registra 54je připojený výstup 511 bloku interface 51magnetofonu, výstup 521 bloku interface 52klávesnice a výstup 531 bloku pripojenia 53funkčných klúčov. Na blok interface 52klávesnice je vedením 752 připojená kláves-nica 7. K bloku pripojenia 53 funkčnýchklúčov sú vedením 853 připojené funkčněklúče 8. Na pamáť 1 mikroprogramu je při-pojená jednotka riadenia 2 programovéhopriebehu tak, že vedenie 123 je připojené-,na multiplexer 231 indexovacieho registra'--“23, vedenie 111 na obvody 21 postupnéhospracovania a vedenie 124 na multiplexer241 programového čítača 24. Výstup 244programového čítača 24 je připojený navstup 125 pamati 1 mikroprogramu. Na tutopamáť je taktiež pripejná jednotka 3 gene-rovania dát vedením 123. Jednotka 3 gene-rovania dát obsahuje hlavný dátový blok 31,pomocný dátový blok 32, maskovací register33, blok 34 komparátorov dát a pamáť 35testovacieho vzoru, ktoré sú medzi sebounavzájom přepojené vedeniami 311 až 31S.Na jednotku 3 generovania dát je vedeniami317 až 320 připojený dekodér 22 inštrukcií.Tento spolu s obvodmi 21 postupného spra-covania, indexovacím registrom 23 so svo-jím multiplexerom 231, zásobníkom 232 aukazovatelom zásobníka 233, ako i progra-movým čítačom 24 so svojím multipleberom241, zásobníkom 242 a ukazovatelom zásob-níka 243 tvoří jednotku riadenia 2 progra-mového priebehu, v ktorej sú navzájom pře-pojené vedeniami 251, 252, 253, 254, 255,256, 257, 258, 260, 261, 262, 283, 264, 265,266, 267, 268, 269. Na dekodére 22 inštrukciíjednotky riadenia 2 programového priebehu2 je vedením 412 připojený hlavný blok 41generovania adries, vedením 411 připojenýblok 45 komparátov adries a vedením 413připojený pomocný blok 42 generovaniaadries, ktoré spolu s registrom 43 dolnéholimitu a registrom 44 horného limitu tvoriajednotku generovania adries a sú medzi se- 238812 bou přepojené vedeniami 414, 415, 416, 417,418, 419. Jednotka 4 generovania adries jespojená s jednotkou 3 generovania dát ve-deniami 220, 421, 422, 423. Testovaný polo-vodičový prvok 9 je připojený vedením 92k jednotke riadenia 2 programového priebe-hu, vedením 91 k jednotke 3 generovaniadát a k jednotke 4 generovania adries jepřepojený vedením 93. Na blok interface 51magnetofonu 651 připojený magnetofon 6.A 5 auxiliary circuit unit is connected to the memory 1 of the microprogram. In addition to the control register 54, this unit includes both a magnetic-tone interface block 51, a keyboard interface block 52, and a function key connection block 53. These blocks are interconnected by lines 532 and 533. The input 540 of the control register 54 is connected to the output 511 of the cassette interface 51, the output 521 of the keyboard interface 521, and the output of the connection block 531 of the function keys. A keyboard 7 is connected to the keypad interface 52 by a line 7. A function key 8 is connected to the function key connection block 53. The function key 8 is connected to the function key memory 1, so that the line 123 is connected to the indexing multiplexer 231. 24, line 111 to processing circuitry 21 and line 124 to multiplexer 242 of program counter 24. Output 244 of program counter 24 is connected to input 125 of memory 1 of microprogram. The data generation unit 3 of the data line 123 is also attached to the data memory. The data generation unit 3 comprises a main data block 31, an auxiliary data block 32, a masking register 33, a data comparator block 34 and a test pattern memory 35 which are interconnected between the lines 311 An instruction instruction decoder 22 is connected to the data generation unit 3 through lines 31 to 320. This together with the sequential processing circuitry 21, the indexing register 23 with its multiplexer 231, the reservoir 232, and the cartridge reader 233, as well as the program counter 24. with its multipleber241, magazine 242 and cartridge indicator 243 form a progression control unit 2 in which lines 251, 252, 253, 254, 255,256, 257, 258, 260, 261, 262, 283 are interconnected A main address generation block 41 is connected via line 412 to the program instruction unit instruction instruction unit instruction decoder 22, 264, 265, 266, 267, 268, 269. via the link 411 of the address comparator block 45 and the conduit 413 the generating interface block 42 which, together with the low limit register 43 and the upper limit register 44, forms an address generation unit and is connected between lines 414, 415, 416, 417,418, 419 between the generation units. Addresses connected to the data generation unit 3 of the channels 220, 421, 422, 423. The semiconductor element to be tested 9 is connected via line 92k to the program control unit 2, the line 91 to the unit 3 is generated and the address generation unit 4 is connected to the line 93 An audio cassette player 6 is connected to the tape recorder 651 interface block.

Funkcia zariadenia podfa vynálezu je ná-sledovně: Cez blok interface klávesnice 52pomocou bloku pripojenia funkčných kfú-čov 53 a jednotky pomocných obvodov 5 sanahrá mikroprogram z magnetofonu 6 ale-bo mikropočítača připadne manuálně z klá-vesnice 7 do pamati mikroprogramu 1 pristlačenom funkčnom kfúči nahrávanie pro-gramu. Mikrokódy uložené v jednotlivýchsektoroch určených pre jednotku riadeniaprogramového priebehu 2, jednotku genero-vania dát 3 a jednotku generovania adries 4sú cez vedenia 111 vedené do obvodov po-stupného spracovania 21 a z týchto cez ve-denia 269 do dekodéru inštrukcií 22, ktorýriadi činnosf jednotky riadenia programo-vého priebehu 2, jednotky generovania dát3 a jednotky generovania adries 4 v závis-losti od funkcie navolenej na funkčnýchkfúčoch 8. Po nahratí programu do pamatimikroprogramu 1 a stlačení tlačítka RESTsa programový čítač 24 nastaví na nulovúadresu a zariadenie je připravené pracovalpodfa predom připraveného mikroprogra-mu. Po stláčaní funkčného kfúča RVN začneprogramový čítač 24 krakoval po jednotli-vých adresách a vykonávat činnost určenúmikroprogramu uloženu v pamati mikropro-gramu 1. Dekodér inštrukcií začne riadiťčinnost multiplexera programového čítača241 cez vedenia 261 a tento cez vedenia 262riadi činnost programového čítača 24. Úro-veň zásobníka programového čítača 242riadi ukazovatel zásobníka 243 cez vedenie263 a tento je riadený z dekodéru inštruk-cií 22 tak, že pri inštrukcií skoku do pro-gramu inkrementuje a pri návratovej in-strukci! dekrementuje, z čoho vyplývá, žeprvá adresa skoku do programu je uloženána najnižšej úrovni zásobníka programové-ho čítača 242 a n-tá adresa skoku do pro-gramu na najvyššej úrovni. Ukazovat! zásob-níka programového čítača 243 je lBurovňo-vý. Pri inštrukcií návratu z podprogramu ječinnost programového čítača 24 následovně.Cez vedenie 263 je zásobník programovéhočítača 242 připojený na multiplexer progra-mového čítača 241, ktorý povelom z deko-déru inštrukcií 22 tento přepne tak, že doprogramového čítača 24 sa přepíše návra-tová adresa uložená v zásobníku programo-vého čítača 242 na úrovni, ktorú má ukazo-vatef zásobníka programového čítača 243 atento zároveň urobí dekrement a na zásob-ník nastaví novů návratovú adresu. Pri in-dexovacích skokoch sa do zásobníka pro-gramového čítača 242 zapisuje adresa, na ktorej tento skok bol uložený takým spóso-bom, ako i inštrukcie skoku do podprogra-mu. Hodnota indexu uložená v pamati mikro-programu 1 sa cez vedenie 123 privádza namultiplexer indexovacieho registra 231 a zněho cez vedenia 253 na indexovací regis-ter 23. Indexovací register 23 sa skládá z 8-bitového paralelného registra a odčítačky,ktorá je jeho súčasťou a je připojená vý-stupmi na multiplexer indexovacieho regist-ra a touto vazbou je zabezpečené dekremen-tovanie. Indexovací register vykonává dveoperácie, a to dekrement a kontrolu svojhoobsahu. Zároveň výstup indexovacieho re-gistra 23 je připojený cez vedenina 252 nazásobník Indexovacieho registra 232, ktorýpředstavuje pamať a híbku 32 slov, ktorúriadi ukazovatel' zásobníka 233 riadený zdekodéru inštrukcií 22. Ak je obsah inde-xovacieho registra rovný nule posledný za-písaný údaj v zásobníku indexovacieho re-gistra 232 sa cez vedenie 251 a multiplexerindexovacieho registra 231 zapíše cez vede-nie 253 do indexovacieho registra 23. Jed-notka riadenia programového priebehu 2riadi činnost' jednotky generovania adries 4a jednotky generovania dát 3, ktoré zadaspatné ovplyvňujú jej činnost na základevýsledkov z bloku komparátorov adries 45a bloku komparátorov dát 34. Tieto pod-mieňujú vetvenie programu pri podmienko-vých skokoch. Jednotka generovania adries4 pozostáva zo štyroch 16bitových paralel-ných registrov a pridruženej logiky. Jednot-livé časti jednotky generovania adries sú:Hlavný blok generovania adries 41, v kto-rom možno vykonávat osem operách, a todržanie, inkrementovanie, dekrementovanie,komplementovanie, plnenie registra horné-ho limitu 44, plnenie pomocného bloku ge-nerovania adries 42, externě plnenie a po-suv. Hlavný blok generovania adries 41 jeriadený z dekodéru inštrukcií 22 cez vede-nie 412 a jeho výstupy sú cez vedenia 414připojené na blok komparátorov adries 45a vedenia 418 připojené na pomocný blokgenerovania adries 42. Pomocný blok gene-rovania adries 42 sa používá pre dočasnépamatanie adresy (adresový směrník] počastestovacích operách. Jeho operácie sú: drža-nie, plnenia hlavného bloku generovaniaadries 41, plnenie údajom adhesa plus jed-na a výměna obsahov pomocného bloku ge-nerovania adries 42 s hlavným blokom ge-nerovanie adries 41. Výstupy pomocnéhobloku generovania adries 42 sú připojenécez vedenie 415 na blok komparátorov ad-ries 45. Na blok komparátorov adries 45sú připojené ostatně dva registre bloku ge-nerovania adries 4 následovně. Cez vedenie416 je připojený register dolného limitu 43.Tento register sa používá na uchovanie naj-nižšej adresy práce testovacej pamati. Ďal-šou jednotkou tohoto zariadenia je jednotkagenerovania dát 3. Táto jednotka má tiež šty-ri 16bitové paralelné registre a přidruženu.The function of the device according to the invention is as follows: Through the keypad interface block 52 using the functional spoke connection block 53 and the auxiliary circuit unit 5, the microprogram from the tape recorder 6 or the microcomputer is manually transferred from the vault 7 to the memory of the microprogram 1 via the functional key recording. program. The microcodes stored in the individual sectors designated for the program flow control unit 2, the data generation unit 3, and the address generation unit 4 are routed via lines 111 to processing stages 21 and from these via lines 269 to the decoder by instruction 22 directing the operation of the program control unit. of the program 2, the data generation unit 3 and the address generating unit 4 depending on the function selected on the function keys 8. After the program has been loaded into the memory 1 and the REST button is pressed, the program counter 24 is set to zero and the device is ready to work on the pre-prepared microprocessor . After pressing the RVN functional key, the program counter 24 has cracked over the individual addresses and performed the designated microprogram stored in the microprocessor memory 1. The instruction decoder starts controlling the multiplexer of the program counter 242 via lines 261 and this via line 262 controls the operation of the program counter 24. the program counter 242 is a container indicator 243 via line 263 and is controlled from the decoder by instructions 22 such that it increments in the jump instruction to the program and at return increment! it decrements, indicating that the first jump address to the program is stored at the lowest level of the program counter 242 and the nth jump address to the program at the highest level. Show! the counter of the program counter 243 is 1B. In the subroutine return instruction, the program counter 24 is as follows. Through line 263, the counter of program counter 242 is connected to the multiplexer of the program counter 241, which by command of the decoder of instruction 22 switches the counter so that the return address stored by the program counter 24 is overwritten. in the stack of the program counter 242 at the level that the stack reader of the program counter 243 has at the same time decremented and sets the new return address to the stack. In indexing jumps, the address at which the jump has been stored in such a manner as well as the jump instruction to the subprogram is written to the stack of the program counter 242. The index value stored in the micro-program memory 1 is fed via line 123 to the index register register 231, and via line 253 to index register 23. Index register 23 is comprised of an 8-bit parallel register and a reader that is part of it and is connected by outputs to the indexing register multiplexer and decompression is secured by this link. The index register performs two operations, namely decrementing and checking its content. At the same time, the output of the indexing register 23 is connected via line 252 of the indexing register 232, which represents the memory and latitude of words 32, which directs the pointer 233 to the controlled decoder of instruction 22. If the content of the index register is equal to zero, the last written data in the stack The indexer register 232 is written via line 251 and the multiplexer index index 231 via the lead 253 to the indexing register 23. The program flow control unit 2 controls the operation of the data generation unit 4a of the data generation unit 3, which in turn affects its activity on the basis of the results from a block of address comparators 45a of the data comparator block 34. These condition the program branching at condition jumps. The address generation unit 4 consists of four 16-bit parallel registers and associated logic. The individual parts of the address generation unit are: The main address generation block 41, in which eight operations can be performed, and the hold, increment, decrement, complement, fill the upper limit register 44, fill the auxiliary block of address generation 42, externally filling and post-suv. The address generation master block 41 from the decoder of instruction 22 via line 412 and its outputs are connected via lines 414 to the address comparator block 45a of line 418 connected to the address generation auxiliary block 42. The address generation auxiliary block 42 is used for address address temporary memory (address addressing). Its operations are: holding, filling the main block generation block 41, filling the adhesion data plus one, and exchanging the contents of the address generation auxiliary block 42 with the master address generating block 41. Outputs of the address generating block 42 In addition, two registers of address generating block 4 are connected to the address comparator block 45 as follows. A lower limit register 43 is connected via line 416. This register is used to store the lowest address of the test work Another unit of this device is UnitGen 3. This unit also has four 16-bit parallel registers and associated registers.

Claims

SUBJECT

A device for testing semiconductor devices comprising a microprogram memory, a program control unit, a data generation unit, an address generation unit and an auxiliary circuit unit, characterized in that the auxiliary circuit unit (5j) connected to the auxiliary circuit unit (5j) containing the register (54) and the tape recorder interface (51), the keyboard interface block (52) and the keypad connection (53) are interconnected by a line (532, 533) and connected to the inputs (540) of the control register (54) tape deck interface output (511), keyboard interface block output (521), and keyboard function block connection output (531), wherein a tape recorder (651) is connected to the tape deck interface (51) by a line (651). 6), the keyboard (7) is connected to the keyboard interface block (52) by means of a line (752) and to the function block connection (53) lines (853) are connected functionally connected keys (8), then a memory unit (2) is connected to the memory (1)

OF THE INVENTION to control program flow by having the lead (123) connected to the multiplexer (231) of the index register (23), the lead (11.1) to the progressive circuitry (21) and the lead (124) to the multiplexer [241] of the program reader [25] wherein its output (244) is connected to an input (125) of a microprogram memory (11) to which a data generation unit (3) is also connected (133) including a main data block (31), an auxiliary data block (32) a mask register (33), a data comparator block (34), and a test pattern memory (35) that are interconnected by a manager (311, 312, 314, 315, 316) and the data generation unit (3) is a guide ( 317, 318, 319, 320) an instruction decoder (22) which, together with the progressive processing circuitry (21), the index register (23) with its multiplexer (231), the cartridge (232) and the cartridge pointer (233), as well as a program counter (24) with its multiplexer (241); The stack (242) and the reservoir pointer (243) form a program control unit (2) in which they are interconnected by lines (251, 252, 253, 254, 255, 256, 257, 258, 260, 261, 262, 263). , 264, 265, 266, 267, 268, 269), wherein the address comparator block (45) is connected to the decoder [22] of the instructions of the program control unit (2) by the line (411), the main block (41) is connected by the line (412). an address generation auxiliary block (42) connected to the address generation line (413), which together with the upper limit register (44) and the lower limit registers (43) form an address generation unit (4) and are interconnected by lines (414, 415) , 416, 417, 418, 419), wherein the address generation unit (4) is connected to the data generation unit (3) by lines (420, 421, 422, 423) and the test semiconductor element (9) is connected by line (92) to a program run control unit (2), a lead (91) to the data generation unit (3), and so on through the line (93) to the address generation unit (4j).