CS235238B1

CS235238B1 - Monostable flip-flop with short recovery time

Info

Publication number: CS235238B1
Application number: CS833665A
Authority: CS
Inventors: Vladimir Bilik; Peter Podhoransky
Original assignee: Vladimir Bilik; Peter Podhoransky
Priority date: 1983-05-24
Filing date: 1983-05-24
Publication date: 1985-05-15
Also published as: CS366583A1

Abstract

Vynález patří do odboru elektroniky a rieši zapojenie monostabilného klopného obvodu s krátkou dobou zotavenia. Jeho podstata Je v tom, že výstup prvého logického člena je cez kondenzátor připojený na vstupy druhého logického člena, pričom na vývod kondenzátora je připojený vybíjaci odpor a emitor tranzistora, ktorého kolektor je připojený na vodič s nulovým potenciálom a báza je připojená cez bázový odpor na napájaci zdroj.The invention belongs to the field of electronics and solves the connection of a monostable flip-flop circuit with a short recovery time. Its essence is that the output of the first logic element is connected via a capacitor to the inputs of the second logic element, while a discharge resistor and the emitter of a transistor are connected to the output of the capacitor, the collector of which is connected to a conductor with zero potential and the base is connected via a base resistor to a power supply.

Description

235238 3235238 3

Vynález sa týká zapojenia monostabil-ného klopného obvodu s krátkou dobou zo-tavenia zostaveného z logických členovNAND.BACKGROUND OF THE INVENTION The invention relates to the connection of a monostable flip-flop with a short melting time assembled from logical NANDs.

Monostabilné klopné obvody sa vyznaču-jú tou nepriaznivou vlastnostou, že po u-končení tvarovania impulzu musí uplynúťurčitá minimálna doba — doba zotavenia,po ktorej je monostabilný klopný obvodschopný tvarovat nový impulz. Doba zota-venia je interval, počas ktorého sa ustálinapatie na časovacom kondenzátore. Dobazotavenia móže viac než o rád převyšovatšířku výstupného impulzu; obmedzuje tedapodstatné maximálnu opakovaciu frekven-ciu obvodu. V súčasnosti sa skrátenie doby zotaveniadocieíuje najjednoduchšie diodou vhodnézapojenou v časovacom obvode. Příklad ta-kéhoto riešenia je uvedený v príručke Lin-dě, D. P.: Spravočnik po radíoelektronymustrojsvam, Tom 1. Moskva, Energija 1978,s. 369—370. Po ukončení tvarovania impul-zu sa dioda otvorí a spdsobí rýchlejšie vy-bitie časovacieho kondenzátora. Nedostat-kom je to, že skrátenie doby zotavenia je vmnohých prípadoch nepostačujúce. Iné spo-soby využívajú zložité zapojenia alebo kom-bináciu viacerých monostabilných klopnýchobvodov. Například v článku Viktorín, J. —— Bl'íza, F.: Integrované monostabilní klop-né obvody 74 121 N a 74 123 N. Sdělovacítechnika, 29, 1981, č. 4, s. 125—128 sú opí-sané monostabilné klopné obvody, v ktorýchje vybíjací obvod tvořený bistabilným klop-ným obvodom zostaveným zo štyroch hra-diel. Po ukončení tvarovania impulzu sa ča-sovači kondenzátor vybíja cez vstup jedné-ho z hradiel, ktoré sa v tomto okamihu ot-vára. V článku Sabol, J. Eliminace zotavova-cí doby monostabilních systémů. Sdělovacítechnika, 19, 1971, č. 12, s. 406—408 je opí-saný sposob eliminácie doby zotavenia sy-stémov zostaveným z viacerých klopnýchobvodov, ktoré striedavo tvarujú prichádza-júce vstupné impulzy. Nedostatkom takých-to zapojení je nutnost velkého počtu aktív-nych i pasivných prvkov.The monostable flip-flops have the disadvantageous feature that after the end of the pulse shaping a certain minimum time must elapse - the recovery time after which the monostable flip-flop is capable of shaping a new pulse. The recovery time is the interval during which the tension on the timing capacitor is steady. The recharging of the can more than an order of magnitude of the output pulse; it limits the essential maximum repeat frequency of the circuit. At present, the shortening of the recovery time is the simplest diode suitable in the timing circuit. An example of such a solution is given in Linet, D.P .: Spravočnik po radíoelektronymustrojsvam, Tom 1. Moskva, Energija 1978, p. 369—370. Upon completion of the pulse shaping, the diode opens and causes the timing capacitor to discharge more quickly. The drawback is that shortening the recovery time is inadequate in many cases. Other methods utilize complex wiring or a combination of multiple monostable flip-flops. For example, in Viktorin, J. —— Bl'íza, F .: Integrated Monostable Flip-Flops 74,121 N and 74,123 N. Communication Technology, 29, 1981, No. 4, pp. 125—128 are monostable flip-flops in which the discharging circuit is formed by a bistable flip-flop consisting of four play pieces. Upon completion of the pulse shaping, the timer is discharged through the inlet of one of the gates that is being opened at this point. In article Sabol, J. Elimination of recovery time of monostable systems. Communication, 19, 1971, No. 12, p. 406-408 discloses a method for eliminating the recovery time of systems composed of a plurality of flip-flops, alternately forming incoming input pulses. The drawback of such connections is the need for a large number of active and passive elements.

Vyššie uvedené nedostatky odstraňuje mo-nostabilný klopný obvod zostavený z logic-kých členov NAND zapojený tak, že vstupmonostabilného klopného obvodu je spoje-ný s prvým vstupom prvého logického čle-na, ktorého výstup je spojený s jedným vý-vodom kondenzátora, pričom druhý vývodkondenzátora je súčasne spojený s obomavstupmi druhého logického člena a s jed-ným vývodom vybíjacieho odporu, ktoréhodruhý vývod je spojený s vodičom nulové-ho potenciálu, pričom výstup druhého lo-gického člena je spojený súčasne s výstu-pom monostabilného klopného obvodu a sdruhým vstupom prvého logického člena po-dlá vynálezu, ktorého podstata je v tom, ževývod kondenzátora spojeného s jedným vý-vodom vybíjacieho odporu je súčasne spo-jený s emitorom tranzistora typu NPN, kto- rého kolektor je spojený s vodičom nulové-ho potenciálu a ktorého báza je spojená sjedným vývodom bázového odporu, pričomdruhý vývod bázového odporu je spojený svodičom kladného pólu napájacieho zdroja,ktorého pel je spojený s vodičom nulovéhopotenciálu.The aforementioned drawbacks are eliminated by a monostable flip-flop made up of logical NAND members connected such that the input of the monostable flip-flop is coupled to the first input of the first logical member, the output of which is coupled to a single condenser output, the second condenser being is simultaneously connected to the two logic member outputs and one discharge resistor terminal, the other terminal being connected to the zero potential conductor, the output of the second logic member being connected simultaneously with the output of the monostable flip-flop and the second input of the first logic member The present invention is characterized in that the condenser of the discharge resistor is simultaneously connected to the emitter of the NPN transistor which is connected to the zero potential conductor and whose base is connected to one of the discharge resistors. the base resistor outlet, the second base resistor outlet is connected to the positive pole of the power supply, the pole of which is connected to the neutral conductor.

Pokrok, ktorý sa uvedeným vynálezomdosiahne, je podstatné skrátenie doby zota-venia monostabilného klopného obvodu vel-mi jednoduchými prostriedkami — použitímjedného tranzistora a jedného rezistora.Ďalšou výhodou je možnost monolitickéj in-tegrácie oboch prvkov.Progress made by the present invention is a substantial shortening of the recovery time of the monostable flip-flop with very simple means - using one transistor and one resistor. Another advantage is the possibility of monolithic integration of both elements.

Na priloženom výkrese je na obr. 1 sché-ma zapojenia monostabilného klopného ob-vodu so sposobom skrátenia doby zotaveniapomocou diody. Na obr. 2 je schéma zapoje-nia monostabilného klopného obvodu podlávynálezu a na obr. 3 je příklad konkrétné-ho zapojenia monostabilného klopného ob-vodu podlá vynálezu.In the accompanying drawing, FIG. 1 shows a schematic of a monostable flip-flop circuit for reducing the recovery time by means of a diode. Fig. 2 is a schematic diagram of the connection of a monostable flip-flop circuit and Fig. 3 is an example of a particular connection of a monostable flip-flop according to the invention.

Schéma zapojenia monostabilného klopné-ho obvodu podlá obr. 1 pozostáva z prvéhologického člena 3 so svojím prvým vstupom1, ktorého výstup je cez kondenzátor 4 spo-jený na vstupy druhého logického člena 6.Jeho výstup 2 je připojený na druhý vstupprvého logického člena 3. Medzi vývodomkondenzátora 4 a vodičom nulového poten-ciálu je zapojená dioda 12 a vybíjací odpor 5.The circuit diagram of the monostable flip-flop according to FIG. 1 consists of a first -ologic member 3 with its first input 1, the output of which is through a capacitor 4 connected to the inputs of the second logic member 6. Its output 2 is connected to the second input of the first logical member 3. Between A diode 12 and a discharging resistor 5 are connected to the capacitor 4 lead and the zero potential lead.

Schéma zapojenia monostabilného klopné-ho obvodu podlá vynálezu na obr. 2 pozo-stáva z prvého logického člena 3 s prvýmvstupom 1, ktorého výstup je připojený cezkondenzátor 4 na vstupy druhého logickéhoobvodu 6. Jeho výstup 2 je připojený nadruhý vstup prvého logického člena 3. Vý-vod kondenzátora 4 je připojený na vybí-jací odpor 5 spojený s vodičom nulovéhopotenciálu a na emitor tranzistora 7 typuNPN, ktorého kolektor je připojený na vodičnulového potenciálu a jeho báza je cez bá-zový odpor 8 připojená na napájací zdroj 9.Jeho činnost je nasledovná. Počas tvarova-nia impulzu je tranzistor 7 v inverznom re-žime — kolektor záporný voči emitoru, vktorom má malý prúdový zosilňovací čini-tel, a preto iba nepatrné ovplyvňuje činnostobvodu. Po ukončení tvarovania impulzu sazmění polarita napatia kolektor—emitor nanormálnu. Pri vhodnej volbě bázového od-poru 8 sa tranzistor 7 po krátkej době do-stane do saturovaného stavu, čím sa pod-statné skráti doba vybitia kondenzátora 4,teda doba zotavenia monostabilného klop-ného obvodu. V konkrétnom příklade zapojenia mono-stabilného klopného obvodu na obr. 3 jetoto zhodné so zapojením na obr. 2, len na-výše medzi emitor tranzistora 7 a vybíjacíodpor 5 je vradený odpor 10 a medzi vybí-jací odpor 5 a vstupy druhého logického čle-na 6 je vradená dioda 11 typu KA 225. Hrad-lá, respektive prvý logický člen 3 a druhýThe circuit diagram of the monostable flip-flop according to the invention in FIG. 2 consists of a first logic element 3 with a first input 1, the output of which is connected via a capacitor 4 to the inputs of a second logic circuit 6. Its output 2 is connected a second input of the first logic element 3. the condenser 4 is connected to a discharge resistor 5 coupled to a zero potential conductor and to an emitter of a transistor 7 of the NPN type, whose collector is connected to a conductor potential and its base is connected via a resistor 8 to a power supply 9. Its operation is as follows . During pulse shaping, the transistor 7 is in the inverse mode - the collector negative to the emitter, which has a small current amplification factor and therefore only slightly affects the activity of the circuit. When the pulse shaping is complete, the collector voltage-emitter polarity polarization is normal. In a suitable choice of base rejection 8, the transistor 7 will become saturated after a short time, thereby substantially reducing the discharge time of the capacitor 4, i.e. the recovery time of the monostable flip-flop. In a particular example of wiring a mono-stable flip-flop in FIG. 3, coincident with the connection in FIG. 2, only a resistor 10 is inserted between the emitter of the transistor 7 and the discharging resistor 5, and between the discharge resistor 5 and the inputs of the second logic face at 6, the diode 11 of type KA 225 is embedded

Claims

SUBJECT

A monostable flip-flop with a short recovery time built up of NAND logic members is wired so that the monostable flip-flop input is coupled to the first input of the first logic member whose output is connected to one capacitor terminal, the second capacitor terminal being connected to both inputs of the second and a second discharge terminal connected to a zero potential conductor, the output of the second logic element being connected simultaneously to the monostable flip-flop output and to the second input of the first logic element, characterized in that the capacitor terminal (4) connected to one the discharge resistor (5) is simultaneously connected to the emitter of an NPN-type transistor (7), the collector of which is connected to a neutral potential conductor, the base of which is connected to one base resistor terminal (8), the other base resistor terminal (8) connected the driver of the positive pole of the power supply (9), whose negative terminal is connected to the zero potential of the conductor.

1 sheet of drawings