CS233862B1 - číslicově-analogový fázový závěs - Google Patents
číslicově-analogový fázový závěs Download PDFInfo
- Publication number
- CS233862B1 CS233862B1 CS305183A CS305183A CS233862B1 CS 233862 B1 CS233862 B1 CS 233862B1 CS 305183 A CS305183 A CS 305183A CS 305183 A CS305183 A CS 305183A CS 233862 B1 CS233862 B1 CS 233862B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- digital
- output
- resistor
- input
- resistors
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Vynález se týká oboru radioelektroniky. Dosavadní číslicově-analogové fázové závěsy neumožňovaly nezávisle volit šířku pásma smyčky fázové regulace a rozsah regulačního napěti potřebný k udržení fázového závěsu v synchronním stavu při změnách kmitočtu řízeného oscilátoru. Tuto nevýhodu odstraňuje číslicověanalogový fázový závěs podle vynálezu, jehož podstata spočívá v tom, že mezi první výstup fázového detektoru, výstup prvního číslicově-analogového převodníku a první vstup řízeného oscilátoru je zapojen nelineární člen pro realizaci nelineární převodní charakteristiky
Description
Vynález se týká číslicově-analogového fázového závěsu obsahujícího přijímač signálu, fázový detektor, řízený oscilátor a Číslicově-analogové převodníky.
Dosavadní číslicově-analogové fázové závěsy neumožňují nezávisle volit šířku pásma smyčky fázové regulace a rozsah regulačního napětí potřebný k udržení fázového závěsu v synchronním stavu při očekávaných změnách kmitočtu řízeného oscilátoru.
Nevýhodou dosavadních řešení je to, že číslicově-analogový fázový závěs neumožňoval realizovat velmi úzké pásmo smyčky fázové regulace potřebné k odstranění fázových fluktuací signálu přijímaného anténou.
Tuto nevýhodu odstraňuje číslicově-analogový fázový závěs podle vynálezu, jehož podstata spočívá v tom, že mezi první výstup fázového detektoru, výstup prvního číslicově-analogového převodníku a první vstup řízeného oscilátoru je zapojen nelineární člen pro realizaci nelineární převodní charakteristiky. Nelineární člen má na vstup pro napětí z fázového detektoru připojeh první vstupní odpor a na vstup pro napětí z prvního číslicově-analogového převodníku má připojen druhý vstupní odpor. Mezi tyto vstupní odpory a výstup nelineárního členu jsou paralelně zapojeny dvě dvojice za sebou zapojených přemosíovacích a výstupních odporů. Ke vstupním odporům je též připojena anoda první germaniové diody, jejíž katoda je připojena mezi přemosíovací odpor a výstupní odpor první dvojice odporů. Anoda druhé germaniové diody je připojena mezi přemosío-2233 862 vací odpor a výstupní odpor druhé dvojice odporů a katoda druhé germaniové diody je připojena ke vstupním odporům. Zdroje stejnosměrného napětí jsou svým jedním vývodem uzemněny, druhý vývod prvního zdroje stejnosměrného napětí je přes první vnitřní odpor připojen mezi přemosřovací a výstupní odpor druhé dvojice odporů, druhý vývod druhého zdroje stejnosměrného napětí je připojen pře? druhý vnitřní odpor na výstup nelineárního členu, druhý vývod třetího zdroje stejnosměrného napětí je připojen přes třetí vnitřní odpor ke katodě první germaniové diody a mezi přemoslovací a výstupní odpor první dvojice odporů.
Výhodou číslicově-analogového fázového závěsu podle vynálezu je zejména možnost realizace velmi úzkého pásma smyčky fázové regulace při dostatečně velkém rozsahu regulačního napětí.
Příklad provedení číslicově-analogového fázového závěsu po dle vynálezu je znázorněn na přiložených výkresech, kde obr. 1 představuje blokové schéma číslicově-analogového fázového závěsu, obr. 2 představuje obvodové zapojení nelineárního členu a obr. 3 převodní charakteristiku nelineárního členu.
Na obr. 1 je anténa 8 připojena k prvnímu vstupu přijímače 2* Výstup přijímače 2 je spojen s prvním vstupem kmitočtové ústředny 2» jejíž první výstup je spojen s druhým vstupem přijímače k Druhý vstup kmitočtové ústředny 2 je připojen ke zdroji 2 referenčního signálu. Druhý výstup kmitočtové ústředny 2 á® připojen k prvnímu vstupu fázového detektoru 2, jehož první výstup 21 je připojen ke vstupu 51 nelineárního členu % pro napětí fázového detektoru 2, Druhý výstup fázového detektoru 2 je připojen ke vstupu prvního číslicově-analogového převodníku 2» jehož výstup je připojen jednak ke vstupu druhého číslicově-analogového převodníku 4 a jednak ke druhému vstupu 52 nelineárního členu 5, jehož výstup 54 je připojen k prvnímu vstupu 61 řízeného oscilátoru 6, První výstup řízeného oscilátoru 6 je připojen k druhému vstupu fázového detektoru 2 a druhý výstup řízeného oscilátoru 6 je připojen k třetímu vstupu kmitočtové ústředny 2· Výstup druhého číslicove-analogového převodníku £ je připojen ke druhému vstupu řízeného oscilátoru 6,
-3233 862
Na obr, 2 má nelineární člen 2 na vstup 51 pro napětí z fázového detektoru 2 připojen první vstupní odpor R1 a na vstup 52 pro napětí z prvního číslicově-analogového převodníku 2 má připojen druhý vstupní odpor R2. Mezi tyto vstupní odpory R11 R2 a výstup 54 nelineárního členu 5 jsou paralelně zapojeny dvě dvojice odporů R3 + R4, R5 + R6, složené ze za sebou zapojených přemostovacích odporů R3, R5 a výstupních odporů R4, R6, Ke vstupním odporům R1., R2 je též připojena anoda první germaniové diody Dl., jejíž katoda je připojena mezi přemosčovací odpor R3 a výstupní odpor R4 první dvojice odporů R3» R4, anoda druhé germaniové diody D2 je připojena mezi přemostovací odpor R5 a výstupní odpor R6 druhé dvojice odporů R5, R6 a katoda druhé germaniové diody D2 je připojena ke vstupním odporům R1, R2. Zdroje E1, E2, E3 stejnosměrného napětí jsou svým jedním vývodem uzemněny, druhý vývod prvního zdroje E1 stejnosměrného napětí je připojen přes první vnitřní odpor R7 mezi přemostovací odpor R5 a výstupní odpor R6 druhé dvojice odporů R£, R6, druhý vývod druhého zdroje E2 stejnosměrného napětí je připojen přes druhý vnitřní odpor R8 na výstup 54 nelineárního členu 2» druhý vývod třetího zdroje E3 stejnosměrného napětí je připojen přes třetí vnitřní odpor R9 ke katodě první germaniové diody D1 a mezi přemostovací odpor R3 a výstupní odpor R4 první dvojice odporů R3, R4.
, Na obr. 3 je znázorněna závislost výstupního napětí u54—55 nelineárního členu 2 na chybovém napětí ^-5^53 P*o konstántni napětí U52..53 prvního číslicově-analogového převodníku 2 P^i synchronizaci signálem přijatým anténou 8 a signálem primárního kmitočtového etalonu 2’
Princip činnost číslicově-analogového fázového závěsu podle vynálezu lze charakterizovat takto:
Číslicově-analogový fázový závěs je fázový závěs prvního řádu vyššího typu, jehož šířka pásma je rovna zisku fázového závěsu K « KdKnKQ> kde Kd je zisk fázového detektoru 2, Kn je zisk nelineárního členu 2 v daném pracovním bodě a KQ je zisk řízeného oscilátoru 6. Na vstupy 21» 52 nelineárního členu 2 se přivádí jednak chybové napětí z fázového detektoru 2, jednak napětí z prvního číslicově-analogového převodníku 2* Převodní charakteristika nelineárního členu 5 je navržena tak,
-4233 862 že v oblasti X v okolí bodu A, který odpovídá středním hodnotám napětí fázového detektoru 2 a prvního číslícově^analogového převodníku £ a vlastnímu kmitočtu fQ řízeného oscilátoru 6, je zisk fázového závěsu velmi malý, zatímco v oblasti II je strmost charakteristiky x-krát větší. Změní-li se kmitočet řízeného oscilátoru 6 vlivem kolísání teploty, napájecího napětí nebo stárnutí krystalu, fázový závěs tuto kmitočtovou odchylku vyrovná změnou chybového napětí a systém se ustálí v novém rovnovážném bodě B. Tím se však fázový závěs dostane do oblasti velkého zisku smyčky a zhorší se jeho filtrační schopnosti.
První číslicově-analogový převodník J zjišluje periodickými dotazy stav fázového detektoru 2. Je-li chybové napětí větší než jistá prahová úroveň, odpovídající bodu A nelineární převodní charakteristiky, zvětší se skokem napětí prvního číslicově-analogového převodníku Po odeznění přechodového děja se fázový závěs ustálí v novém rovnovážném stavu s chybovým napětí menším o hodnotu danou skokovou změnou napětí prvního číslicově-analogového převodníku 3 a poměrem vstupních odporů R1t R2 nelineárního členu Tímto postupem sě napětí fázového detektoru sníží až pod prahovou úroveň a při dalším dotazu napětí prvního Číslicově-analogového převodníku £ poklesne. Nakonec bude dosažen ustálený stav, kdy se chybové napětí periodicky mění o malou hodnotu kolem prahové úrovně, napětí prvního číslicově-analogového převodníku £ je však odchýleno od střední hodnoty.
Druhý číslicově-analogový převodník 4 zjišťuje stav prvního číslicově-analogového převodníku £ a periodicky mění napětí na varikapu řízeného oscilátoru 6. Pro kladnou odchylku napětí prvního číslicově-analogového převodníku 3 se napětí druhého číslicově-analogového převodníku 4 zvětší o malý skok, který vyvolá pokles chybového napětí. Odchylku napětí fázového detektoru 2 od prahové úrovně vyrovná první číslicově-analogový převodník £ v době mezi dvěma dotazy druhého číslicově-analogového převodníku 4. Druhá smyčka číslicové regulace tak udržuje napětí prvního číslicově-analogového převodníku £ v okolí prahové úrovně podobně jako první smyčka číslicové regulace napětí fázového detektoru 2.
-5233 862
Číslicově-analogový fázový závěs podle vynálezu tedy umožňuje realizovat velmi úzké pásmo smyčky fázové regulace potřebné pro potlačení šumu řídicího signálu přijatého anténou 8 i při změnách kmitočtu řízeného oscilátoru 6, Při synchronizaci fázového závěsu signálem primárního kmitočtového etalonu % lze realizovat lineární převodní charakteristiku pouhou záměnou zdrojů E1« E3 stejnosměrného napětí nelineárního členu
Vynálezu je možno s výhodou využít zejména v sekundárních etalonech přesného kmitočtu.
Claims (2)
1.
2.
Číslicově-analogový fázový závěs obsahující přijímač signálu, číslicove-analogové převodníky, fázový detektor a řízený oscilátor, vyznačený tím, že mezi první výstup (21) fázového detektoru (2), výstup (31) prvního číslicově-analogového převodníku (3) a první vstup (61) řízeného oscilátoru (6) je zapojen nelineární člen (5) pro realizaci nelineární převodní charak t eri s t iky.
Číslicově-analogový fázový závěs podle bodu 1, vyznačený tím, že nelineární člen (5) má na vstup (51) pro napětí z fázového detektoru (2) připojen první vstupní odpor (R1) a na vstup (52) pro napětí z prvního Číslicově-analogového převodníku (3) má připojen druhý vstupní odpor (R2), mezi tyto vstupní odpory (R1, R2) a výstup (54) nelineárního členu (5) jsou paralelně zapojeny dvě dvojice odporů (R3+R4, R5+R6) složené ze za sebou zapojených přemosťovacích odporů (R3, R5) a výstupních odporů (R4, R6), ke vstupním odporům (R1, R2) je též připojena anoda první germaniové diody (Dl), jejíž katoda je připojena mezi přemosíovací odpor (R3) a výstupní odpor (R4) první dvojice odporů (R3, R4), anoda druhé germaniové diody (D2) je připojena mezi přemosťovací odpor (R5) a výstupní odpor (R6) druhé dvojice odporů (R5> R6) a katoda druhé germaniové diody (D2) je připojena ke vstupním odporům (R1, R2), zdroje (E1, E2, E3) stejnosměrného napětí jsou svým jedním vývodem uzemněny, druhý vývod prvního zdroje (E1) stejnosměrného napětí je připojen přes první vnitřní odpor (R7) mezi přemosťovací odpor (R5) a výstupní odpor (R6) druhé dvojice odporů (R5, R6), druhý vývod druhého zdroje (E2) stejnosměrného napětí je připojen přes druhý vnitřní odpor (R8) na výstup (54) nelineárního členu (5), druhý vývod třetího zdroje (E3) stejnosměrného napětí je připojen přes třetí vnitřní odpor (R9) ke katodě první germaniové diody (D1) a mezi přemosťovací odpor (R3) a výstupní odpor (R4) první dvojice odporů (R3, R4).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS305183A CS233862B1 (cs) | 1983-04-29 | 1983-04-29 | číslicově-analogový fázový závěs |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS305183A CS233862B1 (cs) | 1983-04-29 | 1983-04-29 | číslicově-analogový fázový závěs |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS233862B1 true CS233862B1 (cs) | 1985-03-14 |
Family
ID=5369442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS305183A CS233862B1 (cs) | 1983-04-29 | 1983-04-29 | číslicově-analogový fázový závěs |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS233862B1 (cs) |
-
1983
- 1983-04-29 CS CS305183A patent/CS233862B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5896068A (en) | Voltage controlled oscillator (VCO) frequency gain compensation circuit | |
| US7102441B2 (en) | Variable gain amplifying circuit | |
| EP0248589B1 (en) | Temperature-compensated oscillator circuit | |
| US7706496B2 (en) | Digital phase detector for a phase locked loop | |
| WO1996032775A1 (en) | Quartz oscillator device and its adjusting method | |
| EP0563945A1 (en) | Phase locked loop | |
| US3522521A (en) | Reference voltage circuits | |
| US5663685A (en) | Dual flip-flop detector type phase locked loop incorporating dynamic phase offset correction | |
| WO2002049203A3 (en) | Precision oven-controlled crystal oscillator | |
| US5872488A (en) | Dual input voltage controlled oscillator with compensated bang/bang frequency | |
| US6784755B2 (en) | Compact, high power supply rejection ratio, low power semiconductor digitally controlled oscillator architecture | |
| US6717476B2 (en) | Modulator | |
| US5659268A (en) | Dual flip-flop detector type phase locked loop incorporating static phase offset correction | |
| CS233862B1 (cs) | číslicově-analogový fázový závěs | |
| GB2226664A (en) | Shunt voltage regulator | |
| US5469093A (en) | Current mirror drive circuit with high breakdown voltage | |
| KR100602192B1 (ko) | 위상 오차를 보정하기 위한 링 오실레이터 및 위상 오차 보정 방법 | |
| US20050159130A1 (en) | Novel DC offset and IP2 correction for down-conversion mixer | |
| US4171492A (en) | Temperature compensated zener diode arrangement | |
| KR100544629B1 (ko) | 아날로그 보상 기능을 갖춘 디지털 필터 튜닝 회로 | |
| US7205849B2 (en) | Phase locked loop including an integrator-free loop filter | |
| SU1332291A1 (ru) | Источник тока | |
| US4016559A (en) | Digital-to-analog converter having transient suppressor system | |
| SU1466001A1 (ru) | Коммутатор высокочастотных сигналов | |
| SU1188715A1 (ru) | Источник питани посто нного напр жени |