CS232662B1 - Regulátor jalového výkonu s ířami komparátory a logikou - Google Patents

Regulátor jalového výkonu s ířami komparátory a logikou Download PDF

Info

Publication number
CS232662B1
CS232662B1 CS347480A CS347480A CS232662B1 CS 232662 B1 CS232662 B1 CS 232662B1 CS 347480 A CS347480 A CS 347480A CS 347480 A CS347480 A CS 347480A CS 232662 B1 CS232662 B1 CS 232662B1
Authority
CS
Czechoslovakia
Prior art keywords
comparator
input
gate
inverting input
reactive power
Prior art date
Application number
CS347480A
Other languages
English (en)
Inventor
Pavel Kohoutek
Jan Vacik
Original Assignee
Pavel Kohoutek
Jan Vacik
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pavel Kohoutek, Jan Vacik filed Critical Pavel Kohoutek
Priority to CS347480A priority Critical patent/CS232662B1/cs
Publication of CS232662B1 publication Critical patent/CS232662B1/cs

Links

Landscapes

  • Control Of Electrical Variables (AREA)

Abstract

Regulátor jalového výkonu je určen pro stupňové spínání kompenzačních kondenzátorů. Sestává ze třech komparátorů a logiky, jejichž vzájemné propojení je takové, že na základě vstupních signálů proudu a napětí regulované soustavy a nastavených regulačních mezí dostáváme výstupní signály pro připojování nebo odpojování jednotlivých stupňů kompenzačních kondenzátorů tak, že výsledný jalový výkon regulované soustavy je regulátorem udržován mezi nastavenou dolní a horní regulační mezí.

Description

Vynález se týká regulátoru jalového výkonu se třemi komparátory a logikou pro stupňové spínání kompenzačních kondenzátorů, využívajícího k regulaci jalového výkonu signálů napětí a proudu regulované soustavy.
Dosud známé zapojení regulátoru jalového výkonu používá měřicí článek, jehož hnací soustava je indukční, elektroměrového typu a otočná část nese volicí kontakt, jehož nastavitelnou polohou se volí regulační rozmezí, tj. maximum a minimum jalového výkonu. Druhé známé zapojení regulátoru jalového výkonu používá jako měřicí článek fázový detektor a regulační rozmezí se nastavuje potenciometrem ve vyhodnocovacím obvodu.
První uvedené zapojení regulátoru jalového výkonu využívá kontaktních prvků, rychlost a přesnost regulace je malá a z hlediska návaznosti je nevhodné jeho použití pro řízení bezkontaktního spínání kompenzačních kondenzátorů. Druhé uvedené zapojení regulátoru jalového výkonu je sice konstruováno již bezkontaktně na elektronickém principu, avšak jeho výstupy jsou přizpůsobeny pro kontaktní spínání kompenzačních kondenzátorů.
Výše uvedené nedostatky jsou odstraněny u regulátoru jalového výkonu se třemi komparátory a logikou podle vynálezu, jehož podstatou je, že vstupní svorka proudu je připojena jednak na neinvertující vstup prvního komparátoru a zároveň na invertující vstup druhého komparátoru, přičemž invertující vstup prvního komparátoru je připojen na jezdec prvního potenciometru, jehož jeden krajní vývod je připojen na nulový potenciál a druhý na kladný pól zdroje a neinvertující vstup druhého komparátoru je připojen na jezdec druhého potenciometru, jehož jeden krajní vývod je připojen na nulový potenciál a druhý na záporný pól zdroje, zatímco výstup komparátoru je připojen na anodu diody, jejíž katoda je přes odpor propojena na bázi tranzistoru, jejichž ernitory jsou spojeny s nulovým potenciálem a jejichž kolektory jsou připojeny přes odpor na kladný pól zdroje a zároveň na jeden vstup hradel typu NOR, přičemž druhý vstup hradel je spojen s výstupem monostabilního klopného obvodu, jehož vstup je připojen na kolektor třetího tranzistoru a zároveň přes odpor na kladný pól zdroje, zatímco emitor třetího tranzistoru je spojen s nulovým potenciálem a jeho báze pres třetí odpor na katodu třetí diody, jejíž anoda je připojena na výstup třetího komparátoru, jehož invertující vstup je připojen na vstupní svorku napětí a neinvertující vstup na nulový potenciál.
Regulátor jalového výkonu se třemi komparátory a logikou je řešen pro řízení bezkontaktního spínání kompenzačních kondenzátorů a dosahuje vysoké přesnosti a rychlosti regulace.
Na připojených výkresech je znázorněn příklad provedení vynálezu, kde v obr. 1 je schéma zapojení a v obr. 2, resp. obr. 3 jsou znázorněny vstupní a výstupní signály komparátoru 1, 2, 3 monostabilního klopného obvodu 16 a hradel 14, 13, při nevykompenzované, resp. překompenzované soustavě.
Vstupní signály celého zařízení (obr. lj jsou proud a napětí regulované soustavy a žádané regulační meze -(-Im a —-Im· Napěťový signál ze vstupní svorky ra je přiveden na invertující vstup komparátoru 3, jehož neinvertující vstup je spojen s nulovým potenciálem. Výstup komparátoru 3 je spojen přes diodu 20, odpor 19 a tranzistor 17 se vstupem monostabilního klopného obvodu 16, jehož výstup je spojen s jedním vstupem logického hradla Mas jedním vstupem hradla 15. Signál horní regulační meze +Im je přiveden na invertující vstup komparátoru 1, dolní regulační meze —Im na neinvertující vstup kcmparátoru 2. Proudový signál na vstupní svorce i proudu je přiveden na neinvertující vstup komparátoru 1, jehož výstup je přes diodu S, odpor 8 a tranzistor 10 spojen s druhým vstupem hradla 14 a na invertující vstup komparátoru 2, jehož výstup je přes diodu 7, odpor 9 a tranzistor 11 spojen s druhým vstupem logického členu 15. Na výstupu A hradla 14 je signál pro připojování a na výstupu B hradla 15 signál pro odpojování kompenzačních kondenzátorů.
V uvedeném příkladě má napětí průběh podle 21 a na výstupu komparátoru 3 dostáváme signál 22. Monostabilní klopný obvod 16 vytváří ze vstupního signálu 23 signál 24, tj. velmi krátké impulsy nízké úrovně v okamžiku přechodu napětí z kladných do záporných hodnot.
Při nevykompenzované soustavě má proud induktivní charakter a průběh 25. Potom na výstupu komparátoru 1 je signál 26, na jednom vstupu hradla 14 signál 27 a na druhém vstupu signál 24. Na výstupu hradla 14 jsou impulsy vysoké úrovně 28 časově odpovídající impulsům signálu 24, když v době trvání tohoto impulsu je okamžitá hodnota proudu 25 větší než nastavená horní regulační mez 29. V opačném případě je na výstupu hradla 14 trvale nízká úroveň. Na výstupu komparátoru 2 je signál 31, na jednom vstupu hradla 15 signál 32 a na druhém vstupu signál 24. Na výstupu hradla 15 je trvale nízká úroveň 33, protože okamžitá hodnota proudu 25 je v době trvání impulsu 24 větší než nastavená spodní regulační mez 30.
Při překompenzované soustavě má proud kapacitní charakter a průběh podle 34. Potom na výstupu komparátoru 2 je signál 35, na jednom vstupu hradla 15 signál 36 a na druhém vstupu signál 24. Na výstupu bradla 15 jsou impulsy vysoké úrovně 37 časově odpovídající impulsům 24, když v době trvání tohoto impulsu je okamžitá hodnota proudu 34 menší než nastavená spodní regulační mez 38. V opačném případě je na výstupu hradla 15 trvale nízká úroveň. Na výstupu komparátoru 1 je signál 38, na jednom vstupu hradla 14 signál 39 a na druhém vstupu signál 24. Na výstupu hradla 14 je trvale nízká úroveň 40, protože okamžitá hodnota proudu 34 je v době trvání impulsu 24 menší než nastavená horní regulační mez 29.
Při vykompenzované soustavě je okamžitá hodnota proudu na vstupní svorce i proudu v době trvání impulsu 24 menší než

Claims (2)

  1. Regulátor jalového výkonu se třemi komparátory a logikou, vyznačující se tím, že vstupní svorka (i) proudu je připojena jednak na neinvertující vstup prvního komparátoru (1) a zároveň na invertující vstup druhého komparátoru (2), přičemž invertující vstup prvního komparátoru (1) je připojen na jezdce prvního potenciometru (4), jehož jeden krajní vývod je připojen na nulový potenciál a druhý na kladný pól zdroje a neinvertující vstup druhého komparátoru.
  2. (2) je připojen na jezdce druhého potenciometru (5), jehož jeden krajní vývod je připojen na nulový potenciál a druhý na záporný pól zdroje, zatímco výstup komparátoru (1, 2j je připojen na anodu diody (6, 7), jejíž katoda je přes odpor (8, 91 fi horní regulační mez 23 a větší než spodní regulační mez 30, takže na výstupu hradla 14 i hradla 15 je trvale nízká úroveň. Zapojení regulátoru vylučuje stav, kdy jsou impulsy vysoké úrovně současně na výstupech hradel 14 i 15.
    Pro nezávislou regulaci jalového výkonu každé fáze ve třífázovém systému se použije pro každou fázi jeden popsaný regulátor. Regulační meze je možno nastavovat v každé fázi nezávisle nebo ve všech fázích současně a na stejné hodnoty.
    VYNÁLEZU propojena na bázi tranzistoru (10, lij, jejichž emltory jsou. spojeny s umovým potenciálem a jejichž kolektory jsou připojeny přes odpor (12, 13 j na kladný pól zdroje a zároveň na jeden vstup hradel (14, 15 j typu. NOR, přičemž druhý vstup hradel (14, 15 j je spojen s výstupem monostabilního tranzistoru (17) a zároveň přes odpor (18) na kladný pól zdroje, zatímco emitor třetího tranzistoru (17] je spojen s nulovým potenciálem a jeho báze pres třetí odpor (19j na katodu třetí diody (20 j, jejíž anoda je připojena na výstup třetího komparátoru (3), jehož invertující vstup je připojen na vstupní svorku (uj napětí a neinvertující vstup na nulový potenciál.
CS347480A 1980-05-19 1980-05-19 Regulátor jalového výkonu s ířami komparátory a logikou CS232662B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS347480A CS232662B1 (cs) 1980-05-19 1980-05-19 Regulátor jalového výkonu s ířami komparátory a logikou

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS347480A CS232662B1 (cs) 1980-05-19 1980-05-19 Regulátor jalového výkonu s ířami komparátory a logikou

Publications (1)

Publication Number Publication Date
CS232662B1 true CS232662B1 (cs) 1985-02-14

Family

ID=5374917

Family Applications (1)

Application Number Title Priority Date Filing Date
CS347480A CS232662B1 (cs) 1980-05-19 1980-05-19 Regulátor jalového výkonu s ířami komparátory a logikou

Country Status (1)

Country Link
CS (1) CS232662B1 (cs)

Similar Documents

Publication Publication Date Title
US4710704A (en) IC test equipment
KR830009489A (ko) 고정밀 ac전기 에너지 측정시스템
US4112428A (en) Clocked precision integrating analog to digital converter system
US3612975A (en) Electronic data-processing apparatus
US3743940A (en) Frequency measuring circuit
US3893103A (en) Electrical drift correction system
US4524334A (en) Triangle waveform generator
CS232662B1 (cs) Regulátor jalového výkonu s ířami komparátory a logikou
JPH0519387B2 (cs)
US4694277A (en) A/D converter
US3521084A (en) Phase discriminator
GB1454650A (en) Current transmitter circuitry to provide an output varying as the square root of a measured variable condition
US3703001A (en) Analog to digital converter
US3349251A (en) Level sensor circuit
US4864224A (en) Measuring method for determining the difference between an A-C voltage and another voltage, as well as a measuring device for carrying out the same
CN117434430A (zh) Mcu测试电路和mcu测试方法
CN216904873U (zh) 一种电荷平衡式电压-频率变换器
CN221465689U (zh) Mcu测试电路
SU673939A1 (ru) Устройство дл измерени обратных токов полупроводниковых приборов
SU398888A1 (ru) УСТРОЙСТВО дл ИЗМЕРЕНИЯ УГЛА УСТОЙЧИВОСТИ СИНХРОННОЙ МАШИНЫ
SU1012438A1 (ru) Врем -импульсный преобразователь
SU409648A1 (ru) Преобразователь параметров сложных электрических цепей в интервалы времени
US3673502A (en) Voltage sensing switch
SU999155A1 (ru) Устройство дл измерени амплитуды высокочастотных сигналов
JPS6130218Y2 (cs)