CS231931B1

CS231931B1 - Astable flip-flop with indipendent frequency and pulse ratio setting

Info

Publication number: CS231931B1
Application number: CS829802A
Authority: CS
Inventors: Karel Zelinka
Original assignee: Karel Zelinka
Priority date: 1982-12-28
Filing date: 1982-12-28
Publication date: 1984-12-14
Also published as: CS980282A1

Abstract

Účelem vynálezu je výhodné zapojení pro generování pulsů nízkých kmitočtů. Antisériové zapojení elektrolytických kondenzátorů umožňuje řízení kmitočtu ve značném rozmezí (cca 1 : 3) bez ovlivnění stejnosměrných pracovních bodů a změny střídy pomoci jediného prvku - prvního proměnného odporu 10.The purpose of the invention is to provide an advantageous engagement generating low frequency pulses. Antiseries connection of electrolytic capacitors it allows frequency control in a considerable range (approx. 1: 3) without affecting DC work points and changes in duty cycle a single element - the first variable resistance 10.

Description

Vynález se týká astabilního klopného obvodu s nezávislým nastavením frekvence a střídy pulsů.The invention relates to an astable flip-flop with independent pulse frequency and duty cycle settings.

Astabilní klopné obvody jsou v současné době obvykle realizovány dvoustupňovými zesilovači se silnou kladnou zpětnou vazbou, která je kmitočtově závislá. Je-li přenos otevřené smyčky větší než 1, zapojení se nachází v nestabilní oblasti a rozkmitá se na kmitočtu, při němž je splněna amplitudová i fázová podmínka oscilací, Pro spolehlivé nasazení oscilací je třeba zajistit, aby se stejnosměrný pracovní bod aktivních prvků pohyboval v aktivní oblasti.Astable flip-flops are currently realized by two-stage amplifiers with strong positive frequency-dependent feedback. If the open loop transmission is greater than 1, the wiring is in an unstable range and oscillates at a frequency at which both the amplitude and phase conditions of the oscillations are met. To ensure reliable oscillation, ensure that the DC operating point of the active elements moves in the active areas.

Nevýhodou používaného zapojení je nutnost změny dvou prvků, chceme-li měnit kmitočet oscilací bez změny střídy. Rovněž nastavení střídy na požadovaný poměr při zachování kmitočtu překlápění je třeba provést dvěma prvky. Řízeni kmitočtu a střídy se tím- značně komplikuje a vede k používání dvojitých přepínačů, tandemových potenciometrů apod. Další nevýhody se projevují při požadavku generování kmitočtu řádově jednotky až stovky Hz, kdy dochází k nežádoucímu přepólování zpětnovazebních elektrolytických kondenzátorů. Pro generování nízkých kmitočtů se pak často volí podstatně komplikovanější zapojení, například na principu elektronického integrátoru.The disadvantage of the circuit used is the necessity of changing two elements if we want to change the frequency of oscillations without changing the duty cycle. Also, setting the duty cycle to the desired ratio while keeping the flip frequency must be done with two elements. Frequency and duty cycle control is thus complicated and leads to the use of double switches, tandem potentiometers, etc. Other disadvantages arise in the requirement of frequency generation of the order of hundreds of Hz, when undesirable polarity of the feedback electrolytic capacitors is undesirable. Substantially more complicated wiring is often chosen for generating low frequencies, for example on the principle of an electronic integrator.

Tyto dosavadní nevýhody odstraňuje astabilní klopný obvod s nezávislým nastavením frekvence a střídy pulsů podle vynálezu, jehož podstata je, že výstup prvního aktivního prvku je spojen přes první omezovači odpor, první a druhý kondenzátor jednak se vstupem druhého aktivního prvku a jednak přes druhý odpor a druhý proměnný odpor s třetím odporem, zatímco výstup druhého aktivního prvku je spojen přes druhý omezovači odpor, třetí a čtvrtý kondenzátor jednak s třetím odporem a jednak se vstupem prvního aktivního prvku, přičemž společný bod prvního a druhého kondensátoru je spojen přes první odpor a první proměnný odpor se společným bodem třetího a čtvrtého kondensátoru.These disadvantages are overcome by an astable flip-flop with independent frequency and pulse duty adjustment according to the invention, the principle being that the output of the first active element is connected via a first limiting resistor, the first and second capacitors both on the input of the second active element and a variable resistor with a third resistor, while the output of the second active element is coupled through the second limiting resistor, the third and fourth capacitors both with the third resistor and the input of the first active element, the common point of the first and second capacitor being coupled through the first resistor and the first variable resistor with a common point of the third and fourth capacitors.

Hlavní předností vynálezu je možnost nastavení kmitočtu bez změny střídy generovaných pulsů jediným prvkem, přičemž nedochází k ovlivnění stejnosměrných poměrů v obvodu. Rovněž dostavení střídy na žádaný poměr bez ovlivnění kmitočtu lze provést jediným prvkem. Navrhované řešení je výhodné pro generování pulsů nízkých kmitočtů.The main advantage of the invention is the possibility of adjusting the frequency without changing the duty cycle of the generated pulses by a single element, without affecting the DC conditions in the circuit. Also, adjusting the duty cycle to the desired ratio without affecting the frequency can be accomplished with a single element. The proposed solution is advantageous for generating low frequency pulses.

Vynález blíže objasní přiložené výkresy, kde na obr. 1 jfe uvedeno schéma zapojení astabilního klopného obvodu s nezávislým nastavením frekvence a střídy pulsů a na obr. 2 jsou zobrazeny průběhy napětí v zapojení.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a schematic diagram of an astable flip-flop circuit with independent pulse frequency and duty cycle settings; and FIG. 2 shows circuit diagrams.

Výstup prvního aktivního prvku 2 je spojen přes první omezovači odpor g, antisériově zapojený první a druhý kondenzátor 2, druhý odpor 11 . druhý proměnný odpor 12 a třetí odpor 13 jednak se vstupem prvního aktivního prvku i a jednak přes antisériově zapojený čtvrtý a třetí kondenzátor g, g a druhý omezovači odpor £ s výstupem druhého aktivního prvku g. Vstup druhého aktivního prvku g je zapojen mezi záporný pól druhého kondenzátorů & a druhý odpor 11. Společný bod kladného pólu prvního a druhého kondenzátorů g, £ je spojen se společným bodem kladného pólu třetího a čtvrtého kondenzátorů 8, g jednak přes první odpor 2 a první proměnný odpor 10 a jednak přes čtvrtý a pátý odpor 14. gg. Kladné svorka 16 napájecího zdroje je připojena mezi čtvrtý a pátý odpor 14. 15.The output of the first active element 2 is connected via a first limiting resistor g, an anti-series connected first and second capacitor 2, a second resistor 11. the second variable resistor 12 and the third resistor 13 both on the input of the first active element i and on the other hand through the anti-series connected fourth and third capacitors g, g and the second limiting resistor s with the output of the second active element g. and the second resistor 11. The common positive point of the first and second capacitors g, δ is connected to the common positive point of the third and fourth capacitors 8, g both through the first resistor 2 and the first variable resistor 10 and through the fourth and fifth resistors 14. gg . The power supply positive terminal 16 is connected between the fourth and fifth resistors 14. 15.

Jako prvního a druhého aktivního prvku 2, g lze použít všech aktivních prvků typu invertor. Zařazením prvního a druhého omezovacího odporu g, £ ^d0 výstupu prvního a druhého aktivního prvku 2, g se dosáhne omezení rozkmitu na výstupech. Při vhodné volbě prvního a druhého omezovacího odporu g, 2 ^se napětí na výstupech prvního a druhého aktivního prvku 2, í pohybuje v rozmezí cca 0,1 až 3,6 V, což zajištuje spolehlivé překlápění a zamezuje vý- * skytu záporné polarity na vstupech (je-li použito hradel TTL). Vstupy prvního a druhého aktivního prvku 2ι 1 lze chránit (např. diodami) proti záporné svorce zdroje, první a druhý omezovači odpor g, 2 je pak možno vynechat. Antisériově zapojení prvního, druhého kondenzátoru g, £ a třetího, čtvrtého kondenzátorů 8, g umožňuje zařazení prvního a druhého proměn3 ného odporu £, £0 pro řízení kmitočtu ve značném rozmezí (cca 1 : 3) bez ovlivnění stejnosměrných pracovních bodů a změny střídy pomocí jediného prvku - prvního proměnného odporu £0. Větev, tvořená druhým odporem 11. druhým proměnným odporem 12 a třetím odporem 13. umožňuje nastavení střídy 1 : 1 až 1 : 2 téměř bez vlivu na kmitočet. Antisériově zapojené kondenzátory £, έ» 8, 2 lae přepólovat, čtvrtý a pátý odpor 14. 12 je třeba vSak připojit na zápornou svorku napájecího zdroje. Funkce se tím neovlivní. V tomto i v předchozím případě lze čtvrtý nebo pátý odpor 14. 15 vynechat.All inverter-type active elements can be used as the first and second active elements 2, g. By incorporating the first and second limiting resistances g, ^{dd0 of the} output of the first and second active elements 2, g, the oscillation limitation at the outputs is achieved. With suitable selection of the first and second limiting resistors g, 2 ^{, the} voltage at the outputs of the first and second active elements 2, 1 ranges from about 0.1 to 3.6 V, ensuring reliable flipping and avoiding negative polarity on the inputs. (if TTL gates are used). The inputs of the first and second active elements 2ι 1 can be protected (eg by diodes) against the negative terminal of the source, the first and second limiting resistors g, 2 can then be omitted. The anti-series connection of the first, second capacitors g, a and the third, fourth capacitors 8, g allows the first and second variable resistors,, 00 to be engaged for frequency control within a considerable range (about 1: 3) without affecting the DC operating points and single element - the first variable resistor £ 0. The branch formed by the second resistor 11, the second variable resistor 12 and the third resistor 13 allows the duty cycle to be set from 1: 1 to 1: 2 almost without affecting the frequency. The anti-series capacitors 8, έ »8, 2 and 7 are reversed, the fourth and fifth resistors 14, 12 must be connected to the negative terminal of the power supply. This does not affect the function. In this and the previous case, the fourth or fifth resistor 14, 15 can be omitted.

Průběhy napětí byly proměřeny na příkladu praktického provedení pro první odpor £, první a druhý omezovači odpor £, £ 220 JI, čtvrtý a pátý odpor 14. 15 100 kflj druhý a třetí odpor 11. 13 1,8 k{}, první a druhý proměnný odpor 10. 12 3,3 kil, první, druhý, třetí a čtvr tý kondenzátor £, 6, 8, £ 2nF, první a druhý aktivní prvek typu MH 7404. Na kladnou svorku 16 napájecího zdroje bylo přivedeno napětí 5 V, nastavení střídy 1:1. Průběh napětí na výstup prvního nebo druhého aktivního prvku £, 2 je zobrazen na obr. 2a, průběh napětí na vstupu prvního nebo druhého aktivního prvku £, £ je na obr. 2b. Průběh napětí v uzlu mezi prvním a druhým kondenzátorem £, 6 nebo třetím a čtvrtým kondenzátorem 2» 2 Je na obr. 2c, přičemž průběh napětí na jednotlivých kondenzátorech 2, £> š> 2 je ^na obr. 2d. Zapojení podle vynálezu je vhodné pro generování pulsů nízkých kmitočtů.The voltage waveforms were measured by way of example for the first resistor,, the first and second limiting resistors,, 220 220 I, the fourth and fifth resistors 14. 15 100 kflj, the second and third resistors 11. 13 1.8 k {}, first and second variable resistor 10. 12 3.3 kilowatts, first, second, third and fourth capacitors 6, 6, 8, F2nF, first and second active element of type MH 7404. 5 V voltage was applied to positive terminal 16 of power supply, setting 1: 1. The voltage waveform at the output of the first or second active element 6, 2 is shown in Figure 2a, the voltage waveform at the input of the first or second active element 6, 6 is shown in Figure 2b. The voltage curve at the node between the first and second capacitors 8, 6 or the third and fourth capacitors 22 is shown in Fig. 2c, with the voltage curve at the individual capacitors 2, 6 > 2 being shown ⁱⁿ Fig. 2d. The circuitry of the invention is suitable for generating low frequency pulses.

Claims

Astable flip-flop with independent frequency and pulse duty adjustment, characterized in that the output of the first active element (1) is connected via the first limiting resistor (3), the first and second capacitors (5, 6) to the input of the second active element (2) and second through the second resistor (11) and second variable resistor (12) with the third resistor (13), while the output of the second active element (2) is connected via the second limiting resistor (4), the third and fourth capacitors (8, 9) a third resistor (13) and an input of the first active element (1), the common point of the first and second capacitors (5, 6) being connected via the first resistor (7) and the first variable resistor (10) to the common points of the third and fourth a condenser (8, 9).