CS231871B1

CS231871B1 - Circuit for aligning operands

Info

Publication number: CS231871B1
Application number: CS832940A
Authority: CS
Inventors: Jiri Smid; Oldrich Jelinek
Original assignee: Jiri Smid; Oldrich Jelinek
Priority date: 1983-04-26
Filing date: 1983-04-26
Publication date: 1984-12-14
Also published as: CS294083A1

Abstract

Vynález se týká oboru výpočetní techniky, hlavně procesorů samočinných počítačů. Řeší způsob hardwarového zarovnání operandů, uložených v hlavní paměti mimo integrální hranice do tvaru, který je vhodný pro zpracování v dalších obvodech procesoru. Obvod používá přepínače slabik při přenosu dat z paměti do procesoru. Využití je předpokládáno v oboru samočinných počítačů.The invention relates to the field of computer technology, mainly to processors of automatic computers. It solves a method of hardware alignment of operands stored in the main memory outside the integral boundaries into a form suitable for processing in other circuits of the processor. The circuit uses byte switches when transferring data from the memory to the processor. The use is expected in the field of automatic computers.

Description

Předmětem vynálezu je obvod pro zarovnání operandů v procesorech samočinných počítačů, především při zpracování operandů, uložených v paměti mimo potřebné hranice.The subject of the invention is a circuit for aligning operands in automatic processors, in particular for processing operands stored in memory outside the necessary boundaries.

Toto zarovnání operandů bývá obvykle prováděno pomocí obvodů slabikové operační jednotky nebo pomocí speciálního posuvného registru. Nevýhodou obou přístupů je potřeba provádět úkony v několika krocích procesoru, což prodlužuje provádění zejména těch instrukcí, které vykonávají přesuny v operační paměti a které se významně podílejí na výkonnosti procesorů počítačů.This alignment of the operands is usually performed using syllable operation unit circuits or a special shift register. The disadvantage of both approaches is the need to perform operations in several steps of the processor, which extends the execution of especially those instructions that perform transfers in the operating memory and which significantly contribute to the performance of computer processors.

Tyto nevýhody odstraňuje obvod pro zarovnání operandů podle vynálezu, který je uspořádán tak, že řídicí vstup celého obvodu je připojen na vstup ovládacího dekodéru. První hodinový výstup tohoto dekodéru je připojen na hodinový vstup vstupního datového registru, na jehož datový vstup je připojen vnější vstup celého obvodu.These drawbacks are overcome by the operand alignment circuit of the invention, which is arranged such that the control input of the entire circuit is connected to the input of the control decoder. The first clock output of this decoder is connected to the clock input of the input data register, to whose data input the external input of the entire circuit is connected.

Výstup vstupního datového registru je připojen přes vstupní sběrnici na datový vstup pomocného datového registru, na jehož hodinový vstup je připojen druhý hodinový výstup ovládacího dekodéru.The output of the input data register is connected via the input bus to the data input of the auxiliary data register, to whose clock input the second clock output of the control decoder is connected.

Výstup pomocného datového registru je připojen na první datový vstup přepínače slabik. Druhý datový vstup tohoto přepínače je připojen na vstupní sběrnici. Výstup přepínače slabik je přiveden na výstupní sběrnici.The auxiliary data register output is connected to the first data input of the syllable switch. The second data input of this switch is connected to the input bus. The output of the syllable switch is connected to the output bus.

Nastavovací výstup ovládacího dekodéru je zapojen na vstup paměti typu zarovnání, jejíž výstup je připojen na ovládací vstup přepínače slabik.The setting output of the control decoder is connected to an alignment memory input whose output is connected to the control input of the syllable switch.

Výhody obvodu pro zarovnání operandů spočívají v tom, že je dosaženo značného zrychlení výkonu procesoru samočinného počítače při úměrně malých materiálových nárocích. To je umožněno zejména tím, že obvod využívají všechny Instrukce pracující s operandy, uloženými v operační paměti mimo potřebné hranice a tím, že zarovnáni operandů se provede v jednom kroku procesoru.The advantages of the operand alignment circuit are that the performance of the automatic computer processor is considerably accelerated with a proportionally small material requirement. This is made possible, in particular, by the fact that the circuit utilizes all instructions operating with operands stored in the operating memory outside the necessary boundaries and that the alignment of the operands is performed in one step of the processor.

Jedno z možných provedení vynálezu je znázorněno na připojeném výkresu.One possible embodiment of the invention is shown in the accompanying drawing.

Řídicí vstup £ celého obvodu je připojen na vstup ovládacího dekodéru £. První hodinový výstup '73 tohoto dekodéru je připojen na hodinový vstup vstupního datového registru £, na jehož datový vstup je připojen vnější vstup £ celého obvodu.The control input 6 of the entire circuit is connected to the input of the control decoder 6. The first clock output '73 of this decoder is connected to the clock input of the input data register 6, to whose data input the external input 4 of the entire circuit is connected.

Výstup '51 vstupního datového registru £ je připojen přes vstupní sběrnici £ na datový vstup pomocného datového registru 6, na jehož hodinový vstup je připojen druhý hodinový výstup' 72 ovládacího dekodéru' £.The output 51 of the input data register 6 is connected via the input bus 6 to the data input of the auxiliary data register 6, to whose clock input the second clock output 72 of the control decoder 6 is connected.

Výstup '61 pomocného datového registru £ je připojen na první datový vstup přepínače £ slabik. Druhý datový vstup tohoto přepínače je připojen na vstupní sběrnici £. Výstup ££ přepínače' £ slabik je přiveden na výstupní sběrnici £.The output '61 of the auxiliary data register £ is connected to the first data input of the syllable switch £. The second data input of this switch is connected to the input bus 6. The output £ of the syllable switch £ is supplied to the output bus £.

Nastavovací výstup '71 ovládacího dekodéru £ je zapojen na vstup paměti £ typu zarovnání, jejíž výstup je připojen na ovládací vstup přepínače £ slabik.The setting output '71 of the control decoder £ is connected to the input of the alignment memory jejíž, the output of which is connected to the control input of the syllable switch £.

Obvod pro zarovnání operandů slouží v procesoru samočinného počítače k zarovnání operandů, uložených v hlavní paměti mimo integrální hranice do tvaru, který je možno zpracovávat v dalších obvodech procesoru.The operand alignment circuit in the automatic computer processor aligns the operands stored in main memory outside the integral boundaries to a shape that can be processed in other processor circuits.

Zarovnání operandů se provádí při přenosu dat z paměti do procesoru. Obvod pro zarovnání operandů je při své činnosti řízen ovládacím dekodérem £ na základě údajů z mikroinstrukce, přicházejících na řídicí vstup £ celého obvodu.Operand alignment is performed when transferring data from memory to the processor. The operand alignment circuit is controlled by a control decoder 6 based on the microinstruction data arriving at the control input 6 of the entire circuit.

Nejprve se pomocí prvního hodinového výstupu 73 ovládacího dekodéru 7 přenesou první data o šířce 4 slabiky z vnějšího vstupu £ celého obvodu do vstupního datového registru 5..First, by means of the first clock output 73 of the control decoder 7, the first syllable width data 4 is transmitted from the external input 6 of the entire circuit to the input data register 5.

V další fázi činnosti se pomocí druhého hodinového výstupu 72 ovládacího dekodéru £ přenesou řádově nižší 3 slabiky ze vstupního datového registru £ přes vstupní sběrnici £ do pomocného datového registru' £.In the next phase of operation, the order of lower 3 bytes of the input data register 6 is transmitted via the second clock output 72 of the control decoder 6 via the input bus 6 to the auxiliary data register 7.

Současně s tím se vstupní datový registr £ dynamicky plní druhými daty o šířce 4 slabik z vnějšího vstupu £ celého obvodu. Na základě nastavovacího výstupu 71 ovládacího dekodéru £ je do paměti' £ typu zarovnání uložen údaj o typu zarovnání.At the same time, the input data register 6 is dynamically filled with second data of a width of 4 bytes from the external input 6 of the entire circuit. Based on the adjusting output 71 of the control decoder £, the alignment type data is stored in the alignment type memory £.

Přepínač 9 slabik má tímto na vstupu k dispozici data o šířce sedmi slabik, přitom tři slabiky AI, A2, A3 prvních dat jsou uloženy v pomocném datovém registru £ a 4 slabiky B0, Bl, B2, B3 druhých dat ve vstupním datovém registru £.The syllable switch 9 thus has seven bytes of data at its input, three first syllables A1, A2, A3 being stored in the auxiliary data register 6 and four second syllables B0, B1, B2, B3 of the second data in the input data register 6.

Podle údaje na výstupu '81 pamětí £ typu zarovnání, která může nabývat 4 hodnot, provede přepínač 9 slabik přepnutí pořadí slabik na výstup 91 podle následující tabulky:Depending on the output of '81 alignment memory memories 8, which can be 4 values, the syllable switch 9 switches the syllable order to output 91 according to the following table:

Výstup. .8.1..............,Vý.s.tup. .9,1Exit. .8.1 .............., Outlet.tup. .9.1

0 0 Bl, B2, B3, B0, B1, B2, B3, B0, 1 1 AI, A2, A3, B0, A1, A2, A3, B0 2 2 A2, A3, B0, Bl, A2, A3, B0, Bl 3 3 A3, B0, Bl, B2, A3, B0, B1, B2,

Výstupní kombinace slabik se přes výstupní sběrnici £ přenese do dalších obvodů počítače ke zpracování.The output combination of the syllables is transferred via the output bus 6 to other circuits of the computer for processing.

Popsaná činnost obvodu pro zarovnání operandů se cyklický opakuje až do vyčerpání celé zpracovávané délky pole dat.The described operation of the operand alignment circuit is repeated cyclically until the entire length of the processed data field is exhausted.

Využití vynálezu se předpokládá především v procesorech samočinných počítačů.The use of the invention is envisaged primarily in automatic computer processors.

Claims

SUBJECT OF THE INVENTION

An operand alignment circuit, characterized in that the control input (1) of the whole circuit is connected to the input of the control decoder (7), whose first clock output (73) is connected to the clock input of the input data register (5), to which data input an external input (2) of the entire circuit is connected, while the output (51) of the input data register (5) is connected via the input bus (3) to the data input of the auxiliary data register (6), a control decoder (7), wherein the output (61) of the auxiliary data register (6) is connected to the first data input of the switch (9) of the syllable, the second data input of which is connected to the input bus (3), 9 / the syllable is connected to the output bus (4) and further the setting output (71) of the control decoder (7) is connected to the memory input (8) of the alignment type, the output of which is connected to the control switch switch / 9 / syllable.