CS231707B1

CS231707B1 - Flip-flop circuit

Info

Publication number: CS231707B1
Application number: CS792648A
Authority: CS
Inventors: Karel Klaska
Original assignee: Karel Klaska
Priority date: 1979-04-18
Filing date: 1979-04-18
Publication date: 1984-12-14
Also published as: CS264879A1

Abstract

Podstatou zapojení klopného obvodu podle vynálezu je spojení první vstupní svorky s první výstupní svorkou přes přechod emitor-kolektor prvního tranzistoru, déle spojení třetí vstupní svorky s první výstupní svorkou přes přechod kolektor-emitor druhého tranzistoru, spojení druhé vstupní svorky s druhou výstupní svorkou přes přechod emitor-kolektor třetího tranzistoru a spojeni čtvrté vstupní svorky s druhou výstupní svorkou přes přechod kolektor-emitor čtvrtého tranzistoru. Zapojení se využije tam, kde je zapotřebí galvanické odděleniThe principle of the flip-flop circuit according to of the invention is the connection of the first input terminal with the first output terminal through the emitter-collector transition the first transistor, the longer the connection third input terminal with first output clamp over the collector-emitter transition of the other transistor, connecting the second input terminal with a second output terminal across the transition a third transistor emitter-collector and coupling fourth input terminal with second output terminal through the collector-emitter transition of the fourth transistor. Involvement will be used there where galvanic separation is required

Description

Autor vynálezu K IASCA KAREL ing,, KtAHA (54) Klopný obvodAuthor of the invention K IASCA KAREL ing ,, KtAHA (54) Flip-flop

Podstatou zapojení klopného obvodu podle vynálezu je spojení první vstupní svorky s první výstupní svorkou přes přechod emitor-kolektor prvního tranzistoru, déle spojení třetí vstupní svorky s první výstupní svorkou přes přechod kolektor-emitor druhého tranzistoru, spojení druhé vstupní svorky s druhou výstupní svorkou přes přechod emitor-kolektor třetího tranzistoru a spojeni čtvrté vstupní svorky s druhou výstupní svorkou přes přechod kolektor-emitor čtvrtého tranzistoru. Zapojení se využije tam, kde je zapotřebí galvanické odděleni vstupů, výstupů a střídavého napájení.The principle of the flip-flop according to the invention is the connection of the first input terminal with the first output terminal through the emitter-collector transition of the first transistor, the connection of the third input terminal with the first output terminal through the collector-emitter transition of the second transistor. emitter-collector of the third transistor and coupling the fourth input terminal to the second output terminal via the collector-emitter transition of the fourth transistor. The wiring is used where galvanic isolation of inputs, outputs and AC power is required.

1#1 #

Vynález ae týká klopného obvodu k vyhodnocení dvou vstupních napětí, u kterého se řeší využití energie zdrojů obou nepětí ne výstupu při možnosti galvanického odděleni vstupů, výstupů a střídavého napájení.The invention relates to a flip-flop for evaluating two input voltages, in which the use of the power sources of both voltages at the output is solved with the possibility of galvanic separation of inputs, outputs and AC power.

Dosud známé klopné obvody, určené pro napájení ze sekundárních vinuti dvou transformátorů, jejichž primární vinutí jsou zapojeny v sérii, neřeší problém zajištění velkého proudu v zapnutém stavu již při malém napájecím nepětí β vyloučení'vlivu zbytkových proudů spínačů ve vypnutém stavu.The prior art flip-flops for powering the secondary windings of two transformers, the primary windings of which are connected in series, do not solve the problem of providing a high on-state current even at low supply voltages β eliminating the effect of residual switch currents.

Výše uvedené nedostatky jsou odstreněny klopným obvodem podle vynálezu, jehož podstatou je spojení první vstupní svorky s první výstupní svorkou přes přechod emitor-kolektor “prvního tranzistoru, spojeni třetí vstupní svorky s první výstupní svorkou přes přechod kolektor-emitor druhého tranzistoru, spojení druhé vstupní svorky s druhou výstupní svorkou přes přechod emitor-kelektor třetího tranzistoru a spojení čtvrté vstupní svorky s druhou výstupní svorkou přes přechod kolektor-emitor čtvrtého tranzistoru, přičemž první tranzistor s druhým tranzistorem a třetí tranzistor se čtvrtým tranzistorem tvoří doplňkové klopné obvody.The above-mentioned drawbacks are eliminated by the flip-flop according to the invention, which is based on the connection of the first input terminal with the first output terminal through the emitter-collector transition of the first transistor, connection of the third input terminal with the first output terminal through the collector-emitter transition of the second transistor. with a second output terminal through the emitter-collector junction of the third transistor and connecting the fourth input terminal with the second output terminal through the collector-emitter junction of the fourth transistor, the first transistor with the second transistor and the third transistor with the fourth transistor forming additional flip-flops.

Spojením lichých vstupních svorek s první výstupní svorkou přes první doplňkový klopný obvod, přičemž jsou spojeny i sudé vstupní svorky s druhou výstupní svorkou přes druhý doplňkový klopný obvod, umožňuje vytvoření klopného obvodu, určeného k napájení ze sekundárních vinutí dvou transformátorů, jejichž primární vinutí jsou zapojena v sérii, vyhodnocujícího poměr dvou vstupních napětí. Přitom z hlediska energetického přenosu jsou transformátory zapojeny výhodně paralelně a ve vypnutém stavu je přes první a druhý odporník výstup záporný, zatímco v zapnutém stavu je přes zanedbatelné impedance přechodů tranzistorů a pomocných odporů kladný.By connecting the odd input terminals to the first output terminal through the first additional flip-flop, and even the input terminals to the second output terminal through the second additional flip-flop, the flip-flop is provided to power the secondary windings of two transformers whose primary windings are connected in series, evaluating the ratio of two input voltages. From the point of view of power transmission, the transformers are preferably connected in parallel and in the switched-off state the output is negative through the first and second resistors, while in the switched-on state it is positive despite the negligible impedances of transistor transitions and auxiliary resistors.

Na připojeném výkrese je znázorněno konkrétní provedení klopného obvodu podle vynálezu.The attached drawing shows a particular embodiment of a flip-flop according to the invention.

První vstupní svorka 19 je přes přechod emi tor-kolektor prvního tranzistoru J a přes přechod béze-emitor druhého tranzistoru A a přes šestý odporník 2 spojena s první výstupní svorkou 23. Třetí vstupní svorka 21 je přes přechod kolektor-emitor druhého tranzistoru A a přee šestý odporník'2 spojena s první výstupní svorkou 23. Přitom vzájemným spojením bází a kolektorů vytváří první tranzistor 2 s druhým tranzistorem A doplňkový klopný obvod.The first input terminal 19 is connected to the first output terminal 23 via the emitter-collector transition of the first transistor J and through the base-emitter transition of the second transistor A and through the sixth resistor 2. The third input terminal 21 is via the collector-emitter transition of the second transistor A and The sixth resistor 12 is connected to the first output terminal 23. In this connection, by connecting the bases and the collectors together, the first transistor 2 with the second transistor A forms an additional flip-flop.

Druhé vstupní svorka 20 je přes přechod emi tor-kolektor třetího tranzistoru 18 β přes čtvrtý odporník 14 a přes přechod béze-emitor čtvrtého tranzistoru 12 spojena s druhou výstupní svorkou 24. Čtvrtá vstupní svorka 22 je přes pátý odpor 16 a přes přechod kolektor-emitor čtvrtého tranzistoru 12 spojena s druhou výstupní svorkou 2A. Přitom vzájemným spojením bází a kolektorů vytváří třetí a čtvrtý tranzistor 18 12 doplňkový klopný obvod.The second input terminal 20 is coupled to the second output terminal 24 via the emitter-collector junction of the third transistor 18 β through the fourth resistor 14 and the base-emitter junction of the fourth transistor 12. The fourth input terminal 22 is through the fifth resistor 16 and through the collector-emitter a fourth transistor 12 connected to the second output terminal 2A. The third and fourth transistors 18 12 form an additional flip-flop circuit by interconnecting the bases and the collectors.

Mezi první a druhou vstupní svorkou JL2., 20 je zapojen třetí odporník 2. Mezi třetí vstupní svorkou 21 a bází čtvrtého tranzistoru 12 je zapojen druhý odporník 10 a mezi čtvrtou vstupní svorkou 22 a bází druhého tranzistoru A d^e zapojen první odporník 6.Between the first and the second input terminal JL2. 20 is a third resistor 2. The third input terminal 21 and the base of transistor 12 is connected the second resistor 10 and the fourth input terminal 22 and the base of the second transistor and d ^e first resistor connected 6th

Čtvrtý, pétý a šestý odporník 14. AŠi I společně s pátým tranzistorem £2, jehož přechod béze-emitor je připojen paralelně ke čtvrtému odporníku AA, se šestým tranzistorem 8, jehož přechod emitor-kolektor je zapojen mezi bázi druhého tranzistoru A ® první výstupní svorku 23. a se sedným odporníkem 2 zapojeným paralelně k přechodu béze-emitor šestého tranzistoru 8 tvoří, při spojení kolektoru pátého tranzistoru 13 s bází šestého tranzistoru 8, elektronický omezovač výstupního proudu zapnutého stavu.Fourth, fifth, and sixth resistors 14. Ashi I together with a fifth transistor 62 having a base-emitter transition connected in parallel to the fourth resistor AA with a sixth transistor 8 whose emitter-collector transition is connected between the base of the second transistor A ® of the first output The terminal 23 and the resistor 2 connected in parallel to the base-emitter transition of the sixth transistor 8 form, when the collector of the fifth transistor 13 is connected to the base of the sixth transistor 8, an electronic output current limiter on.

První dioda A antiparalelně připojená k přechodu béze-emitor prvního tranzistoru 2>The first diode A is connected in parallel to the base-emitter transition of the first transistor 2

stejně jako druhá dioda 17 antiparalelně připojené k přechodu báze-emitor třetího tranzistoru 18. minimalizuje namáhání příslušného tranzistoru klopného obvodu ve vypnutém stavu.as well as the second diode 17 antiparallel connected to the base-emitter transition of the third transistor 18 minimizes the stress of the respective flip-flop transistor in the off state.

Obdobný účel mé i třetí dioda 2 připojená antiparalelně k přechodu béze-emitor druhéhoA similar purpose to me and the third diode 2 connected antiparallel to the base-emitter transition of the other

23Π07 tranzistoru 4 s čtvrtá dioda 15 připojená antiparalelně k přechodu báze-emitor čtvrtého tranzistoru 12. které navíc zeji Slují uzavření proudové smyčky mezi vstupem a výstupem ve vypnutém stavu. I pátá dioda JJ. připojené na výstup slouží ke snížení napětového namáháni tranzistorů ve vypnutém stavu.A transistor 4 with a fourth diode 15 coupled antiparallel to the base-emitter transition of the fourth transistor 12, which in addition may serve to close the current loop between the input and output in the off state. I fifth diode JJ. connected to the output serves to reduce the voltage stress of the transistors in the off state.

Pokud první vstupní napětí u1 je rovno nebo menší než druhé vstupní napětí u2 je výstupní napětí u3 malé, omezené úbytkem na páté diodě 11. a záporné. Klopný obvod je ve vypnutém stavu a odebírá na vstupech proud určený sériovým spojením prvního o druhého odporu 6, 10, ke kterému je paralelně připojen třetí odpor 2.If the first input voltage u1 is equal to or less than the second input voltage u2, the output voltage u3 is small, limited by the voltage drop across the fifth diode 11 and negative. The flip-flop is in the off state and draws on the inputs the current determined by the serial connection of the first of the second resistor 6, 10 to which the third resistor 2 is connected in parallel.

Převýší-li hodnota prvního vstupního napětí hodnotu druhého vstupního napětí, přejde klopný obvod do zapnutého stavu, a s vodivým prvním, druhým, třetím i čtvrtým tranzistorem a výstupní proud 13 bude roven součtu prvního vstupního proudu 11 a druhého vstupního proudu 12 a bude, při zanedbání malých pomocných odporů, určen velikostí vstupních napětí a zátěže až do hodnoty určené.otevřením pátého tranzistoru 13 úbytkem napětí na čtvrtém odporu 1 4. kdy nastane jeho omezení.If the value of the first input voltage exceeds the value of the second input voltage, the flip-flop goes on, with the conductive first, second, third and fourth transistors and the output current 13 is equal to the sum of the first input current 11 and the second input current 12 and by opening the fifth transistor 13 by dropping the voltage at the fourth resistor 14 when its limitation occurs.

Je třeba respektovat, že vstupní napětí se liší jen o úbytky na přechodech tranzistorů a klopný obvod napájet z galvanicky oddělených zdrojů proudu nebo měkkého napětí. Výhodné je napájení z usměrňovačů zapojených na sekundéry dvou transformátorů, jejichž primáry jsou zapojeny v sérii.It should be noted that the input voltage differs only in the transistor transients and the flip-flop is supplied from galvanically isolated current or soft voltage sources. It is preferable to supply power from rectifiers connected to the secondary of two transformers, whose primarys are connected in series.

Přechod z vypnutého do zapnutého stavu a naopak lze řídit změnou poměru odporu sériového spojení prvního a druhého odporníku 6, 10 k odporu třetího odporníku 2, nebo výhodně změnou zátěže pomocných vinutí výše zmíněných napájecích transformátorů.The transition from the off to the on and vice versa can be controlled by changing the ratio of the series connection resistance of the first and second resistors 6, 10 to the resistance of the third resistor 2, or preferably by varying the auxiliary winding load of the aforementioned power transformers.

Uplatnění klopného obvodu podle vynálezu je všude, kde je zapotřebí galvanické odděleni vstupů, výstupů a střídavého napájení. Zapojení se vyznačuje vysokou vstupní citlivostí, vysokou odolností proti rušení, vysokou účinností a nevyžaduje k řízení aktivní signál. Výhodné využití je zejména k buzení výkonových bezkontaktních spínačů a jako vazební člen mezi galvanicky oddělenými systémy.The use of the flip-flop according to the invention is wherever galvanic isolation of inputs, outputs and AC power is required. The wiring features high input sensitivity, high interference immunity, high efficiency and does not require an active signal to drive. It is particularly advantageous for driving power-free contact-free switches and as a coupler between galvanically isolated systems.

PŘEDMĚT VYNÁLEZUSUBJECT OF THE INVENTION

Claims

Flip-flop for evaluating two input voltages, characterized in that the first input terminal (19) is connected to the first output terminal (23) via the emitter-collector transition of the first transistor (3), the third input terminal (21) is connected to the first output terminal ( 23) coupled through the collector-emitter transition of the second transistor (4), the second input terminal (20) with the second output terminal (24) is coupled through the emitter-collector transition of the third transistor (18), and the fourth input terminal (22) with the second output terminal (24) is connected via a collector-emitter transition of the fourth transistor (12), the first transistor (3) with the second transistor (4) and the third transistor (18) with the fourth transistor (12) forming additional flip-flops.

and

1 drawing