CS230481B1

CS230481B1 - Wiring to generate a clock signal in an optoelectronic transmission system repeater

Info

Publication number: CS230481B1
Application number: CS928182A
Authority: CS
Inventors: Josef Zigmund; Vladimir Konopat
Original assignee: Josef Zigmund; Vladimir Konopat
Priority date: 1982-12-17
Filing date: 1982-12-17
Publication date: 1984-08-13

Abstract

Signál taktovacího kmitočtu se sinusovým průběhem se přivádí přes oddělovací kondenzátor na bázi tranzistoru,který pracuje jako laděný zesilovač s paralelním rezonančním obvodem. K zesílenému vstupnímu signálu se v kolektorovém obvodu přičítá stejnosměrné napětí vznikající na první a druhé diodě. Stejnosměrná složka výsledného signálu leží uprostřed vstupních úrovní hradla. Na výstupu hradla jsou taktovaci impulsy se střídou 1:1. Diody zaručují správnou teplotní kompensaci hradla.The sinusoidal clock signal is fed through a transistor-based isolation capacitor, which operates as a tuned amplifier with a parallel resonant circuit. The amplified input signal is added to the collector circuit by the DC voltage generated on the first and second diodes. The DC component of the resulting signal lies in the middle of the gate input levels. The gate output is clocked with a duty cycle of 1:1. The diodes ensure correct temperature compensation of the gate.

Description

Vynález se týká zapojení pr® vytvoření taktovacího signálu v opakovači optoelektronického přenosového systému.The invention relates to a circuit for generating a clock signal in an optoelectronic transmission system repeater.

Úkolem opakovače optoelektronického přenosového systému je časové a tvarové obnovení impulsů přicházejících z optického kabelu.The task of the repeater of the optoelectronic transmission system is to restore the impulses coming from the optical cable in time and shape.

K obnovení časové polohy impulsů slouží soustava obvodů zvaná taktovací cesta. Vstupní částí taktovací cesty je taktovací obvod, jehož pomocí se z přicházejících impulsů vyděluje taktovací kmitočet se sinusovým průběhem. Za ním následují obvody pr© vytvoření taktovacího signálu, tj. taktovacích impulsů obdélníkového průběhu se střídou 1:1, Optoelektronický přenosový systém je velmi odolný vůči indukovaným rušivým napětím při přenosu informací v optickém kabelu, takže nedochází ke ztrátám impulsů a úroveň vyděleného taktovacího kmitočtu je závislá pouze na skladbě kódu.The system of circuits called the clocking path is used to restore the time position of the pulses. The input part of the clocking path is the clocking circuit, by means of which the clocking frequency with a sine wave is separated from the incoming pulses. This is followed by circuits for generating a 1: 1 rectangular clock pulse signal. The optoelectronic transmission system is very resistant to induced interfering voltages when transmitting information in the fiber optic cable, so there is no loss of pulses and the split clock frequency level is depends only on the code structure.

Známé zapojení pro vytvoření taktovacího signálu je tvořen© vícestupňovým zesilovačem, na Jehož výstupu je transformátor. Z jeho sekundárního vinutí se přes paralelní kombinaci odporu a kondenzátoru a dále přes diodu a indukčnost budí hradlo. Nevýhodou tohoto zapojení je značná obvodová složitost, vyžaduje mnoho součástí a je tedy drahé. V jiném známém zapojení se používá omezující zesilovač, k jehož zatěžovacímu odporu je přím© připojeno hradlo. Nevýhodou tohoto zapojení je použití složitého omezujícího zesilovače. Zapojení není teplotně kompenzováno.A known circuit for generating a clock signal is a multi-stage amplifier whose output is a transformer. A gate is excited from its secondary winding via a parallel resistor / capacitor combination and a diode and inductor. The disadvantage of this circuit is the considerable circumferential complexity, requiring many components and is therefore expensive. In another known circuit, a limiting amplifier is used, to which a gate is connected directly to the load resistor. The disadvantage of this circuit is the use of a complex limiting amplifier. The wiring is not temperature compensated.

Účelem vynálezu je odstranit uvedené nevýhody. Podle podstaty vynálezu se toho dosahuje tím, že ke vstupní svorce je přes oddělovací kondenzátor připojena báze tranzistoru, která je přes první odpor připojena k zemi. Kolektor tranzistoru je připojen jednak přes indukčnost a blokovací kondenzátor k zemi, jednak ke vstupu hradla, jehož výstup je připojen k výstupní svorce® Kolektor tranzistoru jeThe purpose of the invention is to overcome these disadvantages. According to the essence of the invention, this is achieved by connecting a transistor base to the input terminal via a decoupling capacitor, which is connected to ground via a first resistor. The transistor collector is connected via inductance and blocking capacitor to ground and to the gate input whose output is connected to the output terminal® The transistor collector is

230 481 dále připojen přes druhý kondenzátor · první a druhou diodu k zeni. Společný bod indukčnosti a blokovacího kondensátoru je spojen se společný® beden druhého kondenzátoru a první diody á připojen frřea druhý odpor ke kladné svorce zdroje, k níž je připojen emitor tranzistoru·230 481 is further connected to the wall via a second capacitor. The common point of the inductor and the blocking capacitor is connected to the common® box of the second capacitor and the first diode, and the second resistor is connected to the positive terminal of the source to which the transistor emitter is connected.

Zapojení pro vytvoření taktovacího signálu podle vynálezu je jednoduché· Umožňuje nastavení fáze taktovacích impulsů pro dosažení optimální koincidence v opakovači· Zapájení je teplotně kompenzováno.The wiring for generating the clock signal according to the invention is simple. It allows adjusting the clock phase for optimum coincidence in the repeater.

Příklad zapojení je pepaán pomocí výkresu· Ke vstupní svorce 1 je přes oddělovací kondenzátor Cl připojena báze tranzistoru T, která je připojena přes první odpor R1 k zemí· Emitor tranzistoru T je připojen ke kladné svorce zdroje 2* Kolektor tranzistoru T je připojen přes indukčnost L a přes blokovací kondenzátor C3 k zemi. Dále jo kolektor tranzistoru T připojen ke vstupu hradla H a přea druhý kondenzátor C2 a první a druhou diodu Dl, D2 k zemi» Společný bod indukčnosti L a blokovacího kondenzátoru C3 a společný bod druhého kondenzátoru C2 a první diody Dl jsou spojeny a připojeny přes druhý odpor R2 ke kladné svorce 2 zdroje. Výstup hradla H je připojen na výstupní svorku 2Example of connection is shown in the drawing · Transistor base T is connected to the input terminal 1 via a decoupling capacitor C1, which is connected to ground through the first resistor R1 · Transistor T is connected to the positive terminal of source 2 * Transistor T collector connected via inductance L and through the blocking capacitor C3 to ground. Furthermore, the collector of transistor T is connected to the gate input H and the second capacitor C2 and the first and second diodes D1, D2 are grounded. »The common inductance point L and the blocking capacitor C3 and the common point of the second capacitor C2 and the first diode D1 are connected and connected via the second resistance R2 to the positive terminal 2 of the power supply. Gate H output is connected to output terminal 2

Signál taktovacího kmitočtu ae sinusovým průběhem se přivádí ze vstupní svorky 1 přes oddělovací kondenzátor* Cl na bázi tranzistoru T, který pracuje jako laděný zesilovač s paralelním rezonančním obvodem LC2. Jeho zesílení a pracovní bod je -nastaven tak, že v kolektorovém obvodu dochází k mímótau omezení signálu. K zesílenému vstupnímu signálu ee v kolektorovém obvodu přičítá stejnosměrné napětí vznikající na první a druhé diodě Dl. D2. Výsledný signál se přivádí na vstup hraďlá H. Jeho stejnosměrná složka leží uprostřed vstupních úrovní log 0 a log 1 hradla H. Tím je zaručeno, že na výstupu hradla H jsou taktovaeí Impulsy se střídou 1:1. Ke stabilizaci úbytku napětí na diodách Dl, D2 slouží druhý odpor R2. Diody Dl, D2 zaručují správnou teplotní kompenzaci hradla H.The clock frequency and e sine wave signal is supplied from input terminal 1 via a decoupling capacitor * Cl based on transistor T, which operates as a tuned amplifier with a parallel resonant circuit LC2. Its gain and operating point are set so that the signal limitation in the collector circuit is limited. To the amplified input signal ee in the collector circuit, it adds the DC voltage generated at the first and second diodes D1. D2. The resultant signal is applied to the input shaft H. Its DC component lies in the middle of the input levels of log 0 and log 1 of the gate H. This ensures that the output of gate H is clocked by 1: 1 pulses. The second resistor R2 is used to stabilize the voltage drop across the diodes D1, D2. Diodes D1, D2 guarantee correct temperature compensation of gate H.

Paralelní rezonanční obvod tvořený indukčnosti L a druhým kondenzátorem C2 je naladěn na taktovaeí kmitočet. Jeho činitel jakosti se volí malý, řádově 10. Dosáhne Se toho zatlumením rezonančního obvodu LC2 malou vstupní impedancí hradla H. Mírným rozladěním, změnou indukčnosti L nebo kapacity kondenzátoru C2 se dosáhne fázové posunutí taktovacích impulsů. Přesným nastavením fáze taktovacích impulsů se dosáhne optimální koincidence v opakovači.The parallel resonant circuit formed by the inductance L and the second capacitor C2 is tuned to the clock frequency. Its quality factor is chosen to be small, of the order of 10. This is achieved by attenuating the resonant circuit LC2 with a small input impedance of the gate H. By slightly tuning, changing the inductance L or capacitance C2, the phase shift of the clock pulses is achieved. By precisely adjusting the phase of the pulse pulses, optimum coincidence in the repeater is achieved.

Claims

A circuit for generating a clock signal in an optoelectronic transmission system repeater characterized in that the base of the transistor (T) is connected to the input terminal (1) via a decoupling capacitor (C1), which is connected to ground through a first resistor (R1). The detector (T) is connected via inductor (L) and blocking condenser (C3) to ground and to the gate input (H) whose output is connected to output terminal (2) and second capacitor (C2). first and second diodes (D1, D2) to ground, with common point inductance! (L) and the blocking capacitor (C3) is coupled to the common point of the second capacitor (C2) and the first diode (D1) and connected via a second resistor (R2) to the positive terminal (3) of the source to which the transistor emitter (T) .