CS230251B1 - Samočinné kontrolovaný kontrolný obvod pre kód 1 zo 7 - Google Patents

Samočinné kontrolovaný kontrolný obvod pre kód 1 zo 7 Download PDF

Info

Publication number
CS230251B1
CS230251B1 CS606180A CS606180A CS230251B1 CS 230251 B1 CS230251 B1 CS 230251B1 CS 606180 A CS606180 A CS 606180A CS 606180 A CS606180 A CS 606180A CS 230251 B1 CS230251 B1 CS 230251B1
Authority
CS
Czechoslovakia
Prior art keywords
input
circuit
output
product
peripheral
Prior art date
Application number
CS606180A
Other languages
English (en)
Slovak (sk)
Inventor
Margareta Kotocova
Original Assignee
Margareta Kotocova
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Margareta Kotocova filed Critical Margareta Kotocova
Priority to CS606180A priority Critical patent/CS230251B1/cs
Publication of CS230251B1 publication Critical patent/CS230251B1/cs

Links

Landscapes

  • Logic Circuits (AREA)

Description

230251 3
Vynález sa týká kontrolných obvodov prekód 1 zo 7, ktoré sú samočinné kontrolova-né pre poruchy rovnaikého typu a niektoréviacnásobné poruchy.
Doposial' známe riešenie samočinné kon-trolovaného kontrolného obvodu pre kód 1zo 7 vedie na siesty stupňový obvod s poč-tom 22 súčtových a súčinových logickýchčlenov a vstupov 53. Tento obvod je vytvo-řený kompozíciou samočinné kontrolované-ho translátora z kódu 1 zo 7 na kód 3 zo 6a samočinné kontrolovaného kontrolora prekód 3 zo 6. Vytvorenie obvodu takouto kom-pozíciou má za následok zvýšenie počtustupňov, členov a vstupov, a tým pravděpo-dobnost vzniku porúch sa zvyšuje.
Uvedené nedostatky sú podstatné zmen-šené zapojením samočinné kontrolovanéhokontrolného* obvodu pre kód 1 zo 7 premnožinu porúch rovnakého typu a nieiktoréviacnásobné poruchy s možnosťou 1'ubovol'-ného poradila indexov vstupných premen-ných podlá vynálezu, kterého podstata spo-čívá v tom, že na prvý dvojvstupový «účto-vý člen je připojený prvý obvodový vstupa platy obvodový vstup, na prvý štvorvstu-pový súčtový člen sú připojené prvý obvo-dový vstpp, třetí obvodový vstup, šiesty ob-vodový vstup a siedmý obvodový vstup, naprvý trojvstupový súčtový člen sú připoje-né třetí obvodový vstup, piaty obvodovývstup a druhý obvodový vstup, na druhýtrojvstupový súčtový člen sú připojené dru-hý obvodový vstup, šiesty obvodový vstupa štvrtý obvodový vstup a na druhý dvoj-vstupový súčtový člen je připojený štvrtýobvodový vstup a siedmy obvodový vstup,pričom výstup druhého dvojvstupového súč-tového člena je připojený na třetí dvojvstu-pový súčtový člen, na ktorý je připojený ajvýstup prvého dvojvstupového súčtovéhočlena, ktorý je ešte připojený na prvý vstupprvého súčinového člena. Ďalej výstup prvé-ho štvorvstupového súčtového člena je při-pojený jednak na druhý vstup prvého súči-nového člena, jednak na druhý vstup tretie-ho súčinového člena, jednak na druhý vstupšiesteho súčinového člena a jednakna prvývstup siedmeho súčinového člena. Ďalej vý-stup prvého trojvstupového súčtového čle-na je připojený jednak na prvý vstup dru-hého súčinového člena, jednak na prvý vstuptretíeho súčinového člena a jednak na dru-hý vstup piateho súčinového člena. Ďalejvýstup druhého trojvstupového súčtovéhočlena, je připojený jednak na druhý vstupdruhého súčinového člena, jednak na prvývstup štvrtého súčinového člena a jednakna prvý vstup šiesteho súčinového člena.Ďalej výstup tretíeho dvojvstupového súčto-vého člena je připojený jednak na prvývstup piateho súčinového člena a jednak nadruhý vstup štvrtého súčinového člena. Vďalšom výstupy z prvého súčinového čle-na, z druhého súčinového člena, z tretíehosúčinového Člena a zo štvrtého súčinovéhočlena sú připojené na druhý štvorvstupový súčtový Člen, opatřený svým obvodovým vý-stupom. Výstupy z piateho súčinového čle-na, zo šiesteho súčinového člena, zo šieste-ho súčinového člena a zo siedmeho súčino-vého člena sú připojené na druhý trojvstu-pový súčtový člen, opatřený druhým obvo-dovým výstupom.
Podstata vynálezu spočívá v odstráneníkompo-zície a návrhu obvodu ako celku. Ta-kéto riešenie vedie k 4-stupňovému obvo-du pozostávajúceho z 15 súčtových a isúči-nových logických členov a z 37 vstupov.
Znížením počtu stupňov sa zvyšuje ope-račiná rýchlosť, zvyšuje sa tým rýchlosť de-tekcie porúch. Znížením počtu logickýchčlenov sa zn’žuje pravděpodobnost výsky-tu poruchy v samotnom kombinačnom ob-vode, zvyšuje sa jeho spoiahlivost.
Na priloženom výkrese je znázorněná lo-gická schéma samočinné kontrolovanéhokontrolného obvodu pre kód 1 zo 7.
Schéma pozosáva z prvého dvojvstupové-ho súčinového člena 1, na ktorý je připoje-ný prvý obvodový vstup xi a piaty obvodo-vý vstup X5. Ďalej na prvý štvorvstupovýsúčtový člen 2 sú připojené prvý obvodovývstup xi, třetí obvodový vstup xs, šiesty ob-vodový vstup X6 a siedmy obvodový vstup X7.Ďalej na prvý trojvstupový súčtový člen 3sú připojené třetí obvodový vstup X3, piatyobvodový vstup xs a druhý obvodový vstupX2. Ďalej na druhý trojvstupový súčtový člen4 sú připojené druhý obvodový vstup X2,šiesty obvodový vstup χβ a štvrtý obvodovývstup X4. Ďalej na druhý dvojvstupový súčto-vý člen 5 je připojený štvrtý obvodový vstupX4 a siedmy obvodový vstup X7. Výstup dru-hého dvojvstupového súčtového člena 5 jepřipojený na třetí dvojvstupový súčtovýčlen 6, na ktorý je připojený aj výstup prvé-ho dvojvstupového súčtového člena 1, kto-rý je připojený ešte na prvý vstup prvéhosúčinového člena 7. Ďalej výstup prvéhoštvorvstupového súčtového člena 2 je při-pojený jednak na druhý vstup prvého sú-činového člena 7, jednak na druhý vstuptretíeho súčinového člena 9, jednak na dru-hý vstup šiesteho súčinového člena 12 a jed-nak na prvý vstup siedmeho súčinového čle-na 13. Ďalej výstup prvého trojvstupovéhosúčtového člena 3 je připojený jednak naprvý vstup druhého súčinového člena 8,jednak na prvý vstup tretíeho súčinovéhočlena 9 a jednak na druhý vstup piatehosúčinového člena 11. Ďalej výstup druhéhotrojvstupového súčtového člena 4 je připo-jený jednak na druhý vstup druhého súči-nového člena 8, jednak na prvý vstup štvr-tého súčinového člena 10 a jednak na prvývstup šiesteho súčinového člena 12. Ďalejvýstup tretieho dvojvstupového súčtovéhočlena 6 je připojený jednak na prvý vstuppiateho súčinového člena 11 a jednak nadruhý vstup štvrtého súčinového člena 10.Výstupy z prvého súčinového člena 7, zdruhého súčinového člena 8, z tretieho sú-činového člena 9 a zo štvrtého súčinového

Claims (1)

  1. 230251 S člena 10 sú připojené na druhý štvorvstu-pový súčtový člen 14 s prvým obvodovýmvýstupom Fi· Výstupy z piateho aúčinovéhočlena 11, zo šiesteho eúčinového člena 13s možnosťou l'ubovol'ného iporadia indexovpojené na druhý trojvstupový súčtový člen15 s druhým obvodovým výstupom F2. Zapojenie obvodu podlá vynálezu je sa-močinné testované, zabezpečené proti poru-chám, kódovo disjunktně a obvod má par-nu paritu inverzie. Pri správnej činnosti jeprvý obvodový výstup Fi = 0 a druhý ob-vodový výstup F2 == 1, alebo prvý obvodovývýstup Fi = 1 a druhý obvodový výstupF2 = 0. Ako obvod příjme kódové slovo s počtomjednotiek váčším ako jedna, bude minimál-ně jeden súčinový člen zo súčinových čle-nov 7, 8, 9, 10 a minimálně jeden súčinový 6 člen zo súčinových členov 11, 12, 13 mať navýstupe hodnotu jedna a teda obvodové vý-stupy Fi — 1 a Ez — 1. Po přijatí kódové-ho slova s počtom jednotiek nula, nie ježiaden výstup súčinových členov jednotko-vý, teda obvodové výstupy Fi — 0 a F2 = 0.Vlastně poruchy obvod taktiež detekuje, na-příklad nech na výstupe prvého štvorvstu-pového súčtového člena 2 je porucha tl.Kódovým slovom 0010000, 0000010, 0001000bude porucha detekovaná, na výstupe budeobvodových výstupov Fi = 1 a F2 = 1. Navrhnutý obvod možno realizovat' aj prv-kami strednej a veikeij integrácie ak za mo-del porúch sa vezme trvalá nul,a a trvalájednotka. SpoTahlivosť obvodu pri zachova-ní samočinné kontrolovaných vlastností bysa tým mohla ečte zvýšit PREDMET Samočinné kontrolovaný kontrolný obvodpře kód 1 zo 7 pre množinu porúch rovna-kého typu a niektoré viacnásobné poruchys možnosťou lubovolného poradia indexovvstupných premenných vyznačený tým, žena prvý dvojvstupový súčtový člen (1) jepřipojený prvý obvodový vstup (xi) a pla-ty obvodový vstup (xs), na prvý štvorvstu-pový Súčtový člen (2) sú připojené prvý ob-vodový vstup (xij, třetí obvodový vstup(X3), siesty obvodový vstup (x6) a siedmyobvodový vstup (X7), na prvý trojvstupovýsúčtový člen (3) sú připojené třetí obvo-dový vstup (xs), platy Obvodový vstup (xs)a druhý obvodový vstup (xz), na druhý troj-vstupový súčtový čleh (4) sú připojené dru-hý obvodový vstup (xz), siesty obvodovývstup (X6j a čtvrtý obvodový vstup (x4) ana druhý dvojvstupový súčtový člen (5) jepřipojený čtvrtý obvodový vstup (x4) a sied-ihy obvodový vstup (X7), pričom výstup dru-hého dvojvstupového súčtového člena (5)je připojený na třetí dvojvstupový súčtovýčlen (6), na ktorý je připojený aj výstupprvého dvojvstupového súčtového člena (1),ktorý je připojený ečte na prvý vstup prvé-ho súčinového člena (7) a dalej výstup prvé-ho čtvorvstupóvého súčtového člena (2) jepřipojený jednak na druhý vstup prvého sú-činového člena (7 j, jednak na druhý vstup VYNALEZU tretieho súčinového člena (9), jednak nadruhý vstup šiesteho súčinového člena (12)a jednak na prvý vstup siedmeho súčinové-ho člena (13) a dalej výstup prvého troj-vstupového súčtového člena (3) je připoje-ný jednak na prvý vstup druhého súčinové-ho člena (8), jednak na prvý vstup tretie-ho súčinového člena (9) a jednak na dru-hý vstup piateho súčinového člen® (11) adalej výstup druhého trojvstupového súčto-vého člena (4) je připojený jednak na dru-hý vstup druhého súčinového člena (8), jed-nak na prvý vstup čtvrtého súčinového čle-na (10) a jednájk na prvý vstup šiesteho sú-činového člena (12) a dalej výstup tretie-ho dvojvstupového súčtového člena (6) jepřipojený jódnak na prvý vstup piateho sú-činového člena (11) a jednak na druhývstup čtvrtého súčinového člena (10), pri-čom výstupy z prvého súčinového člena (7),z druhého súčinového člena (8), z tretiehosúčinového člena (9) a zo čtvrtého súčino-vého člena (10), sú připojené na druhýštvorvstupový súčtový člen (14), opatřenýprvým obvodovým výstupom (Fi) a výstu-py z piateho súčinového člena (11), zo šies-teho súčinového člena (12) 1a zb siedmehosúčinového člena (13) sú připojené na dru-hý trojvstupový súčtový člen (15), opatřenýdruhým obvodovým výstupom (F2). 1 list výlcresav
CS606180A 1980-09-08 1980-09-08 Samočinné kontrolovaný kontrolný obvod pre kód 1 zo 7 CS230251B1 (sk)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS606180A CS230251B1 (sk) 1980-09-08 1980-09-08 Samočinné kontrolovaný kontrolný obvod pre kód 1 zo 7

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS606180A CS230251B1 (sk) 1980-09-08 1980-09-08 Samočinné kontrolovaný kontrolný obvod pre kód 1 zo 7

Publications (1)

Publication Number Publication Date
CS230251B1 true CS230251B1 (sk) 1984-08-13

Family

ID=5406801

Family Applications (1)

Application Number Title Priority Date Filing Date
CS606180A CS230251B1 (sk) 1980-09-08 1980-09-08 Samočinné kontrolovaný kontrolný obvod pre kód 1 zo 7

Country Status (1)

Country Link
CS (1) CS230251B1 (cs)

Similar Documents

Publication Publication Date Title
Krishnamoorthi On Poisson queue with two heterogeneous servers
CN103368197B (zh) 模块化多电平换流器的阀基控制设备和方法
Armstrong A general method of applying error correction to synchronous digital systems
Kaur et al. Design of fault tolearnt full adder/subtarctor using reversible gates
AU5674090A (en) A method for avoiding latent errors in a logic network for majority selection of binary signals
US5281857A (en) Self-checking interlock control system
US10535438B2 (en) Digital protection system for nuclear power plant
CS230251B1 (sk) Samočinné kontrolovaný kontrolný obvod pre kód 1 zo 7
Gaj et al. A clock distribution scheme for large RSFQ circuits
CN103557116A (zh) 一种硬接线搭建的风力发电机组安全保护装置
Pham et al. Reliability and MTTF prediction of k-out-of-n complex systems with components subjected to multiple stages of degradation
Babu et al. Comparative performance analysis of XOR-XNOR function based high-speed CMOS full adder circuits
Pandey et al. Comparative analysis of carry select adder using 8T and 10T full adder cells
Balaji et al. Full adder/subtractor using reversible logic
Amirova et al. Calculation of Reliability of Restored Power Supply Systems
US3125675A (en) jeeves
Vasenin et al. Advanced logic gates for FPGAs
CN204517385U (zh) 一种多总线保护出口仲裁容错装置
CN223297363U (zh) 光伏逆变器及光伏系统
Leon et al. Adaptive fault tolerant digital filters with single and multiple bit errors in floating-point arithmetic
CN215498251U (zh) 一种继电保护装置
Harris-Dowsett et al. Low latency architectures for wave digital filters
Anjana et al. Design of reversible 32-bit BCD add-subtract unit using parallel pipelined method
Gupta et al. Switch failure in a two-unit standby redundant system
CN202178753U (zh) 一种逻辑译码电路