CS229202B1

CS229202B1 - Wiring to convert ECL-level digital integrated logic levels to TTL-type logic

Info

Publication number: CS229202B1
Application number: CS933679A
Authority: CS
Inventors: Karel Ing Hejduk
Original assignee: Karel Ing Hejduk
Priority date: 1979-12-27
Filing date: 1979-12-27
Publication date: 1984-06-18

Abstract

Vynález se týká zapojení pro převod úrovní číslicové integrované logiky typu ECL na úrovně číslicové integrované logiky typu TTL pomoci tranzistoru typu PNP, zejména pro frekvence řádu MHz a desítek MHz. Mezi výstup logiky typu ECL a bázi tranzistoru je zapojen oddělovací kondenzátor, jehož oba konce jsou přes první a druhý odpor připojeny na společný vodič. Mezi bázi tranzistoru a napájecí vodič je zapojen třetí odpor a mezi kolektor tranzistoru, který je zapojen na vstup logiky typu TTL a společný vodič, je zapojen pracovní odpor. Emitor tranzistoru je spojen se společným vodičem přes blokovací kondenzátor a s napájecím vodičem přes emitorový odpor. Zapojení podle vynálezu je vhodné zejména pro logické obvody typu J-K.The invention relates to a circuit for converting the levels of digital integrated logic of the ECL type to the levels of digital integrated logic of the TTL type using a PNP transistor, especially for frequencies of the order of MHz and tens of MHz. A decoupling capacitor is connected between the output of the ECL type logic and the base of the transistor, both ends of which are connected to a common conductor via the first and second resistors. A third resistor is connected between the base of the transistor and the power supply conductor, and a working resistor is connected between the collector of the transistor, which is connected to the input of the TTL type logic and the common conductor. The emitter of the transistor is connected to the common conductor via a blocking capacitor and to the power supply conductor via an emitter resistor. The circuit according to the invention is particularly suitable for J-K type logic circuits.

Description

(⁵⁴) Zapojení pro převod úrovní číslicové integrované logiky typu ECL na úrovné logiky typu TTL . Vynález se týká zapojení pro převod úrovní číslicové integrované logiky typu ECL na úrovně číslicové integrované logiky typu TTL pomoci tranzistoru typu PNP, zejména pro frekvence řádu MHz a desítek MHz. Mezi výstup logiky typu ECL a bázi tranzistoru je zapojen oddělovací kondenzátor, jehož oba konce jsou přes první a druhý odpor připojeny na společný vodič. Mezi bázi tranzistoru a napájecí vodič je zapojen třetí odpor a mezi kolektor tranzistoru, který je zapojen na vstup logiky typu TTL a společný vodič, je zapojen pracovní odpor. Emitor tranzistoru je spojen se společným vodičem přes blokovací kondenzátor a s napájecím vodičem přes emitorový odpor.( ⁵⁴ ) Connection for converting ECL digital integrated logic levels to TTL logic levels. BACKGROUND OF THE INVENTION The present invention relates to circuitry for converting digital integrated logic levels of ECL type to digital integrated logic levels of TTL using a PNP transistor, particularly for frequencies of the order of MHz and tens of MHz. A decoupling capacitor is connected between the ECL logic output and the transistor base, both ends of which are connected to a common conductor via the first and second resistors. A third resistor is connected between the transistor base and the supply wire, and a working resistor is connected between the transistor collector that is connected to the TTL logic input and the common wire. The transistor emitter is coupled to the common conductor through the blocking capacitor and the supply conductor through the emitter resistor.

Zapojení podle vynálezu je vhodné zejména pro logické obvody typu J-K.The circuit according to the invention is particularly suitable for J-K logic circuits.

229 202229 202

Vynález se týká zapojení pro převod úrovní číslicové integrované logiky typu ECL na úrovně Číslicové integrované logiky typu TTL tranzistorem typu ΡΜΈ, zejména pro frekvence řádu MHz a desítek MHz.BACKGROUND OF THE INVENTION The invention relates to circuitry for converting digital integrated logic levels of the ECL type to digital integrated logic levels of the TTL type by a typu-type transistor, particularly for frequencies of the order of MHz and tens of MHz.

Jscu známá zapojení k převodu úrovní l«ogiky typu ECL na logiky typu TTL pomocí tranzistoru typu PNE v zapojení se společným emitorem, jehož vstup je přímo vázán s výstupem logiky typu ECL a s jehož kolektorovým odporem je přímo vázán vstup logiky typu TTL. Uvedený tranzistor v tomto zapojení volbou odporů v emitoru a kolektoru jen stejnosměrně posouvá úrovně logické 0 a 1, přičemž zachovává jejich rozdíl. V některých případech výstup z logiky ECL, například u děliče kmitočtu oscilátorů, nestačí vybudit navazující logiku TTL a zařízení přestává být schopné provozu. Tento stav se zhoršuje s rostoucí frekvencí, protože klesá logický zisk obvodů.There are known connections for converting ECL logic levels to TTL logic using a PNE transistor in a common emitter circuit whose input is directly coupled to the ECL logic output and whose collector resistor is directly coupled to the TTL logic input. Said transistor in this circuit by selecting resistors in the emitter and collector only shifts the logic 0 and 1 levels DC, while maintaining their difference. In some cases, the output of the ECL logic, for example at an oscillator frequency divider, is not enough to drive the downstream TTL logic and the device is no longer operational. This condition deteriorates with increasing frequency as the logic gain of the circuits decreases.

Vpředu uvedené nevýhody odstraňuje zapojení pro převod úrovní číslicové integrorai^JLo^ilj-v^vDU ECL na logiky typu TTL pomocí tranzistoru typu y^j e ntčfp o ds t at a spočívá v tom, že mezi výstup logiky typu ECL a bázi tranzistoru je zapojen oddělovací kondenzátor, jehož oba konce jsou přes první a druhý odpor připojeny na společný vodič. Mezi bázi tranzistoru a napájecí vodič je zapojen třetí odpor a mezi kolektor tranzistoru, který je zapojen na vstup logiky typu TTL a společný vodičjje zapojen pracovní odpor. Emitor tranzistoruThe above drawbacks eliminate the circuitry for converting the digital integrator levels of the ECL to the TTL logic by using a y-type transistor, which is connected between the ECL-type logic output and the transistor base. a decoupling capacitor, both ends of which are connected to a common conductor via the first and second resistors. A third resistor is connected between the transistor base and the supply conductor, and a transistor collector that is connected to the TTL logic input and a common resistor is connected. Transistor Emitter

- 3 229 202 je spojen se společným vodičem přes blokovací kondenzátor a s napájecím vodičem přes emitorový odpor.3 229 202 is connected to the common conductor via a blocking capacitor and to the supply conductor via an emitter resistor.

Výhoda zapojení podle vynálezu spočívá v tom, že tranzistor pracuje s plným ziskem, jelikož emitorový odpor je blokován kondenzátorem a navíc umožňuje zvolit několikanásobně vyšší napájecí napětí než u známého zapojení a tím dále zvýšit rozkmit napětí (zisk) na kolektorovém odporu tranzistoru.The advantage of the circuit according to the invention is that the transistor operates at full gain, since the emitter resistor is blocked by a capacitor and, moreover, allows to select several times higher supply voltage than the known circuit and thereby further increase the voltage oscillation (gain) on the transistor collector.

Příklad zapojení podle vynálezu je dále popsán pomocí výkresu na němž mezi výstup logiky 1 typu BOL a bázi tranzistoru T je zapojen oddělovací kondenzátor Cl, jehož oba konce jsou přes první a druhý odpor Rl a R2 připojeny na společný vodič 3. mezi bázi tranzistoru T a napájecí vodič + je zapojen třetí odpor R3 a mezi kolektor tranzistoru T, který je zapojen na vstup logiky 2 typu TTL a společný vodič 3 je zapojen pracovní odpor R4. Emitor tranzistoru T je spojen se společným vodičem 3 přes blokovací kondenzátor C2 a s napájecím vodičem + přes emitorový odpor R5.An exemplary circuit according to the invention is further described by means of a drawing in which a decoupling capacitor C1 is connected between the BOL logic output 1 and the base of transistor T, both ends of which are connected via a first and second resistor R1 and R2 to a common conductor 3. the supply conductor + is connected to the third resistor R3 and between the collector of transistor T, which is connected to the input of TTL logic 2 and the common conductor 3 is connected to the working resistor R4. The emitter of transistor T is connected to the common conductor 3 via the blocking capacitor C2 and the supply conductor + via the emitter resistor R5.

Výstup logiky 1 typu ECL je pomocí oddělovacího kondenzátorů Cl střídavě vázán s tranzistorem T typu PHř v zapojení se společným emitorem, na jehož pracovní odpor R4 kolektoru je vázána logika 2 typu TTL. Emitorový odpor R£ js proti střídavému průběhu blokován blokovacím kondenzátorem C2. První odpor Rl je zatěžovacím odporem logiky 1 typu ECL a druhý a třetí odpor R2 a R3 určuje pracovní bod tranzistoru T.The output of the ECL type logic 1 is alternately coupled with the decoupling capacitors C1 to the transistor T of the PHr type in connection with a common emitter whose TTR logic 2 is coupled to the collector working resistance R4. The alternating current resistance R6 is blocked by the blocking capacitor C2. The first resistor R1 is a load resistor of ECL type logic 1 and the second and third resistors R2 and R3 determine the operating point of transistor T.

Tranzistor T střídavě buzený přes oddělovací kondenzátor Cl pracuje jako střídavý zesilovač, jehož pracovní bod je určen odpory R2 a R3. Hodnota pracovního odporu R4 kolektoru vThe transistor T alternately excited through the decoupling capacitor C1 operates as an AC amplifier whose operating point is determined by resistors R2 and R3. Collector working resistance value R4 in

definuje logickou 1 pro navazující logiku 2 TTL, čímž zajištuje její správnou funkci. Blokovací kondenzátor C2 blokuje emitorov vý odpor R5 vůči střídavému průběhu a zajištuje plný zisk zapojení. V zapojení podle vynálezu je možno zvolit napájecí napětí několikanásobně vyšší než u známého zapojení.defines logic 1 for downstream TTL logic 2, ensuring its proper functioning. The blocking capacitor C2 blocks the emitter resistor R5 against the alternating current and ensures full wiring gain. In the circuit according to the invention, the supply voltage is several times higher than in the known circuit.

Zapojení podle vynálezu je vhodné zejména pro logické obvody typu J - K.The circuit according to the invention is particularly suitable for J-K logic circuits.

Claims

SUBJECT OF THE INVENTION

229 202

Connection for converting the digital integrated logic of ECL type to TTL logic by a PNP transistor, especially for MHz and tens of MHz frequencies, characterized by the separation of a capacitor between the ECL type logic output (1) and the transistor base (T) (C1), both ends of which are connected to the common conductor (3) via the first and second resistors (R1 R2), a third resistor (R3) is connected between the transistor base (T) and the supply conductor (+) and a transistor collector (T) ), which is connected to the logic input (2) of the TTL type and the common conductor (3) is connected to a working resistor (R4), the transistor emitter (T) being connected to the common conductor (3) via the blocking capacitor (C2) and wire (+} over emitter resistance (R5) ·